JP2000315635A - 張り合わせ用シリコンウェーハおよびこれを用いた張り合わせ基板の製造方法 - Google Patents

張り合わせ用シリコンウェーハおよびこれを用いた張り合わせ基板の製造方法

Info

Publication number
JP2000315635A
JP2000315635A JP11125336A JP12533699A JP2000315635A JP 2000315635 A JP2000315635 A JP 2000315635A JP 11125336 A JP11125336 A JP 11125336A JP 12533699 A JP12533699 A JP 12533699A JP 2000315635 A JP2000315635 A JP 2000315635A
Authority
JP
Japan
Prior art keywords
silicon wafer
wafer
bonded
bonding
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11125336A
Other languages
English (en)
Inventor
Hiroyuki Oi
浩之 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp filed Critical Mitsubishi Materials Silicon Corp
Priority to JP11125336A priority Critical patent/JP2000315635A/ja
Publication of JP2000315635A publication Critical patent/JP2000315635A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 ボイドの少ない強固な張り合わせを行う張り
合わせ基板の製造方法を提供する。 【解決手段】 2枚の鏡面シリコンウェーハ11,12
を室温で5分間、希HF溶液で洗浄し乾燥する。洗浄時
HF分子がSi表面のSi−O結合と反応し、Si−O
結合と他のHF分子が反応しSi表面にSiF結合が残
る。SiF結合はHF分子で攻撃され、表面のSiがS
iFとして脱離し表面が水素で終端される。この時表
面のH基被覆率θ=60%以上にむけてH基終端化条件
を調整する。鏡面同士の張合わせ後、ドライ酸素雰囲
気、1200〜1280℃、60分間で熱処理する。結
果、表面が被覆率θ=60%以上のH基で終端されて、
ボイドの少ない強固なウェーハ11,12の張り合わせ
が実現する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は張り合わせ用シリ
コンウェーハおよび張り合わせ基板の製造方法、例えば
張り合わせSOI、張り合わせ誘電体分離ウェーハなど
における張り合わせ用シリコンウェーハおよびこのシリ
コンウェーハを用いた張り合わせ基板の製造方法に関す
る。
【0002】
【従来の技術】従来より、シリコンウェーハ同士を張り
合わせるには、ウェーハ表面のシリコン原子のダングリ
ングボンドがOH基で終端されることが必要とされてい
た。シリコンウェーハの表面をこのように制御するに
は、従来、例えば特公昭62−27040号公報に記載
のように、シリコンウェーハを硫酸・過酸化水素水,王
水または硝酸のいずれかの液中に浸漬し、これをボイル
する方法が知られていた。すなわち、ボイル処理された
シリコンウェーハについて、その鏡面同士を室温のクリ
ーンルーム内で重ね合わせて密着させる。その後、これ
を熱処理炉を用いて、880〜1100℃という比較的
低い温度で加熱するものである。
【0003】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の張り合わせ基板の製造方法にあっては、シリ
コンウェーハ同士を張り合わせる際、これらのシリコン
ウェーハを硫酸・過酸化水素水の混合液中,王水または
硝酸液中でボイルしていたため、そのウェーハ表面の平
坦度が大幅に低下していた。その結果、熱処理時、ウェ
ーハの張り合わせ界面からHOが抜け出る際、このH
Oが凝集してウェーハ外周部にボイド(未接合部分)
が発生しやすくなっていた。これにより、良品基板の収
率が低くなっていた。
【0004】
【発明の目的】そこで、この発明の目的は、ボイドの少
ない強固な張り合わせを行うことができる張り合わせ基
板の製造方法を提供するものである。また、この発明
は、張り合わせ基板の製造のためのシリコンウェーハを
提供することを、その目的としている。
【0005】
【課題を解決するための手段】請求項1に記載の発明
は、鏡面研磨されたシリコンウェーハにあって、SiH
結合の被覆率がそのシリコンウェーハの表面の60%以
上である張り合わせ用シリコンウェーハである。好まし
いSiH結合の表面被覆率θは70%以上である。60
%未満では、他の元素で終端される率が高くなるため、
ボイド発生率が安定しない。シリコンウェーハの張り合
わせ面においてH基を制御する方法としては、例えば希
HF洗浄する方法が挙げられる。例えばシリコンウェー
ハを希フッ酸液(HF:HO=0.05:1)により
室温で1〜5分間洗浄し、その後、乾燥する。
【0006】請求項2に記載の発明は、鏡面研磨された
シリコンウェーハの表面をフッ酸溶液により洗浄するこ
とにより、そのシリコンウェーハ表面でのSiH結合の
被覆率が60%以上とした張り合わせ用シリコンウェー
ハである。
【0007】請求項3に記載の発明は、それぞれが鏡面
研磨された張り合わせ面を有する第1のシリコンウェー
ハおよび第2のシリコンウェーハを準備する工程と、第
1のシリコンウェーハおよび第2のシリコンウェーハの
各張り合わせ面を、SiH結合の被覆率が60%以上と
なるように疎水性化処理する工程と、この後、第1のシ
リコンウェーハおよび第2のシリコンウェーハの各張り
合わせ面同士を重ね合わせる工程と、この重ね合わせた
シリコンウェーハを熱処理することにより、張り合わせ
基板を製造する工程とを含む張り合わせ基板の製造方法
である。
【0008】請求項4に記載の発明は、上記疎水性化処
理では、シリコンウェーハ表面をフッ酸溶液で洗浄する
請求項3に記載の張り合わせ基板の製造方法である。
【0009】請求項5に記載の発明は、上記重ね合わせ
たシリコンウェーハを1200〜1280℃で熱処理す
る請求項3または請求項4に記載の張り合わせ基板の製
造方法である。この温度条件としたのは、1200℃未
満では、表面からの脱ガスが充分に拡散せず、または界
面から脱出せず、シロキサン結合が進みにくいため、ボ
イド発生率が増大するからである。また、1280℃を
超えると、加熱温度が高すぎてしまい、過度の熱ストレ
ス、炉からの汚染、OSF(Oxidation In
duced Stacking Fault)などが発
生しやすくなる。好ましい熱処理時間は30〜120分
間である。30分間未満では熱処理時間が短か過ぎてシ
リコンウェーハの張り合わせ界面にボイドが発生しやす
くなる。また、120分間を超えるとOSFの発生が多
くなる。さらに、炉内雰囲気は酸化性雰囲気とする。例
えば、ドライ酸素雰囲気などである。
【0010】
【作用】請求項1〜請求項5に記載の発明では、第1の
シリコンウェーハ(鏡面ウェーハPW)および第2のシ
リコンウェーハ(PW)を準備する。これらのシリコン
ウェーハには、例えば希HF洗浄を施す。その結果、こ
れらのシリコンウェーハの張り合わせ面が、SiH結合
により覆われる。その被覆率は60%以上とする。すな
わち、シリコンウェーハ表面を希HF洗浄すると、希H
F液中のSi表面の酸化物除去に続く水素化の過程は、
図3のHF液中におけるSi表面の水素化過程を示す模
式図に示すように進行する。すなわち、F原子は全元素
中で4.0と最も高い電気陰性度であるので、HF分子
は分極している。しかも、Si表面のSi−O結合も、
Oの電気陰性度が3.5と比較的大きいことから、やは
り分極している。その結果、HF分子は表面のSi−O
結合と図3(a)に示すような配位で反応し、酸素はH
Oとして除去される。そして、Si表面にSiF結合
が残る(同(b))。このSiF結合はボンドエネルギ
129.3kcal/molときわめて安定しているが、やはり
分極しているため、HFの攻撃を受ける(同(c))。
結局、表面のSiはSiFとして脱離し、Si表面は
水素で終端される(同(d))。
【0011】この場合、Si−H結合は、両者の電気陰
性度がSi(1.8),H(2.1)とほとんど変わら
ないので、わずかな分極を示すだけである。ゆえに、H
Fの攻撃をほとんど受けなくなる。その結果、SiのH
Fによるエッチングは著しくおそくなる。このような機
構によって、HF処理されたSi表面は水素終端され
る。なお、SiH結合のボンドエネルギは70.4kcal
/molである。また、Si−Si結合のボンドエネルギは
42.2kcal/molである。したがって、Si−Si結合
よりボンドエネルギが大きいH終端のSi表面は、化学
的に安定している。
【0012】その後、これらの第1のシリコンウェーハ
と第2のシリコンウェーハとを例えば室温で重ね合わせ
る。すなわち、これらのシリコンウェーハの鏡面同士を
密着させるのである。次いで、この張り合わされたウェ
ーハを、例えば1200〜1280℃で熱処理する。そ
の結果、ボイドが少ない強固な張り合わせ基板が作製さ
れる。このように、シリコンウェーハを1200℃を超
える高温で熱処理するのは、例えばH基の被覆率θ=6
0%くらいのシリコンウェーハ表面を、1200℃未満
の熱処理温度で張り合わせ熱処理すると、ボイドの発生
率が高くなるためである。
【0013】
【発明の実施の形態】以下、この発明の実施例を図面に
基づいて説明する。この第1実施例では、シリコンウェ
ーハ同士(シリコン面同士)を直接張り合わせるものと
する。図1は、この発明の第1実施例に係る張り合わせ
基板の製造方法を示すフローシートである。図1に示す
ように、2枚の鏡面研磨シリコンウェーハ(活性層用を
A板,支持層用をB板)11,12を準備する。その
後、各シリコンウェーハを、ともに、室温で5分間だけ
希HF溶液(HF:HO=0.05:1)で洗浄し、
そして乾燥する。
【0014】このように、シリコンウェーハ表面を希H
F洗浄すると、図3(a)〜図3(d)に示すように、
HF分子がSi表面のSi−O結合と反応し(a)、次
いでこのSi−O結合と他のHF分子が反応して、Si
表面にSiF結合が残り(b)、SiF結合がHF分子
の攻撃を受け(c)、ウェーハ表面のSiがSiF
して脱離し、その結果、Si表面が水素で終端される
(d)。この際、シリコンウェーハ表面が、H基による
被覆率θ=60%以上となるように、例えば希HFによ
るシリコンウェーハの洗浄時間などの各種のH基終端化
条件を調整する。そして、これらの鏡面同士を重ね合わ
せる室温による張り合わせ後、張り合わせ基板13に対
して張り合わせ熱処理を行う。この熱処理温度は120
0〜1280℃、時間は60分とする。この熱処理はド
ライ酸素雰囲気で行った。
【0015】この熱処理時、シリコンウェーハ表面は被
覆率θ=60%以上のH基で終端され、しかも熱処理温
度は1200〜1280℃となっている。これにより、
ボイドの少ない強固なシリコンウェーハ11,12同士
の張り合わせが実現する。その後、この張り合わせ基板
13に対して超音波照射によるボイド検査を行う。それ
から、面取りし、A板11の研削・研磨を行って、この
A板11を所定厚さとし、最後に洗浄することとなる。
【0016】次に、図2に基づいて、この発明の第2実
施例に係る張り合わせ基板の製造方法を説明する。図2
は、この発明の第2実施例に係る張り合わせ基板の製造
方法を示すフローチャートである。図2に示すように、
この実施例の張り合わせ基板の製造方法は、誘電体分離
ウェーハ(張り合わせ基板)に、第1実施例の希HF洗
浄を適用した例である。まず、活性層用ウェーハとなる
表面を鏡面加工したシリコンウェーハ20を作製、準備
する(図2(a))。次いで、このシリコンウェーハ2
0の表面に、マスク酸化膜21を形成する(図2
(b))。
【0017】次に、酸化膜21上にレジスト膜22を被
着する。それから、レジスト膜22に所定パターンの窓
を形成する。続いて、この窓を介して酸化膜21に同じ
パターンの窓を形成し、シリコンウェーハ20表面の一
部を露出させる。次に、レジスト膜22を除去する。さ
らに、このシリコンウェーハ20をエッチング液(IP
A/KOH/HO)に所定時間だけ浸漬する。その結
果、シリコンウェーハ表面には所定パターンの凹部(窪
み)が形成されることになる。よって、ウェーハ表面に
異方性エッチングが施され(図2(c))、断面V字形
状の誘電体分離溝23が形成される。
【0018】次に、マスク酸化膜21を希HF液で洗浄
除去する(図2(d))。このとき、シリコンバルク中
にドーパントを導入してもよい。続いて、シリコンウェ
ーハ表面に、酸化熱処理により所定厚さの誘電体分離酸
化膜24を形成する(図2(e))。そして、このウェ
ーハ表面を洗浄する。
【0019】次に、このシリコンウェーハ20の表面
に、約600℃の低温CVD法により、種ポリシリコン
層25を堆積させる。さらに、洗浄後、この種ポリシリ
コン層25上に、約1250℃の高温CVD法で、高温
ポリシリコン層26を所定厚さまで成長させる(図2
(f))。続いて、ウェーハ外周部を面取りし、必要に
応じてウェーハ裏面を平坦化する。それから、ウェーハ
表面の高温ポリシリコン層26を厚さ30μmまで研削
・研磨する(図2(g))。または、この後、必要に応
じて、ウェーハ表面に600℃の低温CVD法で厚さ3
μmの低温ポリシリコン層27を堆積し、その表面をポ
リッシングする。
【0020】次いで、この表面に5重量%の希HF液に
より希HF洗浄を施す。これにより、低温ポリシリコン
層27の表面が、第1実施例と同じH基終端化工程によ
って、被覆率θ=60%以上のH基により終端される。
その後、このウェーハを乾燥する。
【0021】一方、表面が酸化膜31により覆われた支
持基板用ウェーハ30を準備する(図2(h))。そし
て、この支持基板用ウェーハ30の表面に、同様に5重
量%の希HF液を用いて、室温で5分間だけ希HF洗浄
を施す。よって、酸化膜31の表面がH終端化処理され
る。その結果、この酸化膜31の表面が、被覆率θ=6
0%以上でH基により終端される。その後、このウェー
ハを乾燥する。次に、この支持基板用ウェーハ30上
に、上記活性層用ウェーハ用のシリコンウェーハ20
を、その鏡面同士を重ね合わせて張り合わせる(図2
(i))。
【0022】それから、この張り合わせウェーハについ
て所定の張り合わせ熱処理を施す。その際、熱処理温度
は1200〜1280℃である。熱処理時間は60分で
ある。また、熱処理の雰囲気はドライ酸素雰囲気であ
る。その後、超音波探傷法によりボイド検査を行う。そ
こで良品と判定された場合には、図2(j)に示すよう
に、この活性層用ウェーハ側の外周部を面取りし、必要
に応じて支持基板用ウェーハ30の酸化膜31を除去し
た後、活性層用ウェーハ表面を研削・研磨する。この活
性層用ウェーハの研磨量は、誘電体分離酸化膜24で区
画された誘電体分離シリコン島20Aが現出されるまで
とする。このようにして、ボイドの少ない強固な張り合
わせ誘電体分離ウェーハ(張り合わせ基板)が作製され
る。
【0023】ここで、実際に、2枚の鏡面加工シリコン
ウェーハを用いて、このウェーハ表面のH基の被覆率θ
と、張り合わせ熱処理温度との関係について実験を行っ
た。その際のデータを記載する。実験時の各条件は以下
の通りである。それぞれの実験条件ごとに、活性層用ウ
ェーハを25枚ずつ用意する(うち1枚ずつはモニタ
用)。 (1)まず、張り合わせ面の準備として、活性層用ウェ
ーハ側の全サンプルに対して、ウェーハ表面をSC1洗
浄しておく。 (2)次に、張り合わせ前洗浄を行う。すなわち、室温
で5重量%の希HF洗浄液を用いて、張り合わされる2
枚シリコンウェーハを希HF洗浄する。なお、ウェーハ
の保管には、室温22±3℃,湿度30〜60%,clas
s10のクリーンルームを用いる。保管時間は1〜13
時間とする。
【0024】(3)ウェーハ表面のH基の被覆率θの測
定は、赤外分光法に基づくFTIR・ATRにより、抜
き取りサンプルを各1枚ずつ評価し、ウェーハ表面にお
けるH基の被覆率θを算出する。 (4)張り合わせ熱処理は、ドライ酸素雰囲気で行い、
熱処理時間は60分間である。以上の条件で張り合わせ
熱処理を実施した際の、シリコンウェーハ表面のH基の
被覆率θと、張り合わせ熱処理温度との関係を表1に示
す。後工程として、張り合わせウェーハの外周部を1m
mだけ面取りする。それからボイドの測定を行う。この
測定は、超音波探傷検査装置による超音波探傷検査法に
より行う。検査条件は、超音波周波数が30MHzであ
り、反射強度が50%以上の場合にボイドと見なす。こ
うして、ボイド専有率(ボイド面積/ウェーハ面積×1
00)を求める。表1中の数値は、それぞれ24枚のシ
リコンウェーハの平均値である。ボイド専有率が0.2
%以下で良品とする。
【0025】
【表1】
【0026】表1から明らかなように、H基の被覆率θ
が60%を超え、かつ張り合わせ熱処理温度が1200
〜1280℃の場合に、ボイド専有率が0.2%以下の
良品となった。
【0027】
【発明の効果】この発明によれば、互いに張り合わされ
る第1のシリコンウェーハおよび第2のシリコンウェー
ハの張り合わせ面を、H基の被覆率θが60%以上とな
るように活性化処理し、殊に張り合わせ後のシリコンウ
ェーハ同士を1200〜1280℃で熱処理するように
すれば、ボイドの少ない強固な張り合わせを行うことが
できる。
【図面の簡単な説明】
【図1】この発明の第1実施例に係る張り合わせ基板の
製造方法を示すフローシートである。
【図2】この発明の第2実施例に係る張り合わせ基板の
製造方法を示すフローシートである。
【図3】この発明に係るシリコンウェーハ表面での水素
終端化処理を示す模式図である。
【符号の説明】
11 シリコンウェーハ(第1のシリコンウェーハ)、 12 シリコンウェーハ(第2のシリコンウェーハ)、 13 張り合わせ基板、 20 活性層用ウェーハ(第1のシリコンウェーハ)、 30 支持基板用ウェーハ(第2のシリコンウェー
ハ)。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 鏡面研磨されたシリコンウェーハにあっ
    て、SiH結合の被覆率がそのシリコンウェーハの表面
    の60%以上である張り合わせ用シリコンウェーハ。
  2. 【請求項2】 鏡面研磨されたシリコンウェーハの表面
    をフッ酸溶液により洗浄することにより、そのシリコン
    ウェーハ表面でのSiH結合の被覆率が60%以上とし
    た張り合わせ用シリコンウェーハ。
  3. 【請求項3】 それぞれが鏡面研磨された張り合わせ面
    を有する第1のシリコンウェーハおよび第2のシリコン
    ウェーハを準備する工程と、 第1のシリコンウェーハおよび第2のシリコンウェーハ
    の各張り合わせ面を、SiH結合の被覆率が60%以上
    となるように疎水性化処理する工程と、 この後、第1のシリコンウェーハおよび第2のシリコン
    ウェーハの各張り合わせ面同士を重ね合わせる工程と、 この重ね合わせたシリコンウェーハを熱処理することに
    より、張り合わせ基板を製造する工程とを含む張り合わ
    せ基板の製造方法。
  4. 【請求項4】 上記疎水性化処理では、シリコンウェー
    ハ表面をフッ酸溶液で洗浄する請求項3に記載の張り合
    わせ基板の製造方法。
  5. 【請求項5】 上記重ね合わせたシリコンウェーハを1
    200〜1280℃で熱処理する請求項3または請求項
    4に記載の張り合わせ基板の製造方法。
JP11125336A 1999-04-30 1999-04-30 張り合わせ用シリコンウェーハおよびこれを用いた張り合わせ基板の製造方法 Pending JP2000315635A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11125336A JP2000315635A (ja) 1999-04-30 1999-04-30 張り合わせ用シリコンウェーハおよびこれを用いた張り合わせ基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11125336A JP2000315635A (ja) 1999-04-30 1999-04-30 張り合わせ用シリコンウェーハおよびこれを用いた張り合わせ基板の製造方法

Publications (1)

Publication Number Publication Date
JP2000315635A true JP2000315635A (ja) 2000-11-14

Family

ID=14907600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11125336A Pending JP2000315635A (ja) 1999-04-30 1999-04-30 張り合わせ用シリコンウェーハおよびこれを用いた張り合わせ基板の製造方法

Country Status (1)

Country Link
JP (1) JP2000315635A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258304A (ja) * 2007-04-03 2008-10-23 Sumco Corp 半導体基板の製造方法
CN105097444A (zh) * 2014-05-19 2015-11-25 胜高股份有限公司 硅晶片的制造方法及硅晶片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198549A (ja) * 1991-08-26 1993-08-06 Nippondenso Co Ltd 半導体基板の製造方法
JPH08236735A (ja) * 1995-02-24 1996-09-13 Mitsubishi Materials Corp Soi基板及びその製造方法
JPH09331049A (ja) * 1996-04-08 1997-12-22 Canon Inc 貼り合わせsoi基板の作製方法及びsoi基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198549A (ja) * 1991-08-26 1993-08-06 Nippondenso Co Ltd 半導体基板の製造方法
JPH08236735A (ja) * 1995-02-24 1996-09-13 Mitsubishi Materials Corp Soi基板及びその製造方法
JPH09331049A (ja) * 1996-04-08 1997-12-22 Canon Inc 貼り合わせsoi基板の作製方法及びsoi基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258304A (ja) * 2007-04-03 2008-10-23 Sumco Corp 半導体基板の製造方法
CN105097444A (zh) * 2014-05-19 2015-11-25 胜高股份有限公司 硅晶片的制造方法及硅晶片
JP2015220370A (ja) * 2014-05-19 2015-12-07 株式会社Sumco シリコンウェーハの製造方法及びシリコンウェーハ
CN105097444B (zh) * 2014-05-19 2018-11-23 胜高股份有限公司 硅晶片的制造方法及硅晶片

Similar Documents

Publication Publication Date Title
JP3635200B2 (ja) Soiウェーハの製造方法
KR101298859B1 (ko) 저온 결합 방법 및 결합된 구조
JP3134391B2 (ja) シリコン基板の接合方法
US6645831B1 (en) Thermally stable crystalline defect-free germanium bonded to silicon and silicon dioxide
US5266824A (en) SOI semiconductor substrate
JP4628580B2 (ja) 貼り合せ基板の製造方法
US20030089950A1 (en) Bonding of silicon and silicon-germanium to insulating substrates
TW201023253A (en) Surface treatment for molecular bonding
US5953620A (en) Method for fabricating a bonded SOI wafer
JP3496508B2 (ja) 張り合わせシリコンウェーハおよびその製造方法
JPH09260619A (ja) Soi基板及びその製造方法
JPH11354761A (ja) Soi基板及びその製造方法
JP3902321B2 (ja) 張り合わせ基板の製造方法
JP2000315635A (ja) 張り合わせ用シリコンウェーハおよびこれを用いた張り合わせ基板の製造方法
JP2858383B2 (ja) 半導体装置の製造方法
JP2000315634A (ja) 張り合わせ用シリコンウェーハおよび張り合わせ基板の製造方法
JP3570530B2 (ja) Soiウェーハの製造方法
WO2000001009A1 (en) Dielectric separation wafer and production method thereof
JP2850502B2 (ja) Soi基板の製造方法
JP3945130B2 (ja) 張り合わせ誘電体分離ウェーハの製造方法
JP4239324B2 (ja) 張り合わせsoiウェーハの製造方法
JP3611142B2 (ja) 張り合わせウェーハおよびその製造方法
JP3604026B2 (ja) 張り合わせシリコン基板の製造方法
JP3962972B2 (ja) 張り合わせ基板の製造方法
JP3948156B2 (ja) 張り合わせ基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070220