CN101320684B - 半导体基板的制造方法 - Google Patents

半导体基板的制造方法 Download PDF

Info

Publication number
CN101320684B
CN101320684B CN200810089504XA CN200810089504A CN101320684B CN 101320684 B CN101320684 B CN 101320684B CN 200810089504X A CN200810089504X A CN 200810089504XA CN 200810089504 A CN200810089504 A CN 200810089504A CN 101320684 B CN101320684 B CN 101320684B
Authority
CN
China
Prior art keywords
wafer
layer
aforementioned
sio
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200810089504XA
Other languages
English (en)
Other versions
CN101320684A (zh
Inventor
远藤昭彦
森本信之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN101320684A publication Critical patent/CN101320684A/zh
Application granted granted Critical
Publication of CN101320684B publication Critical patent/CN101320684B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Abstract

本发明提供一种制造最终产品贴合基板的方法，该方法是在使用研磨中止层的贴合方法中，抑制作为研磨中止层的SiO2层和硅基板的界面粗糙度，以使表面的粗糙度小。一种贴合的晶片的制造方法，该方法包括：在基板电阻为1～100mΩcm的活性层用晶片中注入氧离子，在前述活性层用晶片中形成氧离子注入层的工序；使前述活性层用晶片和支撑用晶片通过或不通过绝缘层贴合，形成贴合晶片的工序；将前述贴合的晶片热处理，强化贴合，而且使前述氧离子注入层作为含有SiO2层的工序；将前述强化贴合的贴合晶片从活性层用晶片的表面侧研削、研磨和/或蚀刻，使前述中止层露出表面的工序；除去前述SiO2层的工序；以及将贴合晶片在还原气氛下热处理，使活性层用晶片中含有的导电性成分扩散的工序。

Description

半导体基板的制造方法
技术领域
本发明涉及一种半导体基板的制造方法。更详细地，本发明涉及一种氧离子注入-蚀刻/研磨中止的贴合基板的制造方法，该方法使用基板电阻为1～100mΩ的晶片作为活性层侧的晶片，来改善SiO2/Si的界面粗糙度。本发明的制造方法可以适用于SOI(Silicon On Insulator)基板和DSB(Direct Silicon Bonding)基板的任何一种。
背景技术
SOI晶片与现有的硅晶片相比，具有在元件间的分离、降低元件和基板间的寄生电容，可以为三维结构方面的优越性。因此，可以在高速、低耗电量的LSI中使用。已知的SOI晶片的制造方法包括使形成氧化膜的2块硅晶片结合，之后，研削、研磨，形成SOI层(活性层)来贴合的方法。另外，该贴合方法还包括智能剥离(SmartCut)法(注册商标)。(专利文献1～2)
在SOI晶片中，要求SOI层(活性层)的薄膜化和膜厚均匀。因此，开发出了新方法。该方法是将具有氧离子注入层的活性层用晶片和支撑层用晶片贴合后，进行热处理，以氧离子注入层作为SiO2层，再从活性层用晶片侧到SiO2层进行研削和研磨，之后，除去SiO2层，可以使SOI层(活性层)薄膜化以及膜厚均匀(专利文献3)。氧离子注入层起到研磨中止层的作用。
另外，近年来，随着装置的细微化和低耗电量化，形成BOX的氧化膜的膜厚变薄，进而，还开发出了例如没有BOX(氧化膜)而直接贴合的DSB(Direct SilicomBonding)基板。不通过氧化膜而直接贴合时，进行通常的洗净(SCI)后，将晶片之间贴合。
【专利文献1】特开平9-116125号公报
【专利文献2】特开2000-124092号公报
【专利文献3】WO2005/074033A1
发明内容
但是，上述专利文献3中记载的使用上述研磨中止层贴合的方法具有以下问题。
(1)作为研磨中止层的含有SiO2相粒子层或者连续的SiO2层与硅基板的界面粗糙度大，从而导致最终产品，即贴合晶片表面的粗糙度变大。
(2)因此，制得SOI结构后，为了改善表面的粗糙度，作为附加的加工，必须要进行研磨处理或者1100℃下1小时的高温热处理。
(3)进而，通过该附加的加工，而导致Top(活性层)层的面内均匀性差这样的品质问题。
并且，对于(1)来说，不仅仅SOI基板是这样，即使是DSB基板，在使用研磨中止层进行贴合的方法时，也具有同样的问题。
因此，本发明的目的在于提供一种制造最终产品贴合基板的方法，该方法是在使用蚀刻/研磨中止层的方法中，抑制作为蚀刻/研磨中止层的SiO2层和硅基板的界面粗糙度，以使表面的粗糙度小。贴合的基板包括SOI基板和DSB基板。
作为目前的一种认识，已知的是作为注入离子的氧离子和周围的硅反应，成为起到后续工序中止层作用的SiO2，但是如果加速该SiO2反应，则可以改善SiO2/Si的界面粗糙度。为了促进反应目前是必须长时间保持1300℃以上的超高温，不过也可以在贴合后进行超高温处理，与未贴合的状态下的超高温处理(＝SIMOX)相比，没有促进SiO2反应，没有改善粗糙度。相对于此，本发明人进行进一步的研究结果发现，使用基板电阻为1～100mΩcm的基板，例如使用p+基板，与普通的p-基板(1Ωcm以上)相比，促进了SiO2的形成，改善了粗糙度，基于该认识，完成了本发明。
本发明如下所述。
一种制造贴合的晶片的方法，该方法包括：
在基板电阻为1～100mΩcm的活性层用晶片中注入氧离子，在前述活性层用晶片中形成氧离子注入层的工序；
将前述活性层用晶片和支撑用晶片，通过或者不通过绝缘层进行贴合，形成贴合晶片的工序；
将前述贴合的晶片热处理，强化贴合，而且将前述氧离子注入层作为含有SiO2相粒子层或连续的SiO2层(以下称为中止层)的工序；
将前述强化贴合的贴合晶片从活性层用晶片的表面侧研削、研磨和/或蚀刻，在表面上露出前述中止层的工序；
除去前述中止层的工序；和
将除去中止层的贴合晶片在还原气氛下热处理，使活性层用晶片中含有的导电性成分扩散的工序。
根据本发明，通过使用了研磨中止层的贴合方法，可以制造表面粗糙度小的基板(例如，SOI基板和DSB基板)。
附图说明
图1是氧离子注入-蚀刻中止贴合-SOI工艺
图2是氧离子注入-蚀刻中止的说明图。
图3是AFM观察结果。
具体实施方式
本发明的贴合晶片的制造方法包含以下工序。
(1)在基板电阻为1～100mΩcm的活性层用晶片中注入氧离子，在前述活性层用晶片中形成氧离子注入层的工序；
(2)将前述活性层用晶片和支撑晶片贴合，通过或者不通过绝缘层，形成贴合晶片的工序；
(3)将前述贴合的晶片热处理，强化贴合，而且将前述氧离子注入层作为含有SiO2相粒子层或连续的SiO2层(中止层)的工序；
(4)将前述强化贴合的贴合晶片从活性层用晶片的表面侧研削、研磨和/或蚀刻，在表面使前述中止层露出的工序；
(5)除去前述中止层的工序；和
(6)将除去中止层的贴合晶片在还原气氛下热处理，使活性层用晶片中含有的导电性成分扩散的工序。
(1)形成氧离子注入层的工序
作为活性层用晶片可以使用基板电阻为1～100mΩcm的硅晶片。基板电阻为1～100mΩcm的硅晶片例如可以是p型晶片，更具体地，作为导电性成分可以是含有硼的晶片。基板电阻不足1mΩcm的硅晶片，由于结晶增加困难，所以在本发明中，使用基板电阻为1mΩcm以上的硅晶片。如果基板电阻超过100mΩcm，则几乎没有发现促进SiO2反应而产生的改善表面粗糙度的效果，所以基板电阻的上限为100Ωcm。活性层用晶片的基板电阻从改善表面粗糙度的效果的观点来考虑，优选1～20mΩcm的范围。
氧离子可以通过常规方法注入活性层用晶片。氧离子注入条件合适的选择是：氧离子注入层从前述活性层用晶片的贴合用表面形成200～1000nm的深度。
(2)形成贴合晶片的工序
将前述活性层用晶片和支撑用晶片，通过或不通过绝缘层贴合，形成贴合的晶片。具体地，支撑用晶片具有绝缘层(例如，SiO2层)，通过该绝缘层，将前述活性层用晶片和支撑用晶片贴合。由此，作为最终产品得到SOI基板。另外，支撑用晶片没有绝缘层，也可以将前述活性层用晶片和支撑用晶片直接贴合。由此，作为最终产品得到DSB基板。
(3)形成强化贴合+SiO2层的工序
将前述贴合晶片热处理，强化贴合，而且将前述氧离子注入层作为SiO2层。强化贴合，且使氧离子注入层作为中止层的工序中的热处理，可以在1000～1300℃的温度下进行。该热处理的气氛没有特别的限定，可以在含氧气的氧化气氛或氩气等惰性气体等气氛下进行，而且合适的时间是1～10小时的范围。
在表面露出中止层的工序中，为了防止对贴合晶片的内面损伤或蚀刻产生的粗糙，优选在氧气氛下进行，形成SiO2膜作为保护膜。膜厚优选为200nm以上。另外，为了促进中止层的形成，可以在贴合前，在1000～1200℃下热处理1小时以上。通过上述热处理，以及通过改变氧离子注入量，可以形成厚度100～3000nm范围的含有SiO2相粒子层或连续的SiO2层。
(4)中止层露出表面的工序
将强化贴合且形成含有SiO2相粒子层或连续的SiO2层(中止层)的贴合晶片，从活性层用晶片的表面侧研削、研磨和/或蚀刻，使前述中止层露出表面。该中止层露出表面的工序可以包括例如将前述贴合晶片从活性层用晶片的表面侧研削，接着，再将研削面研磨和/或蚀刻。该工序中，中止层起到研削中止层的功能。研磨可以使用Si和SiO2的研磨速率比大，例如不含砂粒的碱性溶液进行。研磨速率比越大越好，速率比优选为10以上，更优选为100以上。蚀刻可以使用例如仅能蚀刻Si的KOH溶液进行。但是，在SiO2相粒子不连续的存在于Si中的中止层时，蚀刻液难以渗入SiO2粒子间，所以在使用蚀刻时，中止层优选为连续的SiO2层。
(5)除去前述中止层的工序
使中止层露出表面后，除去露出的中止层。可以通过例如HF处理除去中止层。HF处理可以通过例如在稀释为1％的HF溶液中浸渍5分钟(批式洗涤机)而完全除去。在SiO2相粒子不连续存在于Si中的中止层时，可以在氧化气氛下热处理，改变为连续的SiO2层后，通过HF处理除去。
(6)扩散导电性成分的工序
除去中止层的贴合晶片在还原气氛下热处理，使活性层用晶片中含有的导电性成分扩散。作为如上所述的活性层用晶片，使用基板电阻为1～100mΩcm的硅晶片，该硅晶片可以是p型晶片。更具体地说，作为导电性成分是含有硼的晶片。在该工序中，例如使作为导电性成分的硼扩散。在使活性层用晶片中含有的导电性成分扩散工序中的热处理，可以在1000～1200℃的温度范围内进行。热处理时间只要是使活性层用晶片中含有的导电性成分扩散充分的时间即可，可以为例如10分钟～10小时的范围。
形成装置的活性层用晶片(Top)层一般广泛使用p-，为了与其对应，在制成SOI或DSB基板后，以氩气在氢气等还原气氛中热处理，使活性层用晶片层中存在的硼减少向外部扩散。
用本发明的方法的活性层晶片(Top)层的厚度可以根据氧离子注入机的加速电压决定。普通市售的氧离子注入机的加速电压为max.200keV，Top层的厚度max约为500nm。为了使该深度的硼向外部扩散，适合在1050℃以上保持1小时以上。
实施例
以下，通过实施例对本发明进行更详细地说明。
实施例1
根据以下顺序，制成SOI结构的贴合晶片。
(1)准备300mm的支撑用晶片。300mm的支撑用晶片是基板电阻为10～20Ωcm的p型晶片(100)，具有1000℃下氧气气氛中热处理5小时形成的BOX层(1500
Figure S200810089504XD00051
)。
(2)准备300mm的活性层用晶片(Top基板)。300mm的活性层用晶片是基板电阻为0.001～10Ωcm范围(详见表1)的p型晶片(100)，具有氧离子注入层。氧离子注入层在加速电压180keV，倾注量2e17cm-2，基板温度100～500℃的条件下形成。
(3)上述支撑用晶片和活性层用晶片SCI洗净后，贴合。
(4)贴合后，在1200℃下进行1小时贴合强化热处理(-氧气氛)。
(5)从活性层晶片的表面起研削、研磨基板，使剩余厚度约为10μm。
(6)研削、研磨后，进一步在SiO2层停止，使用不含沙粒的碱性研磨液研磨。并且，该研磨也可以替换为用碱性溶液蚀刻。
(7)接着，通过HF溶液(25％浓度)除去SiO2层。
(8)接着，将贴合的晶片在1000～1200℃下保持1小时(氩气气氛)，进行外部扩散处理。
(9)所得的贴合晶片评价如下。
通过AFM进行粗糙度评价((7)之后评价)的评价结果如表1所示。
通过SIMS测定活性层用晶片(Top层)中的硼浓度((8)之后评价(一部分))，评价结果如表2所示。
实施例2
通过以下顺序制造DSB结构的贴合晶片。
(1)准备300mm的支撑用晶片。300mm的支撑用晶片是基板电阻为10～20Ωcm的p型晶片(100)。
(2)准备300mm的活性层用晶片(Top基板)。300mm的活性层用晶片是基板电阻为0.001～10Ωcm范围(详见表1)的p型晶片(100)，具有氧离子注入层。氧离子注入层在加速电压180keV，倾注量2e17cm-2，基板温度100～500℃的条件下形成。
(3)～(9)与实施例1同样地实施。
评价结果如表1所示。
表1电阻和粗糙度的关系
Figure S200810089504XD00061
表2还原气氛处理条件和Top层的硼浓度
Top基板电阻1mΩcm～硼浓度＝1e18/cm3
  结构   热处理温度Ta[℃]   热处理时间[hr]    Top基板电阻硼浓度[1/cm<sup>3</sup>]
  1   比较例   SOI   1000   1     8e17
  2   比较例   ↑   1050   0.5     3E17
  3   比较例   ↑   1050   1     ＜1e17
  4   发明例   ↑   1100   1     ＜1e17
  5   发明例   ↑   1150   1     ＜1e17
  6   发明例   ↑   1200   1     ＜1e17
工业实用性
本发明的制造方法可以适用于SOI(Silicon On Insulator)基板和DSB(DirectSilicon Bonding)基板的任何一种。

Claims (23)

1.一种贴合晶片的制造方法，该方法包括：
在基板电阻为1～100mΩcm的活性层用晶片中注入氧离子，在前述活性层用晶片中形成氧离子注入层的工序；
将前述活性层用晶片和支撑用晶片，通过或者不通过绝缘层贴合，形成贴合晶片的工序；
将前述贴合晶片热处理，强化贴合，而且使前述氧离子注入层作为含有SiO2相粒子层或连续的SiO2层的工序；
将前述强化贴合的贴合晶片从活性层用晶片的表面一侧研削、研磨和/或蚀刻，使前述含有SiO2相粒子层或连续的SiO2层露出表面的工序；
除去前述含有SiO2相粒子层或连续的SiO2层的工序；和
将除去含有SiO2相粒子层或连续的SiO2层的贴合晶片在还原气氛下热处理，使活性层用晶片中含有的导电性成分扩散的工序。
2.根据权利要求1所记载的制造方法，其中前述活性层用晶片是P型晶片。
3.根据权利要求2所记载的制造方法，其中前述p型晶片含有硼作为导电性成分。
4.根据权利要求1或2或3所记载的制造方法，其中氧离子注入层是从前述活性层用晶片的贴合用表面起形成200～1000nm的深度。
5.根据权利要求1或2或3所记载的制造方法，其中前述支撑用晶片具有绝缘层，通过该绝缘层使前述活性层用晶片和支撑用晶片贴合。
6.根据权利要求4所记载的制造方法，其中前述支撑用晶片具有绝缘层，通过该绝缘层使前述活性层用晶片和支撑用晶片贴合。
7.根据权利要求1或2或3所记载的制造方法，其中前述支撑用晶片没有绝缘层，而使前述活性层用晶片和支撑用晶片直接贴合。
8.根据权利要求4所记载的制造方法，其中前述支撑用晶片没有绝缘层，而使前述活性层用晶片和支撑用晶片直接贴合。
9.根据权利要求1或2或3或6或8所记载的制造方法，其中将前述强化贴合，且使氧离子注入层作为含有SiO2相粒子层或连续的SiO2层的工序中的热处理，在1000～1300℃的范围内的温度下进行。
10.根据权利要求4所记载的制造方法，其中将前述强化贴合，且使氧离子注入层作为含有SiO2相粒子层或连续的SiO2层的工序中的热处理，在1000～1300℃的范围内的温度下进行。
11.根据权利要求5所记载的制造方法，其中将前述强化贴合，且使氧离子注入层作为含有SiO2相粒子层或连续的SiO2层的工序中的热处理，在1000～1300℃的范围内的温度下进行。
12.根据权利要求7所记载的制造方法，其中将前述强化贴合，且使氧离子注入层作为含有SiO2相粒子层或连续的SiO2层的工序中的热处理，在1000～1300℃的范围内的温度下进行。
13.根据权利要求1或2或3或6或8或10或11或12所记载的制造方法，其中使前述含有SiO2相粒子层或连续的SiO2层露出表面的工序包括将前述强化贴合的贴合晶片从活性层用晶片的表面一侧研削，然后，再将研削面研磨和/或蚀刻。
14.根据权利要求4所记载的制造方法，其中使前述含有SiO2相粒子层或连续的SiO2层露出表面的工序包括将前述强化贴合的贴合晶片从活性层用晶片的表面一侧研削，然后，再将研削面研磨和/或蚀刻。
15.根据权利要求5所记载的制造方法，其中使前述含有SiO2相粒子层或连续的SiO2层露出表面的工序包括将前述强化贴合的贴合晶片从活性层用晶片的表面一侧研削，然后，再将研削面研磨和/或蚀刻。
16.根据权利要求7所记载的制造方法，其中使前述含有SiO2相粒子层或连续的SiO2层露出表面的工序包括将前述强化贴合的贴合晶片从活性层用晶片的表面一侧研削，然后，再将研削面研磨和/或蚀刻。
17.根据权利要求9所记载的制造方法，其中使前述含有SiO2相粒子层或连续的SiO2层露出表面的工序包括将前述强化贴合的贴合晶片从活性层用晶片的表面一侧研削，然后，再将研削面研磨和/或蚀刻。
18.根据权利要求1或2或3或6或8或10或11或12或14或15或16或17所记载的制造方法，其中使前述活性层用晶片中含有的导电性成分扩散的工序中的热处理，是在1000～1200℃的温度范围内进行的。
19.根据权利要求4所记载的制造方法，其中使前述活性层用晶片中含有的导电性成分扩散的工序中的热处理，是在1000～1200℃的温度范围内进行的。
20.根据权利要求5所记载的制造方法，其中使前述活性层用晶片中含有的导电性成分扩散的工序中的热处理，是在1000～1200℃的温度范围内进行的。
21.根据权利要求7所记载的制造方法，其中使前述活性层用晶片中含有的导电性成分扩散的工序中的热处理，是在1000～1200℃的温度范围内进行的。
22.根据权利要求9所记载的制造方法，其中使前述活性层用晶片中含有的导电性成分扩散的工序中的热处理，是在1000～1200℃的温度范围内进行的。
23.根据权利要求13所记载的制造方法，其中使前述活性层用晶片中含有的导电性成分扩散的工序中的热处理，是在1000～1200℃的温度范围内进行的。
CN200810089504XA 2007-04-03 2008-04-03 半导体基板的制造方法 Active CN101320684B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007097197A JP5261960B2 (ja) 2007-04-03 2007-04-03 半導体基板の製造方法
JP097197/2007 2007-04-03

Publications (2)

Publication Number Publication Date
CN101320684A CN101320684A (zh) 2008-12-10
CN101320684B true CN101320684B (zh) 2010-12-22

Family

ID=39827314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810089504XA Active CN101320684B (zh) 2007-04-03 2008-04-03 半导体基板的制造方法

Country Status (5)

Country Link
US (1) US7855132B2 (zh)
JP (1) JP5261960B2 (zh)
KR (1) KR100982584B1 (zh)
CN (1) CN101320684B (zh)
TW (1) TW200901450A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054837A (ja) * 2007-08-28 2009-03-12 Sumco Corp Ｓｉｍｏｘウェーハ製造方法およびｓｉｍｏｘウェーハ
JP2009272471A (ja) * 2008-05-08 2009-11-19 Sumco Corp 貼り合わせウェーハの製造方法
JP5386856B2 (ja) * 2008-06-03 2014-01-15 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
JP2010135538A (ja) * 2008-12-04 2010-06-17 Sumco Corp 貼り合わせウェーハの製造方法
JP5470839B2 (ja) * 2008-12-25 2014-04-16 株式会社Ｓｕｍｃｏ 貼り合わせシリコンウェーハの製造方法
US20160079059A1 (en) * 2014-09-17 2016-03-17 International Business Machines Corporation Elliptical wafer manufacture
CN113889431A (zh) * 2020-07-01 2022-01-04 中芯集成电路（宁波）有限公司上海分公司 绝缘体上半导体结构的制造方法
WO2022241662A1 (zh) * 2021-05-19 2022-11-24 邱志威 半导体超薄堆叠结构的制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH021914A (ja) * 1988-06-10 1990-01-08 Sony Corp 半導体基板の製法
EP0759634A1 (en) * 1995-08-17 1997-02-26 Shin-Etsu Handotai Company Limited SOI wafer and method for the preparation thereof
JP2930194B2 (ja) * 1995-08-17 1999-08-03 信越半導体株式会社 Ｓｏｉウェーハ及びその製造方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
KR100298203B1 (ko) 1998-10-28 2001-08-07 박종섭 실리콘 온 인슐레이터 기판 제조 방법
JP2000315635A (ja) * 1999-04-30 2000-11-14 Mitsubishi Materials Silicon Corp 張り合わせ用シリコンウェーハおよびこれを用いた張り合わせ基板の製造方法
US6455398B1 (en) * 1999-07-16 2002-09-24 Massachusetts Institute Of Technology Silicon on III-V semiconductor bonding for monolithic optoelectronic integration
JP2003142668A (ja) 2001-11-07 2003-05-16 Sumitomo Mitsubishi Silicon Corp Ｓｉｍｏｘ基板の製造方法
US6835633B2 (en) * 2002-07-24 2004-12-28 International Business Machines Corporation SOI wafers with 30-100 Å buried oxide (BOX) created by wafer bonding using 30-100 Å thin oxide as bonding layer
JP4828230B2 (ja) * 2004-01-30 2011-11-30 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
JP4424039B2 (ja) * 2004-04-02 2010-03-03 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
JP2007059704A (ja) * 2005-08-25 2007-03-08 Sumco Corp 貼合せ基板の製造方法及び貼合せ基板
JP2007149723A (ja) * 2005-11-24 2007-06-14 Sumco Corp 貼り合わせウェーハの製造方法
DE602006000423T2 (de) * 2006-03-31 2008-05-21 S.O.I.Tec. Silicon On Insulator Technologies S.A. Verfahren zur Herstellung eines Verbundmaterials und Verfahren zur Auswahl eines Wafers
JP5087855B2 (ja) * 2006-04-05 2012-12-05 株式会社Ｓｕｍｃｏ 熱処理評価用ウェーハ、熱処理評価方法、および半導体ウェーハの製造方法
JP4940737B2 (ja) * 2006-04-11 2012-05-30 株式会社Ｓｕｍｃｏ 少数キャリア拡散長測定方法およびシリコンウェーハの製造方法
JP2008016534A (ja) 2006-07-04 2008-01-24 Sumco Corp 貼り合わせウェーハの製造方法
JP2008066500A (ja) * 2006-09-07 2008-03-21 Sumco Corp 貼り合わせウェーハおよびその製造方法

Also Published As

Publication number Publication date
KR100982584B1 (ko) 2010-09-15
JP2008258304A (ja) 2008-10-23
TW200901450A (en) 2009-01-01
US7855132B2 (en) 2010-12-21
KR20080090319A (ko) 2008-10-08
TWI366912B (zh) 2012-06-21
CN101320684A (zh) 2008-12-10
JP5261960B2 (ja) 2013-08-14
US20080248630A1 (en) 2008-10-09

Similar Documents

Publication Publication Date Title
JP4828230B2 (ja) Ｓｏｉウェーハの製造方法
CN101320684B (zh) 半导体基板的制造方法
EP1453096B1 (en) Method for producing a bonded wafer
CN1894795B (zh) 贴合半导体衬底及其制造方法
US7713842B2 (en) Method for producing bonded wafer
EP2159826A1 (en) Soi wafer manufacturing method
US8048769B2 (en) Method for producing bonded wafer
KR101071509B1 (ko) 접합 웨이퍼 제조 방법
EP1715511A2 (en) Process for cleaning a silicon substrate
JP5541136B2 (ja) 貼り合わせｓｏｉウエーハの製造方法
TW200300575A (en) Manufacturing method of bonding wafer
JP2010129839A (ja) 貼り合わせウェーハの製造方法
KR100898534B1 (ko) 접합 웨이퍼 및 접합 웨이퍼의 제조 방법
JP2005228988A (ja) Ｓｏｉウェーハの製造方法
JP2009111347A (ja) 貼り合わせウェーハの製造方法
KR20090108557A (ko) 접합 웨이퍼의 제조 방법
JP2010045148A (ja) 貼り合わせウェーハの製造方法
JP2003309253A (ja) Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法
KR20000043576A (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant