KR100298203B1 - 실리콘 온 인슐레이터 기판 제조 방법 - Google Patents

실리콘 온 인슐레이터 기판 제조 방법 Download PDF

Info

Publication number
KR100298203B1
KR100298203B1 KR1019980045302A KR19980045302A KR100298203B1 KR 100298203 B1 KR100298203 B1 KR 100298203B1 KR 1019980045302 A KR1019980045302 A KR 1019980045302A KR 19980045302 A KR19980045302 A KR 19980045302A KR 100298203 B1 KR100298203 B1 KR 100298203B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
silicon
layer
insulating film
oxide film
Prior art date
Application number
KR1019980045302A
Other languages
English (en)
Other versions
KR20000027386A (ko
Inventor
이성은
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980045302A priority Critical patent/KR100298203B1/ko
Publication of KR20000027386A publication Critical patent/KR20000027386A/ko
Application granted granted Critical
Publication of KR100298203B1 publication Critical patent/KR100298203B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Abstract

본 발명은 매몰산화막 상에 균일한 두께의 실리콘층을 확보할 수 있는 SOI 기판 제조 방법에 관한 것으로, 직접 접합형 SOI 웨이퍼 제조에서 SOI 막의 두께 균일도를 향상시키기 위해서 산소 이온을 주입하여 산화막을 형성시킨 후 산화막을 연마정지층이나 식각정지층으로 사용하는데 그 특징이 있다. 즉, 제1 실리콘 웨이퍼 상에는 열산화막을 형성하고, 제2 실리콘 웨이퍼에는 산소 이온을 주입하여 산소이온주입층을 형성한 후, 세정 및 상온 접합을 실시하고, 후속 열처리를 통해 접합 계면의 접합 강도를 증가시킴과 동시에 산소이온주입층이 실리콘과 반응하여 실리콘내 산화막이 형성되도록 한 다음, 후면 연마장비를 이용하여 후면 연마를 실시한다. 이어서, 상기 산화막을 화학기계적 연마 공정시의 연마정지층 또는 습식 방법이나 건식 방법으로 실리콘을 제거하는 식각 공정에서 식각정지층으로 이용하고, 상기 산화막을 최종적으로 제거함으로써 얇고 균일한 실리콘층을 형성시키는 방법이다. 또한, 산소이온을 주입하여 산화막을 형성하고 접합전 붕소이온을 주입하여 고농도층과 저농도층간의 선택적인 식각 방법을 사용하는 경우, 접합 열처리에 의한 붕소 이온의 확산으로 식각선택비가 감소하는 현상을 방지하는데 또 다른 특징이 있다.

Description

실리콘 온 인슐레이터 기판 제조 방법
본 발명은 반도체 소자 제조 분야에 관한 것으로, 특히 접합형 SOI(silicon on insulator) 기판 제조 방법에 관한 것이다.
직접 접합형 SOI 웨이퍼를 제조하기 위해서 최종 웨이퍼에서 매몰산화막(buried oxide)으로 이용될 열산화막을 제1 실리콘 웨이퍼 상에 형성시키고, 제1 웨이퍼 상의 열산화막과 제2 실리콘 웨이퍼의 전면을 접합한 후, 제2 실리콘 웨이퍼의 후면을 연마하는 등 여러 다양한 방법을 통해 약 500 Å 내지 2000 Å의 실리콘층을 매몰산화막 상에 잔류시키는 방법을 사용한다.
후면 연마공정은 약 725 ㎛ 이상 두께의 실리콘층을 제거해야 하기 때문에 후면 연마후 열산화막 상에 남는 실리콘층의 두께가 매우 불균일하다, 따라서, 실리콘층의 두께를 균일하도록 하기 위해서 후속 공정을 실시한다. 이를 위해서는 열산화막이 형성된 제1 실리콘 웨이퍼와 접합되는 제2 실리콘 웨이퍼에 붕소 이온이나 질소 이온 등 다양한 이온을 주입하여 이온층을 형성하고, 접합, 고온열처리, 후면 연마공정 등을 실시한 다음, 농도차에 의한 선택적 식각을 실시하여 이온층 상의 실리콘층을 제거하고, 또 다른 화학 용액에 웨이퍼를 담가 이온층을 제거함으로써 실리콘층을 확보하는 방법을 사용하고 있는데, 고농도 이온층과 저농도 이온층간의 선택비가 충분하지 않을 경우, 균일한 실리콘층을 얻을 수 없다는 문제점이 있다.
또한, 상기 열처리 공정은 접합 후 접합 강도의 증진 및 공극(void)의 발생을 억제하기 위해서 필요한 필수적인 과정으로 고온에서 실시된다. 이와 같은 고온 열처리 과정 중에서 이온층 내의 붕소 등과 같은 이온의 확산이 일어나 선택비가 낮아지게 되어 결국 선택적 식각 공정으로 균일한 두께의 실리콘층을 확보할 수 없는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 매몰산화막 상에 균일한 두께의 실리콘층을 확보할 수 있는 SOI 기판 제조 방법을 제공하는데 그 목적이 있다.
도1a 내지 도1e는 본 발명의 일실시예에 따른 SOI 기판 제조 공정 단면도,
도2a 내지 도2h는 본 발명의 다른 실시예에 따른 SOI 기판 제조 공정 단면도.
* 도면의 주요 부분에 대한 도면 부호의 설명
10A, 20A: 제1 실리콘 웨이퍼 10B, 20B: 제2 실리콘 웨이퍼
11, 21: 열산화막 12, 22: 산화막
23: 붕소이온주입층
상기와 같은 목적을 달성하기 위한 본 발명은 제1 실리콘 웨이퍼 상에 제1 절연막을 형성하는 제1 단계; 제2 실리콘 웨이퍼의 전면으로부터 소정 깊이 내에 이온을 주입하여 제2 절연막을 형성하는 제2 단계; 상기 제1 실리콘 웨이퍼 상의 제1 절연막과 상기 제2 실리콘 웨이퍼의 전면이 맞닿도록 접합시키는 제3 단계; 상기 제2 실리콘 웨이퍼의 후면을 제거하여 상기 제2 절연막을 노출시키는 제4 단계; 및 상기 제2 절연막을 제거하여 상기 제1 절연막 상에 제2 실리콘 웨이퍼의 실리콘층을 잔류시키는 제5 단계를 포함하는 실리콘 온 인슐레이터 기판 제조 방법을 제공한다.
또한, 상기 목적을 달성하기 위한 본 발명은 제1 실리콘 웨이퍼 상에 제1 절연막을 형성하는 제1 단계; 제2 실리콘 웨이퍼 전면으로부터 소정 깊이 내에 이온을 주입하여 제2 절연막을 형성하는 제2 단계; 상기 제2 절연막 상의 상기 제2 실리콘 웨이퍼 내에 이온을 주입하여 이온주입층을 형성하는 제3 단계; 상기 제1 실리콘 웨이퍼 상의 제1 절연막과 상기 제2 실리콘 웨이퍼의 전면이 맞닿도록 접합시키는 제4 단계; 상기 제2 실리콘 웨이퍼의 후면을 제거하여 상기 제2 절연막을 노출시키는 제5 단계; 상기 제2 절연막을 제거하여 붕소이온주입층 상의 상기 제2 실리콘 웨이퍼의 실리콘층을 노출시키는 제6 단계; 상기 붕소이온주입층 상의 상기 제2 실리콘 웨이퍼의 실리콘층을 제거하여 상기 붕소이온주입층을 노출시키는 제7 단계; 및 상기 붕소이온주입층을 제거하여 상기 제1 절연막 상에 제2 실리콘 웨이퍼의 실리콘층을 잔류시키는 제8 단계를 포함하는 실리콘 온 인슐레이터 기판 제조 방법을 제공한다.
본 발명은 직접 접합형 SOI 웨이퍼 제조에서 SOI 막의 두께 균일도를 향상시키기 위해서 산소 이온을 주입하여 산화막을 형성시킨 후 산화막을 연마정지층이나 식각정지층으로 사용하는데 그 특징이 있다. 즉, 제1 실리콘 웨이퍼 상에는 열산화막을 형성하고, 제2 실리콘 웨이퍼에는 산소 이온을 주입하여 산소이온주입층을 형성한 후, 세정 및 상온 접합을 실시하고, 후속 열처리를 통해 접합 계면의 접합 강도를 증가시킴과 동시에 산소이온주입층이 실리콘과 반응하여 실리콘내 산화막이 형성되도록 한 다음, 후면 연마장비를 이용하여 후면 연마를 실시한다. 이어서, 상기 산화막을 화학기계적 연마 공정시의 연마정지층 또는 습식 방법이나 건식 방법으로 실리콘을 제거하는 식각 공정에서 식각정지층으로 이용하고, 상기 산화막을 최종적으로 제거함으로써 얇고 균일한 실리콘층을 형성시키는 방법이다.
또한, 산소이온을 주입하여 산화막을 형성하고 접합전 붕소이온을 주입하여 고농도층과 저농도층간의 선택적인 식각 방법을 사용하는 경우, 접합 열처리에 의한 붕소 이온의 확산으로 선택비가 감소하는 현상을 방지하는데 또 다른 특징이 있다.
첨부된 도면 도1a 내지 도1e를 참조하여 본 발명의 일실시예에 따른 SOI 기판 제조 방법을 설명한다.
먼저, 도1a에 도시한 바와 같이 제1 실리콘 웨이퍼(10A) 상에 1000 Å 내지 4000 Å 두께의 열산화막(11)을 형성하고, 제2 실리콘 웨이퍼(10B)의 전면으로부터 1000 Å 내지 2500 Å 깊이에 산소 이온의 최고 농도층이 위치하도록 1×1016/㎠ 내지 2×1017/㎠ 도우즈(dose) 산소 이온을 60 keV 내지 180 KeV의 에너지로 주입하고, 열처리를 실시하여 제2 실리콘 웨이퍼(10B) 내부에 산화막(12)을 형성한다.
다음으로, 도1b에 도시한 바와 같이 H2SO4와 H2O2가 혼합된 용액을 이용한 피라나(piranha) 세정과 NH4OH, H2O2및 탈이온수(deionized water)가 혼합된 용액을 이용한 SC-1 세정을 실시한 후, 10-4Torr 내지 10-6Torr의 진공 상태에서 제1 실리콘 웨이퍼(10A)의 열산화막(11)과 제2 실리콘 웨이퍼(10B)의 전면이 맞닿도록 접합시키고, 850 ℃ 내지 1050 ℃의 산소 분위기 또는 질소 분위기에서 30분 내지 2시간 동안 후속 열처리 공정을 실시한다.
다음으로, 도1c에 도시한 바와 같이 후면 연마를 실시하여 제2 실리콘 웨이퍼(10B)의 실리콘의 일부를 제거하여 산화막(12)을 포함한 제2 실리콘 웨이퍼의 총 두께(A)가 5 ㎛. 내지 15 ㎛.가 되도록 한다.
다음으로, 도1d에 도시한 바와 같이 화학적 기계적 연마공정을 실시하거나 또는 산화막과 실리콘의 식각선택비를 이용한 습식식각 공정을 실시하여 제2 실리콘 웨이퍼(10B)의 산화막(12)을 노출시킨다.
이때, 화학적 기계적 연마공정을 실시할 경우 슬러리의 성분 및 조성을 변화시켜 산화막과 실리콘의 연마속도가 차이나도록 하며, 테이블(table)의 속도를 20 rpm 내지 70 rpm으로하고, 스핀들(spindle)의 속도를 15 rpm 내지 30 rpm으로 하고 누르는 압력을 5.5 psi 내지 7 psi로하여 실시한다. 습식식각을 실시할 경우에는 HNO3: HF: H2SO4: H3PO4의 부피비가 0.5 내지 5: 0.5 내지 2: 0.5 내지 1: 0.5 내지 3인 혼합용액을 사용하거나 NH4OH: H2O2: H2O의 부피비가 0.5 내지 2: 0 내지 0.1: 3 내지 6인 혼합용액을 사용한다.
다음으로, 도1e에 도시한 바와 같이 열산화막(11) 상의 제2 실리콘 웨이퍼(10B)의 실리콘층을 식각하지 않는 선택적 식각용액으로 50 ℃ 내지 85 ℃ 온도에서 습식식각을 실시하여 산화막(12)을 제거하여, 열산화막(11) 상에 제2 실리콘 웨이퍼(10B)의 실리콘을 잔류시킴으로써 SOI 기판을 형성한다.
상기 선택적 식각용액으로는 NH4F: 에틸렌글리콜(ethylene glycol)이 6:1 내지 10:1로 혼합된 혼합용액, 묽은 불산(HF) 또는 HF와 NH4F의 혼합용액인 BOE(buffered oxide etchant)를 사용한다.
도2a 내지 도2h를 참조하여 본 발명의 다른 실시예에 따른 SOI 기판 제조 방법을 설명한다.
먼저, 도2a에 도시한 바와 같이 제1 실리콘 웨이퍼(20A) 상에 1000 Å 내지 4000 Å 두께의 열산화막(21)을 형성하고, 제2 실리콘 웨이퍼(20B)의 전면으로부터 3500 Å 내지 4500 Å 깊이에 산소 이온의 최고 농도층이 위치하도록 1×1016/㎠ 내지 2×1017/㎠ 도우즈(dose) 산소 이온을 60 keV 내지 180 KeV의 에너지로 주입하고, 열처리를 실시하여 제2 실리콘 웨이퍼(20B) 내부에 산화막(22)을 형성한다.
다음으로, 도2b에 도시한 바와 같이 제2 실리콘 웨이퍼(20B)의 전면으로부터 2500 Å 내지 3000 Å 깊이에 붕소 이온의 최고 농도층이 위치하도록 1×1015/㎠ 내지 2×1016/㎠ 도우즈(dose)의 붕소 이온을 주입하여 제2 실리콘 웨이퍼(20B)의 산화막(22) 상의 제2 실리콘 웨이퍼(20B)에 붕소이온주입층(23)을 형성한다.
다음으로, 도2c에 도시한 바와 같이 피라나(piranha) 세정과 SC-1 세정을 실시한 후, 10-4Torr 내지 10-6Torr의 진공 상태에서 제1 실리콘 웨이퍼(20A)의 열산화막(21)과 제2 실리콘 웨이퍼(20B)의 전면이 맞닿도록 접합시키고, 1000 ℃ 내지 1050 ℃의 산소 분위기 또는 질소 분위기에서 30분 내지 2시간 동안 후속 열처리 공정을 실시한다.
다음으로, 도2d에 도시한 바와 같이 후면 연마를 실시하여 제2 실리콘 웨이퍼(20B)의 실리콘층의 일부를 제거하여 산화막(22) 및 붕소이온주입층(23)을 포함한 제2 실리콘 웨이퍼의 총 두께가 5 ㎛. 내지 15 ㎛.가 되도록 한다.
다음으로, 도2e에 도시한 바와 같이 화학적 기계적 연마공정을 실시하거나 또는 산화막과 실리콘의 식각선택비를 이용한 습식식각 공정을 실시하여 제2 실리콘 웨이퍼(20B)의 산화막(22)을 노출시킨다.
이때, 화학적 기계적 연마공정을 실시할 경우 슬러리의 성분 및 조성을 변화시켜 산화막과 실리콘의 연마속도가 차이나도록 하며, 테이블(table)의 속도를 20 rpm 내지 70 rpm으로하고, 스핀들(spindle)의 속도를 15 rpm 내지 30 rpm으로 하고 누르는 압력을 5.5 psi 내지 7 psi로하여 실시한다. 습식식각을 실시할 경우에는 HNO3: HF: H2SO4: H3PO4의 부피비가 0.5 내지 5: 0.5 내지 2: 0.5 내지 1: 0.5 내지 3인 혼합용액을 사용하거나 NH4OH: H2O2: H2O의 부피비가 0.5 내지 2: 0 내지 0.1: 3 내지 6인 혼합용액을 사용한다.
다음으로, 도2f에 도시한 바와 같이 붕소이온주입층(23) 상의 제2 실리콘 웨이퍼(20B)의 실리콘층을 식각하지 않는 선택적 식각용액으로 50 ℃ 내지 85 ℃ 온도에서 습식식각을 실시하여 산화막(22)을 제거한다.
상기 선택적 식각용액으로는 NH4F: 에틸렌글리콜(ethylene glycol)이 6:1 내지 10:1로 혼합된 혼합용액, 묽은 불산(HF) 또는 HF와 NH4F의 혼합용액인 BOE(buffered oxide etchant)를 사용한다.
다음으로, 도2g에 도시한 바와 같이 붕소이온주입층(23) 상의 실리콘층을 제거한다.
다음으로, 도2h에 도시한 바와 같이 열산화막(21) 상의 제2 실리콘 웨이퍼(20B)의 실리콘층과 붕소이온주입층(23)의 식각선택비 차를 이용한 습식식각을 50 ℃ 내지 85 ℃ 온도에서 실시하여 붕소이온주입층(23)을 제거하여, 열산화막(21) 상에 제2 실리콘 웨이퍼(20B)의 실리콘층을 잔류시킨다. 이때, 습식식각은 NH4OH: H2O2: H2O의 부피비가 0.5 내지 2: 0 내지 0.1: 3 내지 6인 혼합용액을 사용하거나, HF: HNO3: CH3COOH의 부피비가 0.5 내지 2: 1 내지 5: 5 내지 10인 혼합용액을 사용한다.
이어서, 잔류된 붕소이온주입층을 제거하기 위하여 수소 분위기에서 열처리 공정을 실시한다.
본 발명의 다른 실시예의 상기 고온 열처리 과정에서 상기 붕소이온주입층 내의 붕소가 확산되는 것을 효과적으로 방지할 수 있다. 즉, 이는 산화막 내에서의 붕소 이온의 확산계수는 실리콘층 내에서의 붕소 이온의 확산계수보다 1/10 정도 작기 때문에 접합 계면 쪽으로의 붕소 이온의 확산은 제1 실리콘 웨이퍼(20A) 상에 형성된 열산화막(21)에 의해 억제되며, 제2 실리콘 웨이퍼(20B) 쪽으로의 확산은 제2 실리콘 웨이퍼(20B) 내의 산화막(21)으로 확산되는 것이 억제된다.
상기와 같이 이루어지는 본 발명의 실시예에 따른 SOI 기판 제조 방법에서 산소를 대신하여 질소를 이온주입하여 산화막 대신 질화막을 형성할 수도 있다. 또한, 상기와 같은 본 발명의 실시예는 산화막(12, 22)을 두껍게 형성하거나 치밀한 구조로 형성할 필요가 없기 때문에 SIMOX(separation by implanted oxygen) SOI 기판 형성 방법 보다 훨씬 적은 양의 산소를 주입할 수 있어 이온주입에 따른 결함 생성을 방지할 수 있다.
상기와 같이 이루어지는 본 발명은 균일한 두께의 SOI층을 확보할 수 있어 노광 공정 및 게이트 산화막 형성 공정 등 후속 공정이 용이할 뿐만 아니라 단위 셀의 오동작을 막을 수 있어 반도체 소자 제조 수율을 향상시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (11)

  1. 실리콘 온 인슐레이터 기판 제조 방법에 있어서,
    제1 실리콘 웨이퍼 상에 제1 절연막을 형성하는 제1 단계;
    제2 실리콘 웨이퍼의 전면으로부터 소정 깊이 내에 이온을 주입하여 제2 절연막을 형성하는 제2 단계;
    상기 제1 실리콘 웨이퍼 상의 제1 절연막과 상기 제2 실리콘 웨이퍼의 전면이 맞닿도록 접합시키는 제3 단계;
    상기 제2 실리콘 웨이퍼의 후면을 제거하여 상기 제2 절연막을 노출시키는 제4 단계; 및
    상기 제2 절연막을 제거하여 상기 제1 절연막 상에 제2 실리콘 웨이퍼의 실리콘층을 잔류시키는 제5 단계
    를 포함하는 실리콘 온 인슐레이터 기판 제조 방법.
  2. 제 1 항에 있어서,
    상기 제2 단계는,
    상기 제2 실리콘 웨이퍼 전면으로부터 1000 Å 내지 2500 Å 깊이에 산소 이온의 최고 농도층이 위치하도록 1×1016/㎠ 내지 2×1017/㎠ 도우즈(dose) 산소 이온을 60 keV 내지 180 KeV의 에너지로 주입하는 단계; 및
    열처리를 실시하여 상기 제2 실리콘 웨이퍼 내부에 상기 제2 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 실리콘 온 인슐레이터 기판 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제3 단계 후,
    850 ℃ 내지 1050 ℃의 산소 분위기 또는 질소 분위기에서 30분 내지 2시간 동안 후속 열처리 공정을 실시하는 제6 단계를 더 포함하는 것을 특징으로 하는 실리콘 온 인슐레이터 기판 제조 방법.
  4. 제 3 항에 있어서,
    제 5 단계는,
    NH4F: 에틸렌글리콜(ethylene glycol)이 6:1 내지 10:1로 혼합된 혼합용액 또는 묽은 불산(HF) 또는 HF와 NH4F의 혼합용액인 BOE(buffered oxide etchant)을 이용하여 50 ℃ 내지 85 ℃ 온도에서 습식식각을 실시해서 상기 제2 절연막을 제거하는 것을 특징으로 하는 실리콘 온 인슐레이터 기판 제조 방법.
  5. 실리콘 온 인슐레이터 기판 제조 방법에 있어서,
    제1 실리콘 웨이퍼 상에 제1 절연막을 형성하는 제1 단계;
    제2 실리콘 웨이퍼 전면으로부터 소정 깊이 내에 이온을 주입하여 제2 절연막을 형성하는 제2 단계;
    상기 제2 절연막 상의 상기 제2 실리콘 웨이퍼 내에 이온을 주입하여 이온주입층을 형성하는 제3 단계;
    상기 제1 실리콘 웨이퍼 상의 제1 절연막과 상기 제2 실리콘 웨이퍼의 전면이 맞닿도록 접합시키는 제4 단계;
    상기 제2 실리콘 웨이퍼의 후면을 제거하여 상기 제2 절연막을 노출시키는 제5 단계;
    상기 제2 절연막을 제거하여 붕소이온주입층 상의 상기 제2 실리콘 웨이퍼의 실리콘층을 노출시키는 제6 단계;
    상기 붕소이온주입층 상의 상기 제2 실리콘 웨이퍼의 실리콘층을 제거하여 상기 붕소이온주입층을 노출시키는 제7 단계; 및
    상기 붕소이온주입층을 제거하여 상기 제1 절연막 상에 제2 실리콘 웨이퍼의 실리콘층을 잔류시키는 제8 단계
    를 포함하는 실리콘 온 인슐레이터 기판 제조 방법.
  6. 제 5 항에 있어서,
    상기 제2 단계는,
    상기 제2 실리콘 웨이퍼의 전면으로부터 3500 Å 내지 4500 Å 깊이에 산소 이온의 최고 농도층이 위치하도록 1×1016/㎠ 내지 2×1017/㎠ 도우즈(dose) 산소 이온을 60 keV 내지 180 KeV의 에너지로 주입하는 단계; 및
    열처리를 실시하여 제2 실리콘 웨이퍼 내부에 상기 제2 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 실리콘 온 인슐레이터 기판 제조 방법.
  7. 제 6 항에 있어서,
    상기 제3 단계는,
    상기 제2 실리콘 웨이퍼의 전면으로부터 2500 Å 내지 3000 Å 깊이에 붕소 이온의 최고 농도층이 위치하도록 1×1015/㎠ 내지 2×1016/㎠ 도우즈(dose)의 붕소 이온을 주입하여 상기 이온주입층을 형성하는 것을 특징으로 하는 실리콘 온 인슐레이터 기판 제조 방법.
  8. 제 5 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제4 단계 후,
    850 ℃ 내지 1050 ℃의 산소 분위기 또는 질소 분위기에서 30분 내지 2시간 동안 후속 열처리 공정을 실시하는 제9 단계를 더 포함하는 것을 특징으로 하는 실리콘 온 인슐레이터 기판 제조 방법.
  9. 제 8 항에 있어서,
    상기 제6 단계는,
    NH4F: 에틸렌글리콜(ethylene glycol)이 6:1 내지 10:1로 혼합된 혼합용액 또는 묽은 불산(HF) 또는 HF와 NH4F의 혼합용액인 BOE(buffered oxide etchant)을 이용하여 50 ℃ 내지 85 ℃ 온도에서 습식식각을 실시해서 상기 제2 절연막을 제거하는 것을 특징으로 하는 실리콘 온 인슐레이터 기판 제조 방법.
  10. 제 9 항에 있어서,
    상기 제8 단계는,
    NH4OH: H2O2: H2O의 부피비가 0.5 내지 2: 0 내지 0.1: 3 내지 6인 혼합용액 또는 HF: HNO3: CH3COOH의 부피비가 0.5 내지 2: 1 내지 5: 5 내지 10인 혼합용액을 이용하여 50 ℃ 내지 85 ℃ 온도에서 습식식각을 실시해서 상기 제2 절연막을 제거하는 것을 특징으로 하는 실리콘 온 인슐레이터 기판 제조 방법.
  11. 제 10 항에 있어서,
    상기 제8 단계 후 잔류된 붕소이온주입층을 제거하기 위하여 수소 분위기에서 열처리 공정을 실시하는 제10 단계를 더 포함하는 것을 특징으로 하는 실리콘 온 인슐레이터 기판 제조 방법.
KR1019980045302A 1998-10-28 1998-10-28 실리콘 온 인슐레이터 기판 제조 방법 KR100298203B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045302A KR100298203B1 (ko) 1998-10-28 1998-10-28 실리콘 온 인슐레이터 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045302A KR100298203B1 (ko) 1998-10-28 1998-10-28 실리콘 온 인슐레이터 기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20000027386A KR20000027386A (ko) 2000-05-15
KR100298203B1 true KR100298203B1 (ko) 2001-08-07

Family

ID=19555719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045302A KR100298203B1 (ko) 1998-10-28 1998-10-28 실리콘 온 인슐레이터 기판 제조 방법

Country Status (1)

Country Link
KR (1) KR100298203B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101076068B1 (ko) * 2008-06-03 2011-10-21 가부시키가이샤 사무코 접합 웨이퍼의 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704146B1 (ko) * 2004-12-14 2007-04-06 한국전자통신연구원 Ｓｏｉ 기판의 제조방법
JP5261960B2 (ja) * 2007-04-03 2013-08-14 株式会社Ｓｕｍｃｏ 半導体基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101076068B1 (ko) * 2008-06-03 2011-10-21 가부시키가이샤 사무코 접합 웨이퍼의 제조방법

Also Published As

Publication number Publication date
KR20000027386A (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
KR20000003975A (ko) 필드 산화막을 구비한 본딩형 실리콘 이중막 웨이퍼 제조방법
KR20040050789A (ko) 반도체소자의 소자분리막 형성방법
KR20000040104A (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
KR100252751B1 (ko) 반도체 소자 제조 방법
KR100318467B1 (ko) 본딩형실리콘이중막웨이퍼제조방법
KR100298203B1 (ko) 실리콘 온 인슐레이터 기판 제조 방법
JP4147578B2 (ja) Ｓｏｉウエーハの製造方法
KR101033359B1 (ko) 반도체 소자의 제조 방법
KR100291515B1 (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
KR100503746B1 (ko) 반도체 소자의 제조방법
US6281093B1 (en) Method to reduce trench cone formation in the fabrication of shallow trench isolations
KR100319186B1 (ko) 트렌치 격리의 제조 방법
KR100291519B1 (ko) 에스오아이 반도체 기판의 제조방법
WO2022001779A1 (zh) 绝缘体上半导体结构的制造方法
KR100312981B1 (ko) 본딩형실리콘이중막웨이퍼제조방법
KR100291195B1 (ko) 에스오아이 기판제조방법
WO2022001780A1 (zh) 绝缘体上半导体结构的制造方法
KR100286772B1 (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
KR100769127B1 (ko) 반도체 소자의 격리막 형성방법
KR100430582B1 (ko) 반도체 소자의 제조 방법
KR100492629B1 (ko) 반도체 소자의 제조방법
KR100291520B1 (ko) 에스오아이 반도체 기판의 제조방법
KR20000040424A (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
CN112349586A (zh) 半导体结构的形成方法
WO2022179615A1 (zh) 绝缘体上半导体结构的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee