KR100286772B1 - 실리콘 온 인슐레이터 웨이퍼의 제조방법 - Google Patents

실리콘 온 인슐레이터 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR100286772B1
KR100286772B1 KR1019980055657A KR19980055657A KR100286772B1 KR 100286772 B1 KR100286772 B1 KR 100286772B1 KR 1019980055657 A KR1019980055657 A KR 1019980055657A KR 19980055657 A KR19980055657 A KR 19980055657A KR 100286772 B1 KR100286772 B1 KR 100286772B1
Authority
KR
South Korea
Prior art keywords
silicon substrate
silicon
layer
boron ion
ion layer
Prior art date
Application number
KR1019980055657A
Other languages
English (en)
Other versions
KR20000040105A (ko
Inventor
이성은
Original Assignee
박종섭
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업주식회사 filed Critical 박종섭
Priority to KR1019980055657A priority Critical patent/KR100286772B1/ko
Publication of KR20000040105A publication Critical patent/KR20000040105A/ko
Application granted granted Critical
Publication of KR100286772B1 publication Critical patent/KR100286772B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Abstract

본 발명은 실리콘 온 인슐레이터 웨이퍼의 제조방법에 관한 것으로, 보다 상세하게는, 양질의 실리콘층을 얻을 수 있는 실리콘 온 인슐레이터 웨이퍼의 제조방법에 관한 것이다. 본 발명의 실리콘 온 인슐레이터 웨이퍼의 제조방법은, 벌크 실리콘으로 이루어지는 제1 및 제2실리콘 기판을 제공하는 단계; 상기 제1실리콘 기판의 일측 표면 상에 열산화막을 형성하는 단계; 상기 제2실리콘 기판의 일측 표면으로부터 소정 깊이에 제1붕소 이온층을 형성하고, 상기 제1붕소 이온층 보다 낮은 깊이로 제2붕소 이온층을 형성하는 단계; 상기 제1실리콘 기판의 열산화막 상에 상기 제2실리콘 기판의 일측 표면을 접합시키는 단계; 상기 제2실리콘 기판의 타측 면의 소정 두께를 연마하는 단계; 상기 제2실리콘 기판의 타측 면을 상기 제1붕소 이온층에 인접된 부분까지 식각하는 단계; 상기 제1붕소 이온층을 식각 정지층으로 해서 상기 제2실리콘 기판의 타측 면을 식각한 후에, 상기 제2붕소 이온층을 식각 정지층으로 해서 상기 제1붕소 이온층을 포함한 상기 제2실리콘 기판의 타측 면을 재차 식각하는 단계; 상기 제2붕소 이온층이 제거되도록 상기 제2붕소 이온층을 포함한 상기 제2실리콘 기판의 타측 면의 소정 두께를 연마하여 실리콘층을 형성하는 단계; 및 상기 실리콘층에 대하여 고온 열처리 공정을 수행하는 단계를 포함하여 이루어진다.

Description

실리콘 온 인슐레이터 웨이퍼의 제조방법
본 발명은 실리콘 온 인슐레이터 웨이퍼의 제조방법에 관한 것으로, 보다 상세하게는, 양질의 실리콘층을 얻을 수 있는 실리콘 온 인슐레이터 웨이퍼의 제조방법에 관한 것이다.
반도체 소자의 고집적화, 고성능화가 진행됨에 따라, 벌크 실리콘으로 이루어진 웨이퍼를 대신하여 실리콘 온 인슐레이터(Silicon On Insulator : 이하, SOI) 웨이퍼를 사용하는 반도체 집적 기술이 주목되고 있다. SOI 웨이퍼에 집적된 반도체 소자는 완전한 소자 분리와 기생 용량의 감소 및 고속 동작을 용이하게 한다는 장점을 갖는다.
이와 같은 SOI 웨이퍼는 전체를 지지하는 제1실리콘 기판과, 매립산화막 및 소자가 형성되는 제2실리콘 기판이 적층된 구조이며, 통상, 산소 이온주입을 이용하는 SIMOX(seperation by implanted oxygen)법과, 절연막이 형성된 제1실리콘 기판과 제2실리콘 기판을 접합시키는 접합법에 의해 형성된다.
상기한 SIMOX법은 벌크 실리콘으로 이루어지는 웨이퍼에 산소 이온을 주입하고, 열처리를 수행하는 것에 의해 산소 이온과 실리콘을 반응시킴으로써, 웨이퍼의 소정 깊이에 상기 웨이퍼를 분리시키는 매몰산화막이 형성되도록 하는 방법이다. 그런데, SIMOX법은 첫째로, 이온주입에 의하여 형성되므로, 소자가 형성될 실리콘층의 두께 조절이 어렵다는 문제점이 있고, 둘째로, 공정 시간이 길다는 단점이 있다. 따라서, 최근에는 SIMOX법 보다는 공정 자체가 간단하고, 안정적인 접합법이 주로 이용되고 있다.
접합법은 마련된 두 장의 실리콘 기판들 중에서 전체를 지지하기 위하여 사용되는 제1실리콘 기판의 일측 표면에 매몰산화막을 형성하고, 상기 매몰산화막의 개재하에 두 장의 기판을 접합시키고, 이어서, 제2실리콘 기판의 후면을 연마해서 소자가 형성될 실리콘층이 원하는 정도의 두께만큼만 잔류되도록 하는 방법이다.
한편, 접합법을 이용한 SOI 웨이퍼의 제조 공정에서는 대략 725㎛의 두께를 제2실리콘 기판의 후면을 빠른 시간내에 연마해서 잔류되는 실리콘층의 두께가 대략 500∼2,000Å 정도가 되도록 하고 있는데, 이 경우에는 연마 후에 잔류되는 실리콘층의 두께가 매우 불균일하기 때문에, 소자가 형성될 실리콘층의 두께 균일성을 얻기 위해서는 별도의 후속 공정이 필요하게 된다.
이에 따라, 종래에는 실리콘층의 균일한 두께를 얻기 위하여, 제2실리콘 기판 내부에 식각 정지층으로서의 기능을 하는 붕소 이온층을 형성하는 방법이 제시되었다. 이 방법은, 우선, 내부에 고농도의 붕소 이온층이 형성된 제2실리콘 기판을 매몰산화막이 형성된 제1실리콘 기판과 접합시킨 상태에서, 상기 제2실리콘 기판에 대한 후면 연마를 실시하되, 상기 붕소 이온층에 인접된 부분까지 수행하고, 이어서, 농도차에 의한 선택적 식각 공정을 통해 붕소 이온층 상에 잔류되어 있는 제2실리콘 기판 부분을 제거시키고, 그리고 나서, 붕소 이온층이 제거되도록 소정의 화학 용액에 접합된 기판들을 디핑(Dipping)시키거나, 또는, CMP 공정으로 연마하거나, 또는, 고온 열처리를 통해 붕소 이온을 휘발시키는 것에 의해 균일한 두께의 실리콘층을 얻는 방법이다.
그러나, 종래의 SOI 웨이퍼의 제조방법은, 디핑, 연마, 또는, 고온 열처리를 통해 붕소 이온층을 제거시키기는 하지만, 붕소 이온층이 고농도를 유지하고 있는 것에 기인하여 고온 열처리에 의해 붕소 이온의 농도 감소가 제대로 이루어지지 않음으로써, 이러한 실리콘층에 트랜지스터를 형성할 경우에는 상기 붕소 이온에 의해 트랜지스터의 문턱 전압이 변동되는 등의 결함이 발생하게 되고, 결과적으로는, 상기한 결함으로 인하여 소자의 오동작이 초래되는 문제점이 있었다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 양질의 실리콘층을 얻을 수 있는 SOI 웨이퍼의 제조방법을 제공하는데, 그 목적이 있다.
도 1a 내지 도 1f 본 발명의 실시예에 따른 실리콘 온 인슐레이터 웨이퍼의 제조방법을 설명하기 위한 공정 단면도.
(도면의 주요 부분에 대한 부호의 설명)
10 : 제1실리콘 기판 11 : 열산화막
20 : 제2실리콘 기판 20a : 실리콘층
21 : 제1붕소 이온층 22 : 제2붕소 이온층
상기와 같은 목적을 달성하기 위한 본 발명의 SOI 웨이퍼의 제조방법, 벌크 실리콘으로 이루어지는 제1 및 제2실리콘 기판을 제공하는 단계; 상기 제1실리콘 기판의 일측 표면 상에 열산화막을 형성하는 단계; 상기 제2실리콘 기판의 일측 표면으로부터 소정 깊이에 제1붕소 이온층을 형성하고, 상기 제1붕소 이온층 보다 낮은 깊이로 제2붕소 이온층을 형성하는 단계; 상기 제1실리콘 기판의 열산화막 상에 상기 제2실리콘 기판의 일측 표면을 접합시키는 단계; 상기 제2실리콘 기판의 타측 면의 소정 두께를 연마하는 단계; 상기 제2실리콘 기판의 타측 면을 상기 제1붕소 이온층에 인접된 부분까지 식각하는 단계; 상기 제1붕소 이온층을 식각 정지층으로 해서 상기 제2실리콘 기판의 타측 면을 식각한 후에, 상기 제2붕소 이온층을 식각 정지층으로 해서 상기 제1붕소 이온층을 포함한 상기 제2실리콘 기판의 타측 면을 재차 식각하는 단계; 상기 제2붕소 이온층이 제거되도록 상기 제2붕소 이온층을 포함한 상기 제2실리콘 기판의 타측 면의 소정 두께를 연마하여 실리콘층을 형성하는 단계; 및 상기 실리콘층에 대하여 고온 열처리 공정을 수행하는 단계를 포함하여 이루어진다.
본 발명에 따르면, 제2실리콘 기판 내부에 식각 정지층으로 서로 다른 깊이로 두 개의 붕소 이온층을 형성하고, 각각의 농도는 종래와 비교해서 절반 정도의 농도로 갖도록 형성함으로써, 실리콘층의 두께를 균일하게 만들 수 있으며, 아울러, 고온 열처리 공정에 의해 붕소 이온을 제거시키거나, 또는, 그 농도를 낮출 수 있다.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 1a 내지 도 1f는 본 발명의 실시예에 따른 SOI 웨이퍼의 제조방법을 설명하기 위한 공정 단면도이다.
도 1a를 참조하면, 벌크 실리콘으로 이루어진 제1실리콘 기판(10)이 마련되고, 열산화 공정에 의해 상기 제1실리콘 기판(10)의 일측 표면 상에 1,000∼4,000Å 두께로 열산화막(11)이 형성된다.
도 1b를 참조하면, 대략 725㎛ 정도의 두께를 갖는 벌크 실리콘으로 이루어진 제2실리콘 기판(20)이 마련된다. 상기 제2실리콘 기판(20)의 일측 표면으로부터 6,500∼8,000Å의 깊이에 제1붕소 이온층(21)이 형성되고, 상기 제2실리콘 기판(20)의 일측 표면으로부터 3,500∼5,000Å의 깊이에 제2붕소 이온층(22)이 형성된다. 여기서, 제1붕소 이온층(21)은 붕소 이온이 5×1014∼5×1016도우즈/cm2의 도우즈량으로 이온주입되고, 제2붕소 이온층(22)은 5×1015∼5×1016도우즈/cm2의 도우즈량으로 이온주입된다.
한편, 제1 및 제2붕소 이온층(21, 22) 중에 어느 하나는 붕소 이온 대신에 인 이온을 이온주입한 인 이온층으로 형성하는 것도 가능하다.
도 1c를 참조하면, 제1실리콘 기판(10)과 제2실리콘 기판(20)은 NH4OH와 H2O2및 H20가 1 : 4 : 20의 부피비로 혼합되어져 있는 제1용액, 또는, H2SO4와 H2O가 4 : 1의 부피비로 혼합되어져 있는 제2용액 중에서 선택되는 하나의 용액에 의해 세정되거나, 또는, 제1용액에 의한 세정과 제2용액에 의한 세정이 실시된다.
여기서, 세정 공정은 기판들간의 접합 이전에, 각 기판의 접합 면에 존재하고 있는 파티클(Particle)을 제거함과 동시에 각 기판의 접합 면이 친수성이 되도록 하기 위한 것이다.
이어서, 10-4∼10-6Torr의 진공하에서 제1실리콘 기판(10)과 제2실리콘 기판(20)은 상기 제1실리콘 기판(10)의 일측 표면 상에 형성된 열산화막(11)과 상기 제2실리콘 기판(20)의 일측 표면이 접하도록 접합된다. 그런 다음, 접합된 기판들(10, 20)간의 접합 강도가 증대되도록 질소(N2) 또는 산소(O2) 분위기하에서 1,000∼1,050℃의 온도, 30∼120분 동안 열처리된다.
도 1d를 참조하면, 제2실리콘 기판(20)의 타측 표면은 CMP 공정에 의해 상기 제2실리콘 기판의 두께가 5∼15㎛ 정도가 잔류될 때까지 연마되고, 이어서, 제1붕소 이온층(21)에 인접된 부분까지, 예컨데, 잔류되는 제2실리콘층(20)의 두께가 2∼5㎛ 정도가 될 때까지 습식 식각된다.
여기서, 연마 공정은 척 테이블(Chuck Table)의 회전속도는 20∼70rpm, 스핀들(Spindle)에 의해 가해지는 압력은 5.5∼7psi, 상기 스핀들의 회전속도는 15∼30rpm의 조건으로 수행된다. 습식 식각 공정은 HNO3와 HF, H2SO4및 H3PO4가 0.5∼5 : 0.5∼2 : 0.5∼1 : 0.5∼3의 부피비로 혼합되어져 있는 용액으로 수행되며, 그 온도는 50∼85℃로 한다.
도 1e를 참조하면, 제2실리콘 기판(20)의 타측 면은 제1붕소 이온층을 식각 정지층으로 해서 식각되고, 이어서, 상기 제1붕소 이온층을 포함한 제2실리콘 기판(20)의 타측 면은 제2붕소 이온층을 식각 정지층으로 해서 재차 식각된다. 상기 식각 공정은 NH4OH와 H2O2및 H2O가 0.5∼2 : 0∼0.1 : 3∼6의 부피비로 혼합되어져 있는 용액에 의해 수행되며, 이때의 온도는 50∼85℃로 한다.
여기서, 제1붕소 이온층을 식각 정지층으로 하는 식각시에는 제2실리콘 기판의 두께 균일성이 완전하지는 않지만, 어느 정도의 두께 균일성은 얻어진다. 따라서, 이러한 상태로 재차 제2붕소 이온층을 식각 정지층으로하여 식각 공정을 실시하게 되면, 더욱 우수한 두께 균일성을 갖는 제2실리콘 기판이 얻어진다.
도 1f를 참조하면, 원하는 두께의 실리콘층이 얻어지도록, 상기 제2붕소 이온층을 포함한 제2실리콘 기판의 타측면은 연마되어 실리콘층(20a)이 얻어진다. 이어서, 실리콘층(20a)에 잔존하고 있는 붕소 이온이 제거되도록, 또는, 붕소 이온층의 농도가 저농도가 되도록 실리콘층은 고온 열처리된다.
여기서, 연마 공정은 척 테이블의 회전속도는 20∼70rpm, 스핀들에 의해 가해지는 압력은 5.5∼7psi, 상기 스핀들의 회전속도는 15∼30rpm으로 하는 조건으로 수행된다. 또한, 고온 열처리 공정은 5∼15slm의 유량의 수소(H2) 또는 아르곤(Ar) 가스 분위기하에서 950∼1,250℃, 5∼15 시간 동안 수행된다.
이상에서와 같이, 본 발명은 식각 정지층으로 사용되는 붕소 이온층을 서로 다른 깊이로하여 두 층으로 형성하고, 각 층의 농도는 종래와 비교해서 낮은 농도가 되도록 함으로써, 열처리 공정에 의해 붕소 이온층의 제거 또는 붕소 이온의 농도 감소가 용이하게 이루어지도록 할 수 있다.
또한, 제1붕소 이온층을 식각 정지층으로 하는 식각 공정을 통해 실리콘층의 두께 균일성을 대략적으로 확보한 후에, 제2붕소 이온층을 식각 정지층으로 하는 식각 공정을 수행하기 때문에, 더욱 우수한 두께 균일성을 갖는 실리콘층을 얻을 수 있다.
따라서, 양질의 SOI 웨이퍼를 제조할 수 있는 것에 기인하여, 이러한 SOI 웨이퍼를 사용하여 반도체 소자를 제조할 경우에는 트랜지스터의 문턱 전압의 변동을 방지할 수 있게 됨으로써, 소자의 신뢰성을 향상시킬 수 있게 된다
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (11)

  1. 벌크 실리콘으로 이루어지는 제1 및 제2실리콘 기판을 제공하는 단계;
    상기 제1실리콘 기판의 일측 표면 상에 열산화막을 형성하는 단계;
    상기 제2실리콘 기판의 일측 표면으로부터 소정 깊이에 제1붕소 이온층을 형성하고, 상기 제1붕소 이온층 보다 낮은 깊이로 제2붕소 이온층을 형성하는 단계;
    상기 제1실리콘 기판의 열산화막 상에 상기 제2실리콘 기판의 일측 표면을 접합시키는 단계;
    상기 제2실리콘 기판의 타측 면의 소정 두께를 연마하는 단계;
    상기 제2실리콘 기판의 타측 면을 상기 제1붕소 이온층에 인접된 부분까지 식각하는 단계;
    상기 제1붕소 이온층을 식각 정지층으로 해서 상기 제2실리콘 기판의 타측 면을 식각한 후에, 상기 제2붕소 이온층을 식각 정지층으로 해서 상기 제1붕소 이온층을 포함한 상기 제2실리콘 기판의 타측 면을 재차 식각하는 단계;
    상기 제2붕소 이온층이 제거되도록 상기 제2붕소 이온층을 포함한 상기 제2실리콘 기판의 타측 면의 소정 두께를 연마하여 실리콘층을 형성하는 단계;
    상기 실리콘층에 대하여 고온 열처리 공정을 수행하는 단계를 포함하여 이루어지는 것을 특징으로 하는 실리콘 온 인슐레이터 웨이퍼의 제조방법.
  2. 제 1 항에 있어서, 상기 제1붕소 이온층은 상기 제2실리콘 기판의 일측 표면으로부터 6,500∼8,000Å의 깊이에 형성하고, 붕소 이온은 5×1014∼5×1016도우즈/cm2의 양으로 이온주입하여 형성하는 것을 특징으로 하는 실리콘 온 인슐레이터 웨이퍼의 제조방법.
  3. 제 1 항에 있어서, 상기 제2붕소 이온층은 상기 제2실리콘 기판의 일측 표면으로부터 3,500∼5,000Å의 깊이에 형성하고, 붕소 이온은 5×1015∼5×1016도우즈/cm2의 양으로 이온주입하여 형성하는 것을 특징으로 하는 실리콘 온 인슐레이터 웨이퍼의 제조방법.
  4. 제 1 항에 있어서, 상기 제1실리콘 기판과 제2실리콘 기판을 접합시키기 전에, 상기 제1실리콘 기판과 제2실리콘 기판에 대한 세정 공정을 수행하는 것을 특징으로 하는 실리콘 온 인슐레이터 웨이퍼의 제조방법.
  5. 제 4 항에 있어서, 상기 세정 공정은 NH4OH와 H2O2및 H20가 1 : 4 : 20의 부피비로 혼합되어져 있는 제1용액, 또는, H2SO4와 H2O가 4 : 1의 부피비로 혼합되어져 있는 제2용액 중에서 선택되는 하나의 용액으로 수행하거나, 혹은, 제1용액에 의한 세정과 제2용액에 의한 세정을 연속적으로 수행하는 것을 특징으로 하는 실리콘 온 인슐레이터 웨이퍼의 제조방법.
  6. 제 1 항에 있어서, 상기 제1실리콘 기판과 제2실리콘 기판의 접합은, 10-4∼10-6Torr의 진공하에서 수행하는 것을 특징으로 하는 실리콘 온 인슐레이터 웨이퍼의 제조방법.
  7. 제 1 항에 있어서, 상기 제1실리콘 기판과 제2실리콘 기판을 접합시킨 후에, 상기 기판들간의 접합 강도가 증대되도록 질소(N2) 또는 산소(O2) 분위기하에서 1,000∼1,050℃의 온도, 30∼120분 동안 열처리하는 것을 특징으로 하는 실리콘 온 인슐레이터 웨이퍼의 제조방법.
  8. 제 1 항에 있어서, 상기 제2실리콘 기판에 대하여 상기 제1붕소 이온층에 인접된 부분까지 식각하는 단계는, HNO3와 HF, H2SO4및 H3PO4가 0.5∼5 : 0.5∼2 : 0.5∼1 : 0.5∼3의 부피비로 혼합되어져 있고, 그 온도는 50∼85℃ 정도인 용액으로 수행하는 것을 특징으로 하는 실리콘 온 인슐레이터 웨이퍼의 제조방법.
  9. 제 1 항에 있어서, 상기 제1 및 제2붕소 이온층을 식각 정지층으로하여 상기 제2실리콘 기판을 식각하는 단계는, NH4OH와 H2O2및 H2O가 0.5∼2 : 0∼0.1 : 3∼6의 부피비로 혼합되어져 있고, 그 온도는 50∼85℃인 용액으로 수행하는 것을 특징으로 하는 실리콘 온 인슐레이터 웨이퍼의 제조방법.
  10. 제 1 항에 있어서, 상기 제2실리콘 기판에 대한 연마는, 척 테이블(Chuck Table)의 회전속도는 20∼70rpm, 스핀들(Spindle)에 의해 가해지는 압력은 5.5∼7psi, 상기 스핀들의 회전속도는 15∼30rpm의 조건으로 수행하는 것을 특징으로 하는 실리콘 온 인슐레이터 웨이퍼의 제조방법.
  11. 제 1 항에 있어서, 상기 고온 열처리는 5∼15slm 유량의 수소 또는 아르곤 가스 분위기하에서 950∼1,250℃, 5∼15 시간 동안 수행하는 것을 특징으로 하는 실리콘 온 인슐레이터 웨이퍼의 제조방법.
KR1019980055657A 1998-12-17 1998-12-17 실리콘 온 인슐레이터 웨이퍼의 제조방법 KR100286772B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980055657A KR100286772B1 (ko) 1998-12-17 1998-12-17 실리콘 온 인슐레이터 웨이퍼의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980055657A KR100286772B1 (ko) 1998-12-17 1998-12-17 실리콘 온 인슐레이터 웨이퍼의 제조방법

Publications (2)

Publication Number Publication Date
KR20000040105A KR20000040105A (ko) 2000-07-05
KR100286772B1 true KR100286772B1 (ko) 2001-04-16

Family

ID=19563335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980055657A KR100286772B1 (ko) 1998-12-17 1998-12-17 실리콘 온 인슐레이터 웨이퍼의 제조방법

Country Status (1)

Country Link
KR (1) KR100286772B1 (ko)

Also Published As

Publication number Publication date
KR20000040105A (ko) 2000-07-05

Similar Documents

Publication Publication Date Title
US6242320B1 (en) Method for fabricating SOI wafer
JP4556158B2 (ja) 貼り合わせｓｏｉ基板の製造方法および半導体装置
US20010007367A1 (en) Semiconductor substrate, semiconductor device, and processes of production of same
KR20000003975A (ko) 필드 산화막을 구비한 본딩형 실리콘 이중막 웨이퍼 제조방법
KR19990055121A (ko) 반도체 소자 제조 방법
JP3932442B2 (ja) Ｓｏｉ基板の製造方法
KR100549258B1 (ko) 에스오아이 웨이퍼 제조 방법
KR100286772B1 (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
KR100291515B1 (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
KR100298203B1 (ko) 실리콘 온 인슐레이터 기판 제조 방법
KR100291519B1 (ko) 에스오아이 반도체 기판의 제조방법
KR20000040424A (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
KR100312981B1 (ko) 본딩형실리콘이중막웨이퍼제조방법
KR100505404B1 (ko) 에스오아이 웨이퍼의 제조방법
JP2001053257A (ja) 張り合わせｓｏｉ基板の作製方法
KR100291520B1 (ko) 에스오아이 반도체 기판의 제조방법
KR100608344B1 (ko) 에스오아이 웨이퍼 제조방법
KR100303358B1 (ko) 에스오아이 웨이퍼 제조방법
KR100195232B1 (ko) 실리콘-온 인슐레이터 웨이퍼 제작방법
KR100511903B1 (ko) 에스오아이 기판의 제조방법
KR100286776B1 (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
KR100668808B1 (ko) 에스오아이 웨이퍼의 제조방법
KR20000043576A (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
JP2000306993A (ja) 多層基板の製造方法
JPH11274292A (ja) 張り合わせｓｏｉ基板の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee