KR100608344B1 - 에스오아이 웨이퍼 제조방법 - Google Patents

에스오아이 웨이퍼 제조방법 Download PDF

Info

Publication number
KR100608344B1
KR100608344B1 KR1020000030087A KR20000030087A KR100608344B1 KR 100608344 B1 KR100608344 B1 KR 100608344B1 KR 1020000030087 A KR1020000030087 A KR 1020000030087A KR 20000030087 A KR20000030087 A KR 20000030087A KR 100608344 B1 KR100608344 B1 KR 100608344B1
Authority
KR
South Korea
Prior art keywords
silicon substrate
silicon
layer
polishing
film
Prior art date
Application number
KR1020000030087A
Other languages
English (en)
Other versions
KR20010108991A (ko
Inventor
소상문
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000030087A priority Critical patent/KR100608344B1/ko
Publication of KR20010108991A publication Critical patent/KR20010108991A/ko
Application granted granted Critical
Publication of KR100608344B1 publication Critical patent/KR100608344B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Abstract

본 발명은 에스오아이 웨이퍼의 제조방법에 관한 것으로, 개시된 본 발명의 에스오아이 웨이퍼의 제조방법은 전(前)면에 다수개의 소자분리막 형성용 홈들이 형성된 제1실리콘 기판을 제공하는 단계; 하나 걸러의 홈들 저면 각각에 선택적으로 산소 이온을 주입하는 단계; 상기 홈 내에 산화막을 매립시켜, 소자분리막들을 형성하는 단계; 상기 소자분리막 및 제1실리콘 기판의 상면에 제1절연막을 형성하는 단계; 전(前)면에 제2절연막이 형성된 제2실리콘 기판을 마련하는 단계; 상기 제1절연막과 제2절연막이 접하도록, 상기 제1실리콘 기판과 제2실리콘 기판을 접합하는 단계; 상기 제1 및 제2실리콘 기판간의 접합 강도가 향상되고, 상기 산소 이온에 기인된 실리콘 산화층이 형성되도록, 상기 제1 및 제2실리콘 기판을 열처리하는 단계; 상기 실리콘 산화층에 인접된 부분까지, 상기 제1실리콘 기판의 후(後)면을 1차로 연마하는 단계; 상기 1차 연마된 제1실리콘 기판의 후면을 상기 실리콘 산화층이 노출될 때까지 2차로 연마하는 단계; 상기 노출된 실리콘 산화층을 제거하는 단계; 및 다수개의 소자분리막을 갖는 실리콘층이 얻어지도록, 상기 소자분리막이 노출될 때까지 제1실리콘 기판의 후면을 3차로 연마하는 단계를 포함한다.

Description

에스오아이 웨이퍼 제조방법{METHOD FOR FABRICATING SOI WAFER}
도 1a 내지 도 1i는 본 발명의 실시예에 따른 에스오아이 웨이퍼의 제조방법을 설명하기 위한 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 제1실리콘 기판 2 : 홈
3 : 산소 이온 4 : 소자분리막
5 : 제1절연막 6 : 제2절연막
7 : 실리콘 산화층 10 : 제2실리콘 기판
20 : 매몰산화막 30 : 실리콘층
100 : 에스오아이 웨이퍼
본 발명은 에스오아이 웨이퍼의 제조방법에 관한 것으로, 보다 상세하게는, 소자가 형성될 실리콘층의 특성 저하를 방지할 수 있는 에스오아이 웨이퍼의 제조방법에 관한 것이다.
반도체 소자의 고성능화가 진행됨에 따라, 벌크 실리콘으로 이루어진 웨이퍼 를 대신하여 실리콘-온-인슐레이터(Silicon-On-Insulator : 이하, SOI) 웨이퍼를 이용한 반도체 집적 기술이 주목되고 있다. 이것은 SOI 웨이퍼에 집적된 반도체 소자가 단결정 실리콘 웨이퍼에 집적된 통상의 소자와 비교해서 작은 접합 용량에 기인된 고속화, 낮은 문턱 전압에 기인된 저전압화 및 완전한 소자분리에 기인된 래치-업(latch-up)의 제거 등의 장점을 갖기 때문이다.
상기 SOI 웨이퍼는 실리콘 기판과, 매몰산화막 및 실리콘층이 차례로 적층된 구조로서, 통상, SIMOX(seperation by implanted oxygen)법, 또는, 접합법에 의해 형성된다.
여기서, 상기 SIMOX법은 실리콘 웨이퍼 내에 산소 이온을 주입한 후, 산소 이온과 실리콘이 반응되도록 열처리를 수행하는 것에 의해 상기 웨이퍼 내에 상기 웨이퍼를 실리콘 기판과 실리콘층으로 분리시키는 매몰산화막이 형성되도록 하는 방법이다. 그런데, 상기 SIMOX법은 소자가 형성될 실리콘층의 두께 조절이 어렵다는 문제점이 있고, 아울러, 공정 시간이 길다는 단점이 있는 바, 최근에는 그 사용이 제한되고 있다.
상기 접합법은 두 장의 실리콘 기판을 산화막의 개재하에 합착시킨 후, 두 장의 실리콘 기판 중, 어느 하나의 기판의 후면을 소정 두께만큼 식각하여 소자가 형성될 실리콘층을 얻음으로써, 실리콘 기판과 매몰산화막 및 실리콘층의 적층 구조물을 얻는 방법이다. 이 방법은 상기 SIMOX법에 비해 그 제조 시간이 짧고, 용이하기 때문에, 최근 주로 이용되고 있다.
한편, 접합법을 이용하여 SOI 웨이퍼를 제조함에 있어서는, 실리콘층의 두께 균일도를 확보하는 것이 가장 큰 과제이다. 즉, 상기 실리콘층은 실리콘 기판에 대한 후면 연마를 통해 얻게 되는 것이 일반적인데, 이 경우에는 실리콘 기판과 연마 패드 사이의 물리적 반응, 및, 실리콘 기판과 슬러리 사이의 화학적 반응에 의거하여 최종적으로 얻게 되는 실리콘층의 두께 균일도의 확보가 어렵다.
이에 따라, 실리콘층의 두께 균일도 확보를 위해서 붕소 이온 주입을 이용하는 방법이 제안되었다. 이하에 붕소 이온 주입을 이용한 종래 기술에 따른 SOI 웨이퍼의 제조방법을 간단하게 설명하도록 한다.
우선, 붕소 이온주입 및 열처리를 통해 실리콘층 형성을 위한 제1실리콘 기판 내에 붕소 이온층을 형성한다. 그런다음, 상기 제1실리콘 기판을 산화막의 개재하에 가공되지 않은 제2실리콘 기판과 접합시키고, 이어서, 상기 붕소 이온층을 식각 정지층으로 하여 상기 제1실리콘 기판의 후면을 연마 또는 식각한다. 그리고나서, 붕소 이온층 제거함으로써, 최종적으로 소자가 형성될 실리콘층을 얻는다.
그러나, 상기한 바와 같은 붕소 이온 주입을 이용한 SOI 웨이퍼의 제조방법은 실리콘층의 두께 균일도를 확보할 수 있다는 측면에서 그 잇점이 있으나, 붕소 이온층의 제거후에도 실리콘층 내에 잔류되는 붕소 이온으로 인하여, 예컨데, 이러한 실리콘층에 트랜지스터와 같은 소자를 접적시킬 경우에는 트랜지스터의 문턱 전압이 변동되는 등의 현상이 발생되고, 그래서, 소자 특성 및 신뢰성 저하라는 치명적인 결함이 초래되는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제를 해결하기 위하여 안출된 것으로서, 실리콘층의 두께 균일도를 높이면서, 상기 실리콘층의 특성 저하를 방지할 수 있는 SOI 웨이퍼의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 SOI 웨이퍼의 제조방법은, 전면에 다수개의 소자분리막 형성용 홈들이 형성된 제1실리콘 기판을 제공하는 단계; 하나 걸러의 홈들 저면 각각에 선택적으로 산소 이온을 주입하는 단계; 상기 홈 내에 산화막을 매립시켜, 소자분리막들을 형성하는 단계; 상기 소자분리막 및 제1실리콘 기판의 상면에 제1절연막을 형성하는 단계; 전면에 제2절연막이 형성된 제2실리콘 기판을 마련하는 단계; 상기 제1절연막과 제2절연막이 접하도록, 상기 제1실리콘 기판과 제2실리콘 기판을 접합하는 단계; 상기 제1 및 제2실리콘 기판간의 접합 강도가 향상되고, 상기 산소 이온에 기인된 실리콘 산화층이 형성되도록, 상기 제1 및 제2실리콘 기판을 열처리하는 단계; 상기 실리콘 산화층에 인접된 부분까지, 상기 제1실리콘 기판의 후면을 1차로 연마하는 단계; 상기 1차 연마된 제1실리콘 기판의 후면을 상기 실리콘 산화층이 노출될 때까지 2차로 연마하는 단계; 상기 노출된 실리콘 산화층을 제거하는 단계; 및 다수개의 소자분리막을 갖는 실리콘층이 얻어지도록, 상기 소자분리막이 노출될 때까지 상기 제1실리콘 기판의 후면을 3차로 연마하는 단계를 포함하여 이루어진다.
본 발명에 따르면, 실리콘 산화층과 소자분리막을 연마정지층으로 하는 2회의 연마 공정을 통해 실리콘층을 형성하기 때문에, 상기 실리콘층의 두께 균일성을 확보하면서, 동시에, 그 특성도 확보할 수 있다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 1a 내지 도 1i는 본 발명의 실시예에 따른 SOI 웨이퍼의 제조방법을 설명하기 위한 각 공정별 단면도이다.
도 1a를 참조하면, 벌크 실리콘으로 이루어진 제1실리콘 기판(1)을 마련하고, 공지된 포토 공정을 통해 상기 제1실리콘 기판(1)의 전(前)면에 1,000∼2,000Å 깊이로 소자분리막 형성용 홈들(2)을 다수개 형성한다. 그런다음, 상기 홈들(2) 중, 일부 홈들의 저면에만, 예컨데, 하나 걸러의 홈들(2) 저면 각각에 산소 이온(3)을 주입한다. 여기서, 상기 산소 이온(3)은 1×1014∼1×1017 도우즈/㎠ 및 10∼200keV로 주입함이 바람직하다.
도 1b를 참조하면, 상기 홈들(2)이 매립되도록 상기 제1실리콘 기판(1)의 전면 상에 산화막을 증착한 상태에서, 상기 제1실리콘 기판(1)의 전면이 노출되도록 상기 산화막을 식각함으로써 상기 제1실리콘 기판(1)의 전면에 다수개의 소자분리막(4)을 형성한다. 그런다음, 상기 소자분리막(4) 상부 및 상기 제1실리콘 기판(1)의 전면 상에 화학기상증착 공정을 통해 제1절연막(5)을 형성한다. 여기서, 상기 제1절연막(5)은 BPSG막, 고밀도 플라즈마 산화막, PE-TEOS막, 또는, SOG막 중에서 선택되는 하나의 막이며, 1,000∼10,000Å 두께로 형성함이 바람직하다.
도 1c를 참조하면, 벌크 실리콘으로 이루어진 제2실리콘 기판(10)을 마련하 고, 상기 제2실리콘 기판(10)의 전(前)면 상에 제2절연막(6)을 형성한다. 여기서, 상기 제2절연막(6)은 상기 제1절연막(6)과 마찬가지로 화학기상증착 공정을 통해 형성하며, 아울러, BPSG막, 고밀도 플라즈마 산화막, PE-TEOS막, 또는, SOG막 중에서 선택되는 하나의 막을 1,000∼10,000Å 두께로 증착하여 형성함이 바람직하다. 또한, 상기 제2절연막(6)은 화학기상증착 공정 대신에 열산화를 통한 열산화막으로 형성하는 것도 가능하다.
도 1d를 참조하면, 제1절연막(5)과 제2절연막(6)이 접하도록, 상기 제1실리콘 기판(1)과 제2실리콘 기판(10)을 접합한다. 여기서, 상기 제1실리콘 기판(1)과 제2실리콘 기판(10)은 그들간의 접합 이전에, 각각의 접합면을 세정함이 바람직하며, 이때, 상기 세정은 NH4OH, H2O2 및 H20의 혼합용액인 SC-1 용액, 또는, H2SO4와 H2O의 혼합용액인 Piranha 용액 중에서 선택되는 어느 하나의 용액에 디핑(dipping)하거나, 혹은, 상기 용액들 모두에 차례로 디핑하는 것을 통해 수행하거나, 또는, 700∼1,200℃ 및 O2 또는 N2 분위기에서 30∼120분간 열처리하는 것을 통해 수행함이 바람직하다. 또한, 상기 제1실리콘 기판(1)과 제2실리콘 기판(10)간의 접합은 7.5×10-1∼7.5×10-4Torr의 진공하에서 수행함이 바람직하다.
한편, 접촉된 제1절연막(5)과 제2절연막(6) 후속 공정을 통해 제조·완료된 SOI 웨이퍼에서 매몰산화막(20)으로서 기능하게 된다.
도 1e를 참조하면, 접합된 기판들(1, 10)간의 접합 강도가 증가되도록, 상기 접합된 기판들(1, 10)을 700∼1,200℃에서 O2 또는 N2 분위기로 30∼120분간 열처리한다. 이때, 상기 제1실리콘 기판(1) 내에는 이전 공정에서 그 내부에 이온주입된 산소 이온이 기판 실리콘과 반응되는 것에 의해 실리콘 산화층(7)이 형성된다.
도 1f를 참조하면, 공지된 화학적기계연마(Chemical Mechanical Polishing : 이하, CMP) 공정을 이용하여 상기 제1실리콘 기판(1)의 후(後)면을 상기 실리콘 산화층(7)에 인접된 부분까지 1차로 연마한다. 이때, 상기 연마는 척 테이블의 회전속도를 50∼400rpm, 스핀들의 회전속도를 1,000∼4,000rpm, 그리고, 후면연마속도를 10∼400㎛/분인 조건으로 수행함이 바람직하다.
도 1g를 참조하면, 상기 실리콘 산화층(7)을 연마정지층으로 하는 CMP 공정을 통해 상기 1차 연마된 제1실리콘 기판(1)의 후면을 2차로 연마한다. 이때, 상기 2차 연마는 척 테이블의 회전속도를 10∼30rpm, 스핀들의 회전속도를 20∼40rpm, 그리고, 스핀들에 의해 눌려지는 압력이 4∼8psi인 조건으로 수행함이 바람직하다.
도 1h 및 도 1i를 참조하면, BOE 용액을 이용한 습식 식각을 통해 노출된 실리콘 산화층을 제거하고, 이어서, 소자분리막(4)을 연마정지층으로 하는 CMP 공정으로 제1실리콘 기판(1)의 후면을 3차로 연마함으로써, 다수개의 소자분리막들(4)을 갖는 실리콘층(30)을 형성하고, 이것에 의해, 제2실리콘 기판(10), 즉, 실리콘 기판과 매몰산화막(20) 및 실리콘층(30)의 적층 구조로 이루어진 SOI 웨이퍼(100)를 완성한다. 여기서, 상기 3차 연마는 척 테이블의 회전속도를 10∼30rpm, 스핀들의 회전속도를 20∼40rpm, 그리고, 스핀들에 의해 눌려지는 압력이 4∼8pri인 조건 으로 수행함이 바람직하다.
상기에서, 실리콘층(30)을 얻기 위한 제1실리콘 기판(1)에 대한 연마는 실질적으로 실리콘 산화층(7)을 연마정지층으로 하는 연마 공정과 소자분리막(4)을 식각정지층으로 하는 연마 공정을 통해 형성되는 것이므로, 이러한 1회의 연마를 통해 매우 균일한 실리콘층(30)을 얻을 수 있게 된다. 또한, 종래 방법과는 달리, 붕소 이온 주입이 수행되지 않는 것에 의해 실리콘층 내에서의 붕소 이온의 잔류도 없으므로, 붕소 이온에 의한 소자 특성의 저하도 발생되지 않는다. 따라서, 실리콘층의 두께 균일성을 확보하면서, 동시에, 그 신뢰성도 확보할 수 있다.
이상에서와 같이, 본 발명은 실리콘 산화층과 소자분리막을 연마정지층으로 하는 2회의 연마 공정을 통해 실리콘층을 형성하기 때문에, 상기 실리콘층의 두께 균일성을 확보하면서, 동시에, 그 특성도 확보할 수 있다.
따라서, 상기 실리콘층에 형성되는 소자의 특성 저하를 방지할 수 있으며, 아울러, 수율 향상을 기대할 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대해서 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한, 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (14)

  1. 전(前)면에 다수개의 소자분리막 형성용 홈들이 형성된 제1실리콘 기판을 제공하는 단계;
    하나 걸러의 홈들 저면 각각에 선택적으로 산소 이온을 주입하는 단계;
    상기 홈 내에 산화막을 매립시켜, 소자분리막들을 형성하는 단계;
    상기 소자분리막 및 제1실리콘 기판의 상면에 제1절연막을 형성하는 단계;
    전(前)면에 제2절연막이 형성된 제2실리콘 기판을 마련하는 단계;
    상기 제1절연막과 제2절연막이 접하도록, 상기 제1실리콘 기판과 제2실리콘 기판을 접합하는 단계;
    상기 제1 및 제2실리콘 기판간의 접합 강도가 향상되고, 상기 산소이온에 기인된 실리콘산화층이 형성되도록, 상기 제1 및 제2실리콘 기판을 열처리하는 단계;
    상기 실리콘 산화층에 인접된 부분까지, 상기 제1실리콘 기판의 후(後)면을 1차로 연마하는 단계;
    상기 1차 연마된 제1실리콘 기판의 후면을 상기 실리콘 산화층이 노출될 때까지 2차로 연마하는 단계;
    상기 노출된 실리콘 산화층을 제거하는 단계; 및
    다수개의 소자분리막을 갖는 실리콘층이 얻어지도록, 상기 소자분리막이 노출될 때까지 상기 제1실리콘 기판의 후면을 3차로 연마하는 단계를 포함하는 것을 특징으로 하는 에스오아이 웨이퍼의 제조방법.
  2. 제 1 항에 있어서, 상기 소자분리막 형성용 홈은 1,000∼2,000Å 깊이로 형성하는 것을 특징으로 하는 에스오아이 웨이퍼의 제조방법.
  3. 제 1 항에 있어서, 상기 산소 이온은, 1×1014∼1×1017 도우즈/㎠ 및 10∼200keV로 주입하는 것을 특징으로 하는 에스오아이 웨이퍼의 제조방법.
  4. 제 1 항에 있어서, 상기 제1 및 제2절연막은 화학기상증착 공정을 통한 BPSG막, 고밀도 플라즈마 산화막, PE-TEOS막, 또는, SOG막 중에서 선택되는 하나의 막을 1,000∼10,000Å 두께로 증착하여 형성하는 것을 특징으로 하는 에스오아이 웨이퍼의 제조방법.
  5. 제 1 항에 있어서, 상기 제2절연막은 열산화 공정으로 형성하는 것을 특징으로 하는 에스오아이 웨이퍼의 제조방법.
  6. 제 1 항에 있어서, 상기 제1실리콘 기판과 제2실리콘 기판을 접합하는 단계 전, 상기 제1실리콘 기판의 접합면과 제2실리콘 기판의 접합면을 세정하는 단계를 더 포함하는 것을 특징으로 하는 에스오아이 웨이퍼의 제조방법.
  7. 제 6 항에 있어서, 상기 세정은
    NH4OH, H2O2 및 H20의 혼합용액, 또는, H2SO4와 H2O의 혼합용액 중에서 선택되는 어느 하나의 용액에 디핑하거나, 혹은, 상기 용액들 모두에 차례로 디핑하는 것을 통해 이루어지는 것을 특징으로 하는 에스오아이 웨이퍼의 제조방법.
  8. 제 6 항에 있어서, 상기 세정은,
    700∼1,200℃ 및 O2 또는 N2 분위기에서 30∼120분간 열처리하는 것을 통해 이루어지는 것을 특징으로 하는 에스오아이 웨이퍼의 제조방법.
  9. 제 1 항에 있어서, 상기 상기 제1실리콘 기판과 제2실리콘 기판을 접합하는 단계는 7.5×10-1∼7.5×10-4Torr의 진공하에서 수행하는 것을 특징으로 하는 에스오아이 웨이퍼의 제조방법.
  10. 제 1 항에 있어서, 상기 접합된 제1실리콘 기판과 제2실리콘 기판을 열처리하는 단계는, 700∼1,200℃에서 O2 또는 N2 분위기로 30∼120분간 수행하는 것을 특징으로 하는 에스오아이 웨이퍼의 제조방법.
  11. 제 1 항에 있어서, 상기 1차 연마는,
    척 테이블의 회전속도가 50∼400rpm, 스핀들의 회전속도가 1,000∼4,000rpm, 그리고, 후면연마속도가 10∼400㎛/분인 조건의 화학적기계연마 공정으로 수행하는 것을 특징으로 하는 에스오아이 웨이퍼의 제조방법.
  12. 제 1 항에 있어서, 상기 2차 연마는,
    척 테이블의 회전속도가 10∼30rpm, 스핀들의 회전속도가 20∼40rpm, 그리고, 스핀들에 의해 눌려지는 압력이 4∼8psi인 조건의 화학적기계연마 공정으로 수행하는 것을 특징으로 하는 에스오아이 웨이퍼의 제조방법.
  13. 제 1 항에 있어서, 상기 실리콘 산화층의 제거는 BOE 용액을 이용한 습식 식각 공정으로 수행하는 것을 특징으로 하는 에스오아이 웨이퍼의 제조방법.
  14. 제 1 항에 있어서, 상기 3차 연마는,
    척 테이블의 회전속도가 10∼30rpm, 스핀들의 회전속도가 20∼40rpm, 그리고, 스핀들에 의해 눌려지는 압력이 4∼8pri인 조건의 화학적기계연마 공정으로 수행하는 것을 특징으로 하는 에스오아이 웨이퍼의 제조방법.
KR1020000030087A 2000-06-01 2000-06-01 에스오아이 웨이퍼 제조방법 KR100608344B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000030087A KR100608344B1 (ko) 2000-06-01 2000-06-01 에스오아이 웨이퍼 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000030087A KR100608344B1 (ko) 2000-06-01 2000-06-01 에스오아이 웨이퍼 제조방법

Publications (2)

Publication Number Publication Date
KR20010108991A KR20010108991A (ko) 2001-12-08
KR100608344B1 true KR100608344B1 (ko) 2006-08-09

Family

ID=41750051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000030087A KR100608344B1 (ko) 2000-06-01 2000-06-01 에스오아이 웨이퍼 제조방법

Country Status (1)

Country Link
KR (1) KR100608344B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392983B1 (ko) * 2001-01-11 2003-07-31 송오성 에스오아이 기판의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0159420B1 (ko) * 1994-09-30 1999-02-01 다나카 미노루 반도체 기판의 제조방법
KR100209365B1 (ko) * 1995-11-01 1999-07-15 김영환 에스.오.아이 반도체 웨이퍼의 제조방법
KR20000023239A (ko) * 1998-09-29 2000-04-25 이데이 노부유끼 Ｓｏｉ 구조를 가지는 반도체 기판의 제조 방법 및 반도체장치의 제조 방법
KR20000027845A (ko) * 1998-10-29 2000-05-15 김영환 반도체장치의 소자격리막 형성방법
KR20010045390A (ko) * 1999-11-04 2001-06-05 박종섭 이중막 실리콘 기판의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0159420B1 (ko) * 1994-09-30 1999-02-01 다나카 미노루 반도체 기판의 제조방법
KR100209365B1 (ko) * 1995-11-01 1999-07-15 김영환 에스.오.아이 반도체 웨이퍼의 제조방법
KR20000023239A (ko) * 1998-09-29 2000-04-25 이데이 노부유끼 Ｓｏｉ 구조를 가지는 반도체 기판의 제조 방법 및 반도체장치의 제조 방법
KR20000027845A (ko) * 1998-10-29 2000-05-15 김영환 반도체장치의 소자격리막 형성방법
KR20010045390A (ko) * 1999-11-04 2001-06-05 박종섭 이중막 실리콘 기판의 제조 방법

Also Published As

Publication number Publication date
KR20010108991A (ko) 2001-12-08

Similar Documents

Publication Publication Date Title
US6242320B1 (en) Method for fabricating SOI wafer
KR20000003975A (ko) 필드 산화막을 구비한 본딩형 실리콘 이중막 웨이퍼 제조방법
US5966614A (en) Silicon nitride-free isolation methods for integrated circuits
JP2001196566A (ja) 半導体基板およびその製造方法
KR19990055121A (ko) 반도체 소자 제조 방법
KR100318467B1 (ko) 본딩형실리콘이중막웨이퍼제조방법
KR100608344B1 (ko) 에스오아이 웨이퍼 제조방법
KR100291515B1 (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
US7932163B2 (en) Methods of forming stacked semiconductor devices with single-crystal semiconductor regions
KR100668808B1 (ko) 에스오아이 웨이퍼의 제조방법
KR100235972B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100291519B1 (ko) 에스오아이 반도체 기판의 제조방법
KR100312981B1 (ko) 본딩형실리콘이중막웨이퍼제조방법
KR100286776B1 (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
KR100303358B1 (ko) 에스오아이 웨이퍼 제조방법
KR100511903B1 (ko) 에스오아이 기판의 제조방법
KR100324938B1 (ko) 에피택시 측면 과도성장 공정을 이용한 피비에스오아이웨이퍼의 제조방법
KR100511900B1 (ko) 에스오아이 기판의 제조방법
KR100291520B1 (ko) 에스오아이 반도체 기판의 제조방법
KR100286772B1 (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
US20020072237A1 (en) Method for unpatterned resist etch back of shallow trench isolation refill insulator
KR100303365B1 (ko) 에스오아이 기판의 제조방법
KR100430582B1 (ko) 반도체 소자의 제조 방법
KR20040110792A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR100265973B1 (ko) 반도체소자분리방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee