KR20000027845A - 반도체장치의 소자격리막 형성방법 - Google Patents

Abstract

본 발명은 소자격리막이 형성될 영역에 마스크를 통해 얕게 식각한 후 동일 영역에 깊게 산소를 주입하고 열공정을 수행함으로써 소자격리막을 형성하는 반도체장치의 소자격리막 형성방법에 관한 것으로서, 반도체 기판(10) 상에 소자격리영역이 정의된 필드마스크(60)를 형성하는 단계와, 필드마스크(60)를 통해 소자격리영역을 얕게 트랜치 식각하는 단계와, 얕게 트랜치 식각된 부위에 산소이온을 깊게 주입하는 단계와, 필드마스크(60)를 제거하고 전면에 질화막(30)을 증착하는 단계와, 질화막(30)이 증착된 결과물을 열공정 진행하고 질화막(30)을 제거하는 단계로 이루어져 공정단계를 현격하게 줄일 수 있을 뿐만아니라 우수한 토폴로지를 형성할 수 있다는 이점이 있다.

Description

반도체장치의 소자격리막 형성방법

본 발명은 반도체장치의 소자격리막 형성방법에 관한 것으로서, 보다 상세하게는 소자격리막이 형성될 영역에 마스크를 통해 얕게 식각한 후 동일 영역에 깊게 산소를 주입하고 열공정을 수행함으로써 소자격리막을 형성하는 반도체장치의 소자격리막 형성방법에 관한 것이다.

최근의 반도체 기술은 소자의 고집적화 및 저전력화를 달성하기 위해 약 0.25㎛ 정도의 소자 분리 기술까지 요구하고 있다. 그런데 기존의 LOCOS(LOCal Oxidation of Silicon)나, PBLOCOS(Poly Buffered LOCal Oxidation of Silicon)등에 의한 소자격리막의 형성은 0.35㎛이하급으로 가면서는 한계를 보이고 있다.

이에 반도체 장치는 디바이스의 수행능력과 집적도를 크게 확보하면서 칩의 전체크기를 줄이는 것이 큰 문제로 대두되고 있다.

얕은 트렌치 소자격리(Shallow Trench Isolation; 이하 "STI"라 한다)공정을 예로 들어 종래기술의 문제점을 설명한다. STI공정은 종래의 로커스(LOCal Oxidation of Silicon; LOCOS)공정에 비해 버즈비크(bird's beak)의 감소 등 많은 장점을 가지고 있기 때문에, 새로운 소자격리공정으로 각광받고 있다.

도1 내지 도5는 종래 방법에 의한 반도체장치의 소자격리막 형성방법을 설명하기 위해 반도체장치의 소자격리막 형성공정을 단계적으로 나타낸 단면도들이다.

먼저, 도1과 같이 실리콘기판(10) 상에 패드산화막(20)과 질화막(30)을 차례로 증착한다. 그리고 도2와 같이 소자격리영역을 노출시킨 필드마스크를 이용한 사진식각공정에 의해 트렌치부(40)를 형성하고 트렌치부(40) 부위의 질화막(30)을 약간 리세스한다.

그런다음 도3과 같이 도2의 결과물 전면에 산화막(50)을 두껍게 증착한다. 그리고, 도4와 같이 결과물 전면에 CMP공정을 적용하여 질화막(30)이 노출되도록 평탄화 한 후 질화막(30)과 패드산화막(20)을 제거하여 소자격리막(55)을 형성하게 된다.

이후 추가적인 공정으로 도5와 같이 스페이서 산화막을 증착한후 이 스페이서 산화막을 블랭킷 식각하여 소자격리막(55)에 스페이서를 형성한다.

위와 같이 추가적인 공정없이 도4의 상태에서 공정을 마무리하여 소자격리막(55)을 형성할 경우에는 'A' 부분에 게이트 폴리가 증착되는 경우 트랜지스터의 동작시 전기장이 집중되어 트랜지스터에서 누설현상이 발생된다는 문제점이 있다.

이와 같은 문제점으로 인해 추가 공정을 수행하여 도5의 'B'와 같이 소자격리막(55)에 스페이서를 형성하게 되면 이위로 트랜지스터가 형성될 경우 배선폭이 넓어지게 되기 때문에 트랜치 소자격리막(55)을 사용하는 근본적인 목적인 배선폭의 감소가 이루어지지 않게 되고 소자격리영역을 정의하기 위한 패드산화막(20)과 질화막(30)에 의한 단차를 극복할 수 없어 통상 1000Å∼1500Å의 토폴로지가 그대로 남아있게 된다는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 소자격리영역에 필드마스크를 통해 산소를 이온주입하여 열공정하여 산화시킴으로써 소자격리막을 형성함으로써 소자격리막 형성공정을 획기적으로 줄일 수 있으며 누설전류가 발생하지 않도록 할뿐만 아니라 토폴로지를 향상시킬 수 있도록 한 반도체장치의 소자격리막 형성방법을 제공함에 있다.

도1 내지 도5는 종래 방법에 의한 반도체장치의 소자격리막 형성방법을 설명하기 위해 반도체장치의 소자격리막 형성공정을 단계적으로 나타낸 단면도들이다.

도6 내지 도10은 본 발명에 의한 반도체장치의 소자격리막 형성방법을 설명하기 위한 반도체장치의 소자격리막 형성공정을 단계적으로 나타낸 단면도들이다.

- 도면의 주요부분에 대한 부호의 설명 -

10 : 기판 20 : 패드산화막

30 : 질화막 40 : 트랜치부

50 : 산화막 55 : 소자격리막

60 : 필드마스크

상기와 같은 목적을 실현하기 위한 본 발명은 반도체 기판상에 소자격리영역이 정의된 필드마스크를 형성하는 단계와, 필드마스크를 통해 소자격리영역을 얕게 트랜치 식각하는 단계와, 얕게 트랜치 식각된 부위에 산소이온을 깊게 주입하는 단계와, 필드마스크를 제거하고 전면에 질화막을 증착하는 단계와, 질화막이 증착된 결과물을 열공정 진행하고 질화막을 제거하는 단계로 이루어진 것을 특징으로 한다.

위와 같이 이루어진 본 발명에 의한 방법은 기판에 필드마스크를 통해 소자격리영역에 이온주입하여 이후의 열공정에 의해 소자격리막이 형성되도록 함으로써 패드산화막과 질화막의 증착 및 평탄화를 위한 공정을 줄일 수 있으며 반도체 기판에서 이온주입된 소스이온에 의해 열공정에 의해 소자격리막으로 변하는 것이기 때문에 토폴로지의 변화가 발생하지 않게 된다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.

도6 내지 도10은 본 발명에 의한 반도체장치의 소자격리막 형성방법을 설명하기 위한 반도체장치의 소자격리막 형성공정을 단계적으로 나타낸 단면도들이다.

먼저, 도6과 같이 반도체 기판(10) 전면에 소자격리영역이 정의된 필드마스크(60)를 형성한다. 그런다음 도7과 같이 필드마스크를(60) 통해 기판(10)을 약 200Å∼500Å의 깊이로 얕게 식각하여 트랜치부(40)를 형성한다. 이와 같이 얕은 트랜치부(40)를 형성하는 이유는 이후 산소 와 실리콘 기판(10)과의 결합에 의한 부피 팽창을 보상하여 토폴로지를 유지하기 위함이다.

이후 도8과 같이 필드마스크(60)를 이용하여 소자격리영역에 산소 이온을 주입한다. 이때 열공정시 실리콘과 결합하여 산화될 때 충분한 산소가 공급되도록 도즈량을 10¹⁶차수로 4∼5회 실시하되 에너지를 최대에서 줄이면서 연속적으로 이온주입을 한다.

이온주입을 완료한후 도9와 같이 필드마스크(60)를 제거하고 전면에 질화막(30)을 증착한다.

이때 질화막(30)을 증착하는 이유는 후속 열처리공정시 산화동작이 기판 내부에서만 이루어지고 표면에서는 이루어지지 않도록 하기 위해서다.

이와 같이 질화막(30)을 증착한 후 도10과 같이 열처리 공정을 진행하여 이온주입된 산소에 의해 산화되어 소자격리막(55)이 형성시킨 후 질화막(30)을 제거한다.

위와 같이 실리콘 기판(10)에 산소 이온을 주입하여 열처리를 진행함으로써 기판 내부에서 산화되어 소자격리막(55)이 형성되도록 함으로써 팽창되는 부피는 얕게 형성된 트랜치부(40)에 의해 보상되어 전체적인 토폴로지가 우수하게 형성된다.

상기한 바와 같이 본 발명은 실리콘 기판에 산소 이온을 주입하여 열처리를 진행함으로써 기판 내부에서 산화되어 소자격리막이 형성되도록 함으로써 증착과 식각의 반복에 의한 소자격리막에 비해 공정 단계를 현격하게 감소시킬 수 있어 슈율을 높일 수 있을 뿐만 아니라 칩당 제조원가를 낮출 수 있다는 이점이 있다.

또한, 소자격리막을 위한 산화가 기판 내부에서 일어나고 산화시 팽창되는 부피는 얕게 형성된 트랜치부에 의해 보상되어 전체적인 토폴로지가 우수하게 형성됨으로써 전기장의 집중에 의한 누설현상을 없앨 수 있다는 이점이 있다.

그리고, 토폴로지가 우수함으로써 이후 공정시 소자의 불량을 감소시킬 수 있다는 이점이 있다.

Claims (4)

1. 반도체 기판상에 소자격리영역이 정의된 필드마스크를 형성하는 단계와,

   상기 필드마스크를 통해 소자격리영역을 얕게 트랜치 식각하는 단계와,

   상기 얕게 트랜치 식각된 부위에 산소이온을 깊게 주입하는 단계와,

   상기 필드마스크를 제거하고 전면에 질화막을 증착하는 단계와,

   상기 질화막이 증착된 결과물을 열공정 진행하고 상기 질화막을 제거하는 단계

   를 포함하여 이루어진 것을 특징으로 하는 반도체장치의 소자격리막 형성방법.
2. 제1항에 있어서, 상기 얕은 트랜치 식각은 200Å∼500Å의 깊이로 식각하는 것을 특징으로 하는 반도체장치의 소자격리막 형성방법.
3. 제1항에 있어서, 상기 산소 이온주입은 도즈량을 10¹⁶차수로 4∼5회 실시하되 높은 에너지부터 줄여가면서 연속적으로 이온주입하는 것을 특징으로 하는 반도체장치의 소자격리막 형성방법.
4. 제1항에 있어서, 상기 열공정시 산화막 부피가 팽창하여 트랜치보다 약간 올라오게 형성함을 특징으로 하는 반도체장치의 소자격리막 형성방법.