KR100226729B1 - 반도체소자의 격리막 형성방법 - Google Patents

반도체소자의 격리막 형성방법 Download PDF

Info

Publication number
KR100226729B1
KR100226729B1 KR1019970023180A KR19970023180A KR100226729B1 KR 100226729 B1 KR100226729 B1 KR 100226729B1 KR 1019970023180 A KR1019970023180 A KR 1019970023180A KR 19970023180 A KR19970023180 A KR 19970023180A KR 100226729 B1 KR100226729 B1 KR 100226729B1
Authority
KR
South Korea
Prior art keywords
forming
insulating film
trench
semiconductor device
semiconductor substrate
Prior art date
Application number
KR1019970023180A
Other languages
English (en)
Other versions
KR19990000342A (ko
Inventor
임재욱
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019970023180A priority Critical patent/KR100226729B1/ko
Publication of KR19990000342A publication Critical patent/KR19990000342A/ko
Application granted granted Critical
Publication of KR100226729B1 publication Critical patent/KR100226729B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 격리막 형성방법에 관한 것으로 특히, 보이드가 없고 평탄성이 우수한 격리막을 용이하게 형성할 수 있는 반도체소자의 격리막 형성방법에 관한 것이다.
이와 같은 본 발명 반도체소자의 격리막 형성방법은 반도체기판상에 제 1, 제 2 절연막을 차례로 형성하는 단계, 상기 제 1, 제 2 절연막을 다른 폭을 갖도록 선택적으로 제거하는 단계, 상기 제 1, 제 2 절연막을 마스크로 상기 반도체기판에 다른 폭의 트랜치를 형성하는 단계, 상기 트랜치를 포함한 기판 전면에 HSQ 계열의 제 3 절연막을 형성하는 단계, 상기 제 3 절연막과 상기 트랜내의 상기 반도체기판 표면에 제 4 절연막을 형성하는 단계, 상기 제 3 절연막을 상기 제 2 절연막의 상측면이 노출되도록 식각하여 격리막을 형성하는 단계를 포함한다.

Description

반도체소자의 격리막 형성방법
본 발명은 반도체소자의 격리막 형성방법에 관한 것으로 특히, 보이드가 없고 평탄성이 우수한 격리막을 용이하게 형성할 수 있는 반도체소자의 격리막 형성방법에 관한 것이다.
반도체 소자가 점차로 고집적화 됨에 따라 그에 따른 여러가지 방법중 소자격리영역(Field Region)과 소자형성영역 즉, 활성영역(Active Region)의 크기를 축소하는 방법들이 제안되고 있다. 일반적인 소자격리영역의 형성기술로는 로코스(LOCOS : LOCal Oxidation of Silicon) 공정을 사용하였다. 이러한 로코스 공정을 이용한 격리영역 형성공정은 그 공정이 간단하고 재현성이 우수하다는 장점이 있어 많이 사용되고 있다. 그러나 소자가 점차로 고집적화 함에 따라 로코스 공정으로 격리영역을 형성하는 경우 로코스로 형성된 격리산화막의 특징인, 활성영역으로 확장되는 격리산화막 에지부의 버드비크(Bird Beak) 발생때문에 활성영역의 면적이 축소되어 64MB급 이상의 디램(DRAM : Dynamic Random Access Memory) 소자에서 사용하기에는 적합하지 못한 것으로 알려져 있다. 그래서 종래 로코스를 이용한 격리영역의 형성방법에는 버드비크의 생성을 방지하거나 또는 버드비크를 제거하여 격리영역을 축소하고 활성영역을 늘리는 등의 어브밴스드 로코스(Advanced LOCOS) 공정이 제안되어 64MB 또는 256MB급 디램의 제조공정에서 사용되었다. 그러나 이러한 어드밴스드 로코스를 사용한 격리영역의 형성공정도 셀영역의 면적이 0.2μm2이하를 요구하는 기가(GIGA)급 이상의 디램 에서는 격리영역이 차지하는 면적이 크다는 문제점과 로코스 공정으로 형성되는 필드 산화막이 실리콘 기판과의 계면에서 형성되면서 실리콘 기판의 농도가 필드 산화막과 결합으로 인해 낮아지게 되어 결과적으로 누설전류가 발생하는 등의 문제점이 발생하여 격리영역의 특성이 나빠지므로 기가(GIGA) 디램급 이상의 격리영역 형성방법으로 격리영역의 두께 조절이 용이하고 격리 효과를 높일수 있는 트랜치(trench)를 이용한 격리영역 형성방법이 제안되었다.
이와 같은 종래 반도체소자의 격리막 형성방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 1a 내지 도 1d는 종래 반도체소자의 격리막 형성공정 단면도이다.
먼저, 도 1a에 나타낸 바와 같이, 반도체기판(1)상에 패드 산화막(2)과 질화막(3)을 차례로 형성한다.
도 1b에 나타낸 바와 같이, 상기 질화막(3) 및 산화막(2)을 선택적으로 패터닝(포토리소그래피공정 + 식각공정)하여 소정간격을 갖도록 분리시킨다. 이어서, 패터닝된 상기 질화막(3)을 마스크로 이용한 식각공정으로 상기 반도체기판(1)에 복수개의 트랜치(4)를 형성한다. 그다음, 상기 반도체기판(1)을 열산화하여 상기 트랜치(4)내의 반도체기판(1) 표면에 열산화막(5)을 형성한다. 이때, 상기 열산화막(5)은 트랜치(4) 형성을 위한 식각공정시 발생한 기판 결함등의 데미지(damage)를 제거하기 위한 것이다.
도 1c에 나타낸 바와 같이, 상기 트랜치(4) 및 질화막(3)을 포함한 기판 전면에 산화막(6)을 형성하여 트랜치(4)를 채운다(filling). 이때, 상기 산화막(6)은 저압화학기상증착(LPCVD)법이나 플라즈마화학기상증착(PECVD)법을 사용하여 형성한다.
도 1d에 나타낸 바와 같이, 상기 산화막(6)을 화학기계적경면연마(CMP : Chemical Mechanical Polishing)법이나 에치백(etch back)법으로 상기 질화막(3)의 상측면이 노출되도록 연마하거나 식각하여 트랜치(4)내에 격리막(6a)을 형성한다.
종래 반도체소자의 격리막 형성방법에 있어서는 다음과 같은 문제점 있었다.
첫째, 트랜치내에 격리막을 형성하기 위한 산화막을 형성하는 공정시 플라즈마를 이용한 CVD법을 사용하여 형성하므로 반도체기판에 데미지를 가해 누설전류가 발생할 수 있었다.
둘째, 열산화막을 형성하는 공정후 격리막 형성을 위한 산화막 증착공정을 진행하므로, 트랜치의 폭이 더욱 줄어든 상태에서 격리막 형성을 위한 산화막 증착공정이 진행되어 STI구조의 트랜치를 형성하는 (filling)공정이 더욱 복잡한 문제점이 있었다.
본 발명은 상기한 바와 같은 종래 반도체소자의 격리막 형성방법의 문제점을 해결하기 위하여 안출한 것으로 HSQ 계열의 절연막을 이용하여 트랜치를 채운후 열공정으로 트랜치와 반도체기판 사이에 절연막을 형성하므로 보이드가 없고 평탄성이 우수한 격리막을 용이하게 형성할 수 있는 반도체소자의 격리막 형성방법을 제공하는데 그 목적이 있다
도 1a 내지 도 1d는 종래 반도체소자의 격리막 형성공정 단면도
도 2a 내지 도 2d는 본 발명 반도체소자의 격리막 형성공정 단면도
도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 12 : 제 1 절연막
13 : 제 2 절연막 14 : 트랜치
15a : 격리막 16 ; 제 4 절연막
본 발명에 따른 반도체소자의 격리막 형성방법은 반도체기판상에 제 1, 제 2 절연막을 차례로 형성하는 단계, 상기 제 1, 제 2 절연막을 다른 폭을 갖도록 선택적으로 제거하는 단계, 상기 제 1, 제 2 절연막을 마스크로 상기 반도체기판에 다른 폭의 트랜치를 형성하는 단계, 상기 트랜치를 포함한 기판 전면에 HSQ 계열의 제 3 절연막을 형성하는 단계, 상기 제 3 절연막과 상기 트랜내의 상기 반도체기판 표면에 제 4 절연막을 형성하는 단계, 상기 제 3 절연막을 상기 제 2 절연막의 상측면이 노출되도록 식각하여 격리막을 형성하는 단계를 포함한다.
이와 같은 본 발명 반도체소자의 격리막 형성방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명 반도체소자의 격리막 형성공정 단면도이다.
먼저, 도 2a에 나타낸 바와 같이, 반도체기판(11)상에 제 1 및 제 2 절연막(12)(13)을 차례로 형성한다. 이때, 제 1 절연막(12)은 산화막으로 형성하고, 제 2 절연막(13)은 질화막으로 형성한다. 그리고, 상기 반도체기판(11)은 실리콘을 사용하여 형성한다.
도 2b에 나타낸 바와 같이, 상기 제 2 및 제 1 절연막(13)(12)을 선택적으로 패터닝(포토리소그래피공정 + 식각공정)하여 소정간격을 갖도록 분리시킨다. 이어서, 상기 패터닝된 질화막(13)을 마스크로 이용한 식각공정으로 상기 반도체기판(11)을 소정깊이 식각하여 트랜치(14)를 형성한다. 그다음, 상기 트랜치(14)를 포함한 기판 전면에 제 3 절연막(15)을 형성한다음 소프트 베이크(soft bake)를 실시하여 SOG를 플로잉(flowing)시킨다. 이때, 상기 제 3 절연막(15)은 SOG(Spin On Glass)로 형성한다. 그리고, 상기 SOG로는 HSQ(Hydrogen Silsesquioxane)계열의 물질인 ［HSiO3/2］n를 사용하여 형성한다. 그리고, 전면을 소프트 베이크(soft bake)할때의 온도는 50 ∼ 400℃에서 실시한다. 그러면, 상기 ［HSiO3/2］n이 3HSiO3/2→ H2SiO ＋ SiO4/2＋HSiO3/2와 3(H2SiO) ＋ 6(HSiO3/2) → SiH4＋H8Si4O4＋4SiO2와 같은 반응을 통해 SOG의 특성이 내부적으로 포러스(porous)해진다.
도 2c에 나타낸 바와 같이, 상기 반도체기판(11) 전면을 로(furnace)에서 고온 열처리하는 큐어링(curing)을 하는데 이때, 0.5 ∼200ℓ/min의 O2분위기에서 실시하여 상기 제 3 절연막(15)과 트랜치(14)내의 반도체기판(11) 계면에 제 4 절연막(16)인 산화막을 형성한다. 즉, 포러스한 제 3 절연막(15)을 통해 O2가 확산되어 실리콘기판과 결합하여 SiO2를 형성하고 동시에 트랜치(14) 형성을 위한 식각시 발생한 기판 데미지도 제거한다.
도 2d에 나타낸 바와 같이, 상기 제 3 절연막(15)을 제 2 절연막(13)의 상측면이 노출될 때 까지 화학기계적경면연마(CMP)나 에치백공정을 실시하여 각 트랜치(14) 내에 격리막(15a)을 형성한다.
본 발명에 따른 반도체소자의 격리막 형성방법에 있어서는 다음과 같은 효과가 있다.
첫째, SOG를 이용한 격리막 형성공정으로 보이드없는 격리막 형성공정이 가능하며, 평탄성 또한 향상시킬수 있다.
둘째, 트랜치 형성을 위한 식각공정시 발생한 기판의 결함을 제거하는 공정과 격리막용 절연막과 트랜치내의 기판 계면에 절연막을 형성하는 공정이, 트랜치내에 격리막용 절연막을 형성한후 O2분위기에서의 열처리하는 공정을 통하여 동시에 이루어지므로 공정이 단순해진다.

Claims (4)

  1. 반도체기판상에 제 1, 제 2 절연막을 차례로 형성하는 단계;
    상기 제 1, 제 2 절연막을 다른 폭을 갖도록 선택적으로 제거하는 단계;
    상기 제 1, 제 2 절연막을 마스크로 상기 반도체기판에 다른 폭의 트랜치를 형성하는 단계;
    상기 트랜치를 포함한 기판 전면에 HSQ 계열의 제 3 절연막을 형성하는 단계;
    상기 제 3 절연막과 상기 트랜내의 상기 반도체기판 표면에 제 4 절연막을 형성하는 단계;
    상기 제 3 절연막을 상기 제 2 절연막의 상측면이 노출되도록 식각하여 격리막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 격리막 형성방법.
  2. 제 1 항에 있어서, 상기 제 3 절연막은 SOG로 형성함을 특징으로 하는 반도체소자의 격리막 형성방법.
  3. 제 1 항에 있어서, 상기 제 4 절연막은 상기 제 3 절연막을 0.5 ∼200ℓ/min의 O2분위기에서 400 ∼ 1300℃로 열처리하여 형성함을 특징으로 하는 반도체소자의 격리막 형성방법.
  4. 제 2 항에 있어서, 상기 SOG는 ［HSiO3/2］n으로 형성함을 특징으로 하는 반도체소자의 격리막 형성방법.
KR1019970023180A 1997-06-04 1997-06-04 반도체소자의 격리막 형성방법 KR100226729B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970023180A KR100226729B1 (ko) 1997-06-04 1997-06-04 반도체소자의 격리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970023180A KR100226729B1 (ko) 1997-06-04 1997-06-04 반도체소자의 격리막 형성방법

Publications (2)

Publication Number Publication Date
KR19990000342A KR19990000342A (ko) 1999-01-15
KR100226729B1 true KR100226729B1 (ko) 1999-10-15

Family

ID=19508649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970023180A KR100226729B1 (ko) 1997-06-04 1997-06-04 반도체소자의 격리막 형성방법

Country Status (1)

Country Link
KR (1) KR100226729B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284060A (ja) * 1998-03-27 1999-10-15 Hitachi Ltd 半導体装置及びその製造方法
KR100671155B1 (ko) * 2001-06-26 2007-01-17 매그나칩 반도체 유한회사 반도체 장치의 소자분리막 형성 방법
KR100780617B1 (ko) * 2006-06-29 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR19990000342A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
KR100295929B1 (ko) 트렌치격리부형성및반도체디바이스제조방법
JPH04250650A (ja) 完全に凹設した分離絶縁体を有する集積回路の平坦化
JP3414590B2 (ja) 半導体装置の製造方法
KR100226729B1 (ko) 반도체소자의 격리막 형성방법
KR20000040458A (ko) 반도체 소자의 격리영역 형성방법
KR100271399B1 (ko) 반도체 소자 분리를 위한 얕은 트랜치 제조 방법
KR20010036818A (ko) 티형 트렌치 소자분리막 형성방법
KR100242385B1 (ko) 반도체장치의 소자격리방법
KR100336567B1 (ko) 반도체장치의소자분리방법
KR100422959B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100492790B1 (ko) 반도체소자의소자분리절연막형성방법
KR100344765B1 (ko) 반도체장치의 소자격리방법
KR20050069401A (ko) 반도체 소자의 소자분리막 형성 방법
KR19990006000A (ko) 반도체 소자의 소자분리막 제조방법
KR20020060815A (ko) 반도체 소자의 얕은 트렌치 분리 형성 방법
KR100209599B1 (ko) 반도체소자의 격리막 형성방법
KR20030000436A (ko) 반도체 소자의 격리막 제조방법
KR100379516B1 (ko) 반도체 소자의 제조방법
KR100244302B1 (ko) 반도체소자의 제조방법
TW419782B (en) Method for forming shallow trench isolation in integrated circuits
KR20030056609A (ko) 반도체 소자의 소자 분리막 형성 방법
KR19990057375A (ko) 반도체 소자의 소자분리막 형성방법
KR100419873B1 (ko) 반도체소자의 격리방법
KR940006090B1 (ko) 반도체 소자 격리 방법
KR19980056126A (ko) 반도체 장치의 트랜치 소자분리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee