KR20040002137A - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR20040002137A
KR20040002137A KR1020020037576A KR20020037576A KR20040002137A KR 20040002137 A KR20040002137 A KR 20040002137A KR 1020020037576 A KR1020020037576 A KR 1020020037576A KR 20020037576 A KR20020037576 A KR 20020037576A KR 20040002137 A KR20040002137 A KR 20040002137A
Authority
KR
South Korea
Prior art keywords
substrate
layer
trench region
semiconductor device
forming
Prior art date
Application number
KR1020020037576A
Other languages
English (en)
Inventor
서을규
오보석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020037576A priority Critical patent/KR20040002137A/ko
Publication of KR20040002137A publication Critical patent/KR20040002137A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides

Abstract

보론이온의 확산공정을 이용하여 채널의 에지에서 험프(hump)가 생기는 것을 방지할 수 있는 반도체소자의 제조방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 반도체소자의 제조방법은 기판에 트랜치영역을 형성하는 단계; 상기 트랜치영역을 포함한 상기 기판 전면에 불순물이 함유된 제1절연막을 증착하는 단계; 상기 제1절연막상에 제2절연막을 형성하는 단계; 어닐링 공정으로 상기 불순물을 상기 기판표면내에 확산시키는 단계; 상기 트랜치영역에 격리막을 형성하는 단계를 포함함을 특징으로 한다.

Description

반도체소자의 제조방법{method for fabricating of semiconductor device}
본 발명은 반도체소자에 대한 것으로, 특히 채널의 에지에서 험프(hump)가 발생하는 것을 방지하기 위한 반도체소자의 제조방법에 관한 것이다.
이하, 첨부 도면을 참조하여 종래의 반도체소자에 대하여 설명하면 다음과 같다.
도 1a는 종래의 반도체소자의 평면도이고, 도 1b는 도 1a의 Ⅰ-Ⅰ'라인에 따른 종래 반도체소자의 구조단면도이다.
종래의 반도체소자는 도 1a, 도 1b에 도시한 바와 같이 격리영역과 활성영역이 정의된 반도체기판(10)의 격리영역에 셀로우 트랜치 격리영역이 형성되어 있고, 상기 셀로우 트랜치 격리영역에 격리막(11)이 형성되어 있으며, 활성영역에 일방향으로 게이트전극(1)이 형성되어 있고, 게이트전극(1) 양측의 반도체기판(10)에는 소오스전극(2a)과 드레인전극(2b)이 형성되어 있다.
상기에서 게이트전극(1)과 소오스전극(2a)과 드레인전극(2b)은 트랜지스터를 구성한다.
이때 게이트전극(1) 하부의 반도체기판(10)은 채널영역으로, 게이트전극(1) 하부의 반도체기판(10)에는 소오스/드레인전극(2a,2b)와 다른 도전형의 불순물이 주입되어 있다.
도 1b에서는 보론이온이 주입되어 있다.
그러나 격리막(11)에 골이 형성됨에 의해서 채널에지 부분에서 보론의 농도가 채널 중간부분보다 낮다.
이에 의해서 채널에지부분에서의 기생 트랜지스터(Tp1,Tp2)의 문턱전압이 낮아져서 험프(hump)가 발생된다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로, 본 발명의 목적은 보론이온의 확산공정을 이용하여 채널의 에지에서 험프(hump)가 생기는 것을 방지할 수 있는 반도체소자의 제조방법을 제공하는데 있다.
도 1a는 종래의 반도체소자의 평면도
도 1b는 도 1a의 Ⅰ-Ⅰ'라인에 따른 종래 반도체소자의 구조단면도
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체소자의 제조방법을 나타낸 공정단면도
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 반도체기판 22 : 패드산화막
23 : 패드질화막 24 : 제1절연막
25 : 제2절연막 25a : 격리막
26 : 보론의 도핑 프로파일
상기와 같은 목적을 달성하기 위한 본 발명의 반도체소자의 제조방법은 기판에 트랜치영역을 형성하는 단계; 상기 트랜치영역을 포함한 상기 기판 전면에 불순물이 함유된 제1절연막을 증착하는 단계; 상기 제1절연막상에 제2절연막을 형성하는 단계; 어닐링 공정으로 상기 불순물을 상기 기판표면내에 확산시키는 단계; 상기 트랜치영역에 격리막을 형성하는 단계를 포함함을 특징으로 한다.
상기 제1절연막은 BSG(Boron Silicate Glass)를 사용한다.
그리고 상기 트랜치영역은 상기 기판상에 패드산화막과 패드질화막을 차례로 형성하는 단계; 상기 기판의 일영역이 드러나도록 상기 패드산화막과 상기 패드질화막 패턴을 형성하는 단계; 상기 패턴된 패드질화막과 상기 패드산화막을 마스크로 상기 기판을 식각하는 단계를 포함한다.
그리고 상기 격리막은 상기 패드질화막이 드러나도록 상기 제2절연막을 평탄화시키는 단계; 상기 패드질화막을 선택적으로 제거하는 단계를 포함한다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 따른 반도체소자의 제조방법에 대하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체소자의 제조방법을 나타낸 공정단면도이다.
본 발명의 일실시예에 따른 반도체소자의 제조방법은 0.25㎛ 기술의 CMOS 로직 공정에 적용가능한 것으로, 기타 셀로우 트랜치 격리영역을 갖는 부분에도 적용가능하다.
먼저, 도 2a에 도시한 바와 같이 격리영역과 활성영역이 정의된 반도체기판(21)상에 화학 기상 증착법이나 열산화공정으로 패드산화막(22)을 형성한 후, 패드산화막(22)상에 패드질화막(23)을 증착한다.
다음에 도면에는 나타나 있지 않지만 패드질화막(23)상에 제1감광막을 도포한 후에, 노광 및 현상공정으로 제1감광막을 선택적으로 패터닝한다.
이후에 패터닝된 제1감광막을 마스크로 패드질화막(23)과 패드산화막(22)을 차례로 식각하여, 격리영역의 반도체기판(21)이 드러나도록 한다.
다음에 식각된 패드산화막(22)과 패드질화막(23)을 마스크로 반도체기판(21)을 소정 깊이 식각하여 셀로우 트랜치영역을 형성한다.
그리고 패드질화막(23)을 포함한 셀로우 트랜치영역의 표면상에 보론(Boron)이 함유된 제1절연막(Boron Silicate Glass:BSG)(24)을 증착한다.
이후에 트랜치영역을 채우도록 제1절연막(24)을 포함한 반도체기판(21)상에 고온저압증착(High temperature Low pressure Deposition:HLD)막이나 평탄화막인 USG(Undoped Silicate Glass)의 제2절연막(25)을 증착한다.
다음에 도 2b에 도시한 바와 같이 어닐링 공정으로 제1절연막(24)의 보론을 반도체기판(21)의 표면내로 확산시킨다.
이후에 도 2c에 도시한 바와 같이 화학적 기계적 연마(Chemical Mechanical Polishing:CMP)공정으로 패드질화막(23)이 드러날때까지 제2절연막(25)을 평탄화하여 트랜치영역에 격리막(25a)을 형성한다.
그리고 패드질화막(23)을 습식식각하여 제거하고, 반도체기판(21)에 P웰 형성공정을 진행한다.
상기와 같이 트랜치영역에 격리막을 형성하기 전에 전표면에 보론이 함유된 제1절연막(24)을 증착하고 어닐링하면, 도 2d에 도시한 바와 같이 채널의 에지에서의 보론(Boron)의 농도가 높아지고, 이로 인하여 채널 에지의 기생 트랜지스터의 문턱전압이 높아져서 앤모스 트랜지스터의 험프(hump)가 개선된다.
미설명 부호 '26'은 보론의 도핑 프로파일을 나타낸 것이다.
본 발명은 상기 실시예에 한정되는 것이 아니라, 상기 실시예로부터 당업자라면 용이하게 도출할 수 있는 여러 가지 형태를 포함한다.
상기와 같은 본 발명의 반도체소자의 제조방법은 다음과 같은 효과가 있다.
트랜치영역에 격리막을 형성하기 전에 보론이 함유된 절연막을 증착한 후 어닐링하여 반도체기판 표면내에 확산시키므로, 소자의 험프(hump) 특성을 개선시킬 수 있다.

Claims (4)

  1. 기판에 트랜치영역을 형성하는 단계;
    상기 트랜치영역을 포함한 상기 기판 전면에 불순물이 함유된 제1절연막을 증착하는 단계;
    상기 제1절연막상에 제2절연막을 형성하는 단계;
    어닐링 공정으로 상기 불순물을 상기 기판표면내에 확산시키는 단계;
    상기 트랜치영역에 격리막을 형성하는 단계를 포함함을 특징으로 하는 반도체소자의 제조방법.
  2. 제1항에 있어서,
    상기 제1절연막은 BSG(Boron Silicate Glass)를 사용함을 특징으로 하는 반도체소자의 제조방법.
  3. 제1항에 있어서,
    상기 트랜치영역은 상기 기판상에 패드산화막과 패드질화막을 차례로 형성하는 단계;
    상기 기판의 일영역이 드러나도록 상기 패드산화막과 상기 패드질화막 패턴을 형성하는 단계;
    상기 패턴된 패드질화막과 상기 패드산화막을 마스크로 상기 기판을 식각하는 단계를 포함함을 특징으로 하는 반도체소자의 제조방법.
  4. 제1항 또는 제3항에 있어서,
    상기 격리막은 상기 패드질화막이 드러나도록 상기 제2절연막을 평탄화시키는 단계;
    상기 패드질화막을 선택적으로 제거하는 단계를 포함함을 특징으로 하는 반도체소자의 제조방법.
KR1020020037576A 2002-06-29 2002-06-29 반도체소자의 제조방법 KR20040002137A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020037576A KR20040002137A (ko) 2002-06-29 2002-06-29 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020037576A KR20040002137A (ko) 2002-06-29 2002-06-29 반도체소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20040002137A true KR20040002137A (ko) 2004-01-07

Family

ID=37313855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020037576A KR20040002137A (ko) 2002-06-29 2002-06-29 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20040002137A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801053B1 (ko) * 2006-10-27 2008-02-04 삼성전자주식회사 소자 분리 방법 및 이를 이용한 이미지 소자의 형성 방법
TWI681567B (zh) * 2017-11-17 2020-01-01 台灣積體電路製造股份有限公司 半導體結構和半導體結構製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801053B1 (ko) * 2006-10-27 2008-02-04 삼성전자주식회사 소자 분리 방법 및 이를 이용한 이미지 소자의 형성 방법
TWI681567B (zh) * 2017-11-17 2020-01-01 台灣積體電路製造股份有限公司 半導體結構和半導體結構製造方法
US10658409B2 (en) 2017-11-17 2020-05-19 Taiwan Semiconductor Manufacturing Company Ltd. U. Semiconductor structure and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR100338778B1 (ko) 선택적 실리사이드 공정을 이용한 모스 트랜지스터의제조방법
KR20030047371A (ko) 반도체소자 및 그 형성 방법
KR100374227B1 (ko) 반도체소자의 제조방법
KR100873356B1 (ko) 고전압 트랜지스터의 제조방법
KR20050007637A (ko) 반도체 소자의 트랜지스터 제조방법
KR20040002137A (ko) 반도체소자의 제조방법
KR100477786B1 (ko) 반도체소자의 콘택 형성 방법
KR20070002519A (ko) 반도체 소자의 제조방법
KR20050071020A (ko) 모스 전계효과 트랜지스터의 제조 방법
KR100372638B1 (ko) 전계효과 트랜지스터 제조방법
KR100305018B1 (ko) 반도체소자의 소자분리방법
KR100281144B1 (ko) 반도체 소자 및 그 제조방법
KR100311502B1 (ko) 반도체 소자 및 그 제조방법
KR101012438B1 (ko) 반도체 소자의 제조방법
KR100239419B1 (ko) 트랜지스터 및 그의 제조 방법
KR100685901B1 (ko) 반도체 소자 및 그 제조방법
KR100348314B1 (ko) 반도체소자 및 그의 제조방법
KR100225383B1 (ko) 반도체 소자의 제조 방법
KR100252849B1 (ko) 반도체 소자 및 그 제조방법
KR100469333B1 (ko) 반도체 소자의 제조 방법
KR100395911B1 (ko) 반도체 소자의 제조 방법
KR100290912B1 (ko) 반도체소자의 격리막 형성방법
KR20040056433A (ko) 반도체 소자의 제조 방법
KR20030060604A (ko) 소자분리막의 형성 방법 및 그를 이용한 반도체소자의제조 방법
KR20060004469A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination