KR100312981B1 - 본딩형실리콘이중막웨이퍼제조방법 - Google Patents

Abstract

본 발명은 반도체 기술에 관한 것으로, 특히 웨이퍼 본딩 기술을 이용한 본딩형 실리콘 이중막(silicon on insulator, SOI) 웨이퍼(wafer) 제조방법에 관한 것이며, SOI 웨이퍼 제작비용을 절감할 수 있는 본딩형 SOI 웨이퍼 제조방법을 제공하는데 그 목적이 있다. 본 발명은 본딩형 웨이퍼의 실리콘층에 수소 이온층을 형성하고, 그 표면에 절연막이 형성된 웨이퍼를 본딩한 후, 열처리에 의해 수소 이온층을 경계로 실리콘층이 갈라지면서 두 장의 본딩형 SOI 웨이퍼를 제작하는 기술이다. 즉, 석장의 웨이퍼를 사용하여 두 장의 본딩형 SOI 웨이퍼를 제작함으로써 본딩형 웨이퍼 제작비용을 절감할 수 있다.

Description

본딩형 실리콘 이중막 웨이퍼 제조방법{A method of fabricating bonding type SOI wafer}

본 발명은 반도체 기술에 관한 것으로, 특히 웨이퍼 본딩 기술을 이용한 본딩형 실리콘 이중막(silicon on insulator, SOI) 웨이퍼(wafer) 제조방법에 관한것이다.

SOI 웨이퍼는 실리콘 기판, 매립 산화막(buried oxide layer) 및 상부 실리콘층으로 이루어진다. 이러한 SOI 웨이퍼를 사용한 반도체 소자는 얇은 상부 실리콘층에 소자를 형성함으로써 완전한 소자 분리 특성을 얻을 수 있으며, 얕은 접합의 형성이 용이하여 동작 특성 또한 우수한 반면, 웨이퍼 제작 또는 구입에 소요되는 비용이 통상의 웨이퍼에 비해 월등히 많이 소요되기 때문에 상기와 같은 장점에도 불구하고 양산용 소자에의 적용이 어려웠다.

본딩형 SOI 웨이퍼는 웨이퍼 본딩 기술의 개발에 의해 일반화된 SOI 웨이퍼로서 소자가 형성되는 상부 실리콘층과 매립 산화막의 질이 우수한 반면, 두장의 웨이퍼로 한 장의 SOI 웨이퍼만을 제조하기 때문에 다른 SOI 웨이퍼 제조방법에 비해 상대적으로 많은 비용이 소요되는 단점이 있었다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, SOI 웨이퍼 제작비용을 절감할 수 있는 본딩형 실리콘 이중막 웨이퍼 제조방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 본딩형 SOI 웨이퍼 제조 공정 단면도.

* 도면의 주요 부분에 대한 부호의 설명

10 : 제1 웨이퍼 11, 16 : 열산화막

12 : 제2 웨이퍼 13 : 붕소 이온층

14 : 수소 이온층 15 : 제3 웨이퍼

20 : 제1 SOI 웨이퍼 30 : 제2 SOI 웨이퍼

상기의 기술적 과제를 달성하기 위한 본 발명의 특징적인 본딩형 실리콘 이중막 웨이퍼 제조방법은, 실리콘 기판, 매립 산화막 및 상부 실리콘층을 구비하며,상기 상부 실리콘층의 소정 깊이에 수소 이온층을 가진 제1 실리콘 이중막 웨이퍼를 준비하는 제1 단계; 그 일측 표면에 절연막을 가진 단일 웨이퍼를 준비하는 제2 단계; 상기 제1 실리콘 이중막 웨이퍼의 상기 상부 실리콘층과 상기 단일 웨이퍼의 상기 절연막을 본딩하는 제3 단계; 및 열처리를 실시하여 상기 수소 이온층을 경계로 상기 제1 실리콘 이중막 웨이퍼와, 상기 단일 웨이퍼를 포함하는 제2 실리콘 이중막 웨이퍼로 분리하는 제4 단계를 포함하여 이루어진다.

또한, 본 발명의 특징적인 본딩형 실리콘 이중막 웨이퍼 제조방법은, 그 상부에 제1 절연막을 가진 제1 웨이퍼를 준비하는 제1 단계; 제2 웨이퍼의 소정 깊이에 불순물층을 형성하는 제2 단계; 상기 제1 웨이퍼의 상기 제1 절연막 및 제2 웨이퍼를 본딩하는 제3 단계; 상기 제2 웨이퍼의 상기 불순물층까지 제거하는 제4 단계; 상기 제4 단계 수행후, 잔류하는 상기 제2 웨이퍼의 소정 깊이에 수소 이온층을 형성하는 제5 단계; 그 일측 표면에 제2 절연막을 가진 제3 웨이퍼를 준비하는 제6 단계; 상기 제1 웨이퍼 상부의 상기 제2 웨이퍼와 상기 제3 웨이퍼의 상기 제2 절연막을 본딩하는 제7 단계; 및 열처리를 실시하여 상기 수소 이온층을 경계로 상기 제2 웨이퍼를 분리하여 상기 제1 웨이퍼를 포함하는 제1 실리콘 이중막 웨이퍼와, 상기 제3 웨이퍼를 포함하는 제2 실리콘 이중막 웨이퍼로 분리하는 제8 단계를 포함하여 이루어진다.

본 발명은 본딩형 웨이퍼의 실리콘층에 수소 이온층을 형성하고, 그 표면에 절연막이 형성된 웨이퍼를 본딩한 후, 열처리에 의해 수소 이온층을 경계로 실리콘층이 갈라지면서 두 장의 본딩형 SOI 웨이퍼를 제작하는 기술이다. 즉, 석장의 웨이퍼를 사용하여 두 장의 본딩형 SOI 웨이퍼를 제작함으로써 본딩형 웨이퍼 제작비용을 절감할 수 있다.

이하, 본 발명이 속한 기술분야에서 의 용이한 실시를 도모하기 위하여 본 발명의 바람직한 실시예를 소개한다.

첨부된 도면 도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 본딩형 SOI 웨이퍼 제조 공정을 도시한 것으로, 이하 이를 참조하여 그 공정을 살펴본다.

우선, 도 1a에 도시된 바와 같이 제1 웨이퍼(10)의 일측 표면에 열산화막(11)을 500Å∼10000Å 두께로 성장시킨다. 이때, 열산화막(11)을 대신하여 BPSG, SOG, O₃-TEOS, HDPCVD 산화막 등의 산화막을 증착할 수도 있다. 이어서, 제2 웨이퍼(12)의 일측면에 8000Å∼15000Å의 깊이로 붕소 이온주입을 실시한다. 이때, 이온주입 에너지는 50keV∼200keV, 도즈(dose)는 1.0×10¹⁵/㎠∼3.0×10¹⁶/㎠로 한다. 도면 부호 '13'은 붕소 이온층을 나타낸 것이다.

계속하여, 도 1b에 도시된 바와 같이 제1 웨이퍼(10)와 제2 웨이퍼(12) 표면을 피라나(Piranha), SC-1 등과 같은 세정액을 단독 또는 혼합 사용하여 친수성 처리한 다음, 7.5×10^-1Torr∼7.5×10^-4Torr의 진공하에서 제1 웨이퍼(10)와 제2 웨이퍼(11)를 본딩한다. 이때, 제1 웨이퍼(10) 상의 열산화막(11)에 제2 웨이퍼(12)의 붕소 이온층(13)이 형성된 상면을 본딩하여, 제2 웨이퍼(12)의 배면이 상부를 향하도록 한다.

이어서, 도 1c에 도시된 바와 같이 제2 웨이퍼(12)의 배면을 연마 및 식각하여 잔류하는 제2 웨이퍼(12)의 두께가 10000Å∼30000Å이 되도록 한다. 이때, 붕소 이온층(13)이 손상되지 않도록 한다.

이어서 도 1d에 도시된 바와 같이 NH₄OH, H₂O₂및 H₂O의 혼합용액(1∼2 : 0∼0.02 : 1∼5)을 사용하여 제2 웨이퍼(12)의 붕소 이온층(13) 상에 남아있는 실리콘을 식각한다. 이때, NH₄OH를 대신하여 KOH를 사용할 수 있으며, 이어서 붕소 이온층(13)에 의해 두께 균일성이 맞추어진 제2 웨이퍼(12)의 화학·기계적 연마(CMP)를 실시하여 붕소 이온층(13)을 제거한다. 즉, 붕소 이온층(13)이 식각 정지막 역할을 수행하게 된다. 계속하여, 제2 웨이퍼(12)에 수소 이온주입을 실시하여 수소 이온층(14)을 형성한다. 이때, 10keV∼1MeV의 이온주입 에너지와 1×10¹⁵/㎠∼1×10¹⁷/㎠의 도즈를 사용하여 잔류하는 제2 웨이퍼(12)의 중심 깊이에 수소 이온층(14)이 형성되도록 한다. 이하, 도시된 SOI 웨이퍼를 제1 SOI 웨이퍼(20)라 칭하기로 한다.

계속하여, 도 1e에 도시된 바와 같이 제3 웨이퍼(15)에 열산화막(16)을 500Å∼10000Å의 두께로 형성하고, 제3 웨이퍼(15)와 제1 SOI 웨이퍼(20)의 표면을 친수성 처리한다.

이어서, 도 1f에 도시된 바와 같이 제3 웨이퍼(15)와 제1 SOI 웨이퍼(20)를 진공하에서 본딩한다. 이때, 제1 SOI 웨이퍼(20)의 상면과 제3 웨이퍼(15)의 열산화막(16)이 접합된다.

다음으로, 도 1g에 도시된 바와 같이 본딩된 제3 웨이퍼(15)와 제1 SOI 웨이퍼(20)를 열처리를 실시하여 수소 이온층(14)을 경계로 분리된 두 장의 SOI 웨이퍼를 얻는다. 즉, 제1 웨이퍼(10)가 포함되는 제1 SOI 웨이퍼(20)와 제3 웨이퍼(15)가 포함되는 제2 SOI 웨이퍼(30)를 얻는다. 이때, 열처리는 N₂또는 O₂ 분위기 하에서 800℃∼1000℃의 온도로 30분∼120분 동안 실시한다. 이어서, 분리된 제1 SOI 웨이퍼(20) 및 제2 SOI 웨이퍼(30) 상부의 실리콘층(제 2웨이퍼(12))의 표면 거칠음을 제거하기 위하여 CMP를 실시한다. 이때, CMP 공정은 10∼30rpm의 척 테이블(chuck table) 회전 속도, 4∼8psi의 스핀들(spindle) 압력, 20∼40 rpm의 스핀들 회전 속도를 사용하여 진행한다.

이상의 공정을 통해 3장의 웨이퍼를 사용하여 2장의 SOI 웨이퍼를 얻을 수 있으며, 1장의 SOI 웨이퍼와 1장의 실리콘 웨이퍼를 사용하여 2장의 SOI 웨이퍼를 얻을 수 있다. 따라서, 2장의 웨이퍼를 사용하여 1장의 SOI 웨이퍼를 얻는 종래의 SOI 웨이퍼 제조방법에 비해 소요되는 웨이퍼의 수를 줄일 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

전술한 본 발명은 본딩형 SOI 웨이퍼의 장점인 활성 영역인 상부 실리콘층과 매립 산화막의 품질을 유지하면서 본딩형 SOI 웨이퍼의 제작에 소요되는 비용을 절감하는 효과가 있다.

Claims (10)

1. 실리콘 기판, 매립 산화막 및 상부 실리콘층을 구비하며, 상기 상부 실리콘층의 소정 깊이에 수소 이온층을 가진 제1 실리콘 이중막 웨이퍼를 준비하는 제1 단계;

   그 일측 표면에 절연막을 가진 단일 웨이퍼를 준비하는 제2 단계;

   상기 제1 실리콘 이중막 웨이퍼의 상기 상부 실리콘층과 상기 단일 웨이퍼의 상기 절연막을 본딩하는 제3 단계; 및

   열처리를 실시하여 상기 수소 이온층을 경계로 상기 제1 실리콘 이중막 웨이퍼와, 상기 단일 웨이퍼를 포함하는 제2 실리콘 이중막 웨이퍼로 분리하는 제4 단계

   를 포함하여 이루어진 본딩형 실리콘 이중막 웨이퍼 제조방법.
2. 제 1 항에 있어서,

   상기 제1 및 제2 실리콘 이중막 웨이퍼의 분리된 상기 상부 실리콘층의 일부를 화학·기계적 연마하는 제5 단계를 더 포함하여 이루어진 본딩형 실리콘 이중막웨이퍼 제조방법.
3. 그 상부에 제1 절연막을 가진 제1 웨이퍼를 준비하는 제1 단계;

   제2 웨이퍼의 소정 깊이에 불순물층을 형성하는 제2 단계;

   상기 제1 웨이퍼의 상기 제1 절연막 및 제2 웨이퍼를 본딩하는 제3 단계;

   상기 제2 웨이퍼의 상기 불순물층까지 제거하는 제4 단계;

   상기 제4 단계 수행후, 잔류하는 상기 제2 웨이퍼의 소정 깊이에 수소 이온층을 형성하는 제5 단계;

   그 일측 표면에 제2 절연막을 가진 제3 웨이퍼를 준비하는 제6 단계;

   상기 제1 웨이퍼 상부의 상기 제2 웨이퍼와 상기 제3 웨이퍼의 상기 제2 절연막을 본딩하는 제7 단계; 및

   열처리를 실시하여 상기 수소 이온층을 경계로 상기 제2 웨이퍼를 분리하여 상기 제1 웨이퍼를 포함하는 제1 실리콘 이중막 웨이퍼와, 상기 제3 웨이퍼를 포함하는 제2 실리콘 이중막 웨이퍼로 분리하는 제8 단계

   를 포함하여 이루어진 본딩형 실리콘 이중막 웨이퍼 제조방법.
4. 제 3 항에 있어서,

   상기 제1 및 제2 실리콘 이중막 웨이퍼로 분리된 상기 제2 웨이퍼의 일부를화학·기계적 연마하는 제9 단계를 더 포함하여 이루어진 본딩형 실리콘 이중막 웨이퍼 제조방법.
5. 제 3 항에 또는 제 4 항에 있어서,

   상기 절연막이 500Å 내지 10000Å 두께의 산화막인 것을 특징으로 하는 본딩형 실리콘 이중막 웨이퍼 제조방법.
6. 제 3 항 또는 제 4 항에 있어서,

   상기 제2 단계에서,

   상기 제2 웨이퍼의 8000Å 내지 15000Å 깊이에 붕소 이온층을 형성하는 것을 특징으로 하는 본딩형 실리콘 이중막 웨이퍼 제조방법.
7. 제 6 항에 있어서,

   상기 제4 단계가,

   상기 제2 웨이퍼의 후면 연마 및 식각을 실시하여 10000Å 내지 30000Å 두께의 상기 제2 웨이퍼를 잔류시키는 제10 단계;

   습식 식각 방식을 사용하여 상기 제2 웨이퍼의 상기 붕소 이온층을 노출시키는 제11 단계; 및

   화학·기계적 연마 방식을 사용하여 상기 붕소 이온층을 제거하는 제12 단계

   를 포함하여 이루어진 본딩형 실리콘 이중막 웨이퍼 제조방법.
8. 제 7 항에 있어서,

   상기 제11 단계에서,

   NH₄OH, H₂O₂및 H₂O의 혼합용액을 에천트로 사용하는 것을 특징으로 하는 본딩형 실리콘 이중막 웨이퍼 제조방법.
9. 제 7 항에 있어서,

   상기 제11 단계에서,

   KOH, H₂O₂및 H₂O의 혼합용액을 에천트로 사용하는 것을 특징으로 하는 본딩형 실리콘 이중막 웨이퍼 제조방법.
10. 제 3 항 또는 제 4 항에 있어서,

    상기 제3 단계 및 상기 제7 단계에서 상기 웨이퍼들의 친수성 처리를 실시한후, 상기 본딩을 실시하는 것을 특징으로 하는 본딩형 실리콘 이중막 웨이퍼 제조방법.