KR100286776B1 - 실리콘 온 인슐레이터 웨이퍼의 제조방법 - Google Patents

실리콘 온 인슐레이터 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR100286776B1
KR100286776B1 KR1019990009401A KR19990009401A KR100286776B1 KR 100286776 B1 KR100286776 B1 KR 100286776B1 KR 1019990009401 A KR1019990009401 A KR 1019990009401A KR 19990009401 A KR19990009401 A KR 19990009401A KR 100286776 B1 KR100286776 B1 KR 100286776B1
Authority
KR
South Korea
Prior art keywords
silicon substrate
oxide film
silicon
thermal oxide
thermal
Prior art date
Application number
KR1019990009401A
Other languages
English (en)
Other versions
KR20000060787A (ko
Inventor
이종욱
Original Assignee
박종섭
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업주식회사 filed Critical 박종섭
Priority to KR1019990009401A priority Critical patent/KR100286776B1/ko
Publication of KR20000060787A publication Critical patent/KR20000060787A/ko
Application granted granted Critical
Publication of KR100286776B1 publication Critical patent/KR100286776B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Abstract

본 발명은 비교적 간단하게 두께 균일도가 향상된 실리콘층을 얻기 위한 실리콘 온 인슐레이터 웨이퍼의 제조방법을 개시한다. 개시된 본 발명의 실리콘 온 인슐레이터 웨이퍼의 제조방법은, 전체를 지지하기 위한 제1실리콘 기판과, 소자가 형성될 제2실리콘 기판을 제공하는 단계; 상기 제1 및 제2실리콘 기판의 일측면 상에 각각 제1 및 제2산화막을 형성하는 단계; 상기 제1산화막과 제2산화막이 접촉되도록, 상기 제1실리콘 기판과 제2실리콘 기판을 본딩시키는 단계; 상기 제2실리콘 기판의 타측면 소정 두께를 그라인딩하는 단계; 상기 그라인딩에 의해 표면 단차가 발생된 상기 제2실리콘 기판의 타측면 상에 제3산화막을 형성하는 단계; 상대적으로 두껍게 잔류된 제2실리콘 기판 부분이 노출될 때까지, 상기 제3산화막을 연마하는 단계; 상기 제2실리콘 기판의 타측면 소정 두께를 열산화시켜, 상기 제2실리콘 기판의 타측면에 제1열산화막을 형성하는 단계; 상대적으로 두껍게 잔류된 제2실리콘 기판 부분이 노출될 때까지, 상기 제1열산화막을 연마하는 단계; 상기 제2실리콘 기판의 타측면 소정 두께를 열산화시켜, 상기 제2실리콘 기판의 타측면에 제2열산화막을 형성하는 단계; 및, 상기 제2열산화막을 제거하는 단계를 포함한다.

Description

실리콘 온 인슐레이터 웨이퍼의 제조방법{Method of manufacturing silicon on insulator wafer}
본 발명은 실리콘 온 인슐레이터(Silicon On Insulator : 이하, SOI) 웨이퍼의 제조방법에 관한 것으로, 보다 상세하게는, 비교적 간단하게 두께 균일도가 향상된 실리콘층을 얻기 위한 SOI 웨이퍼의 제조방법에 관한 것이다.
반도체 소자의 고집적화, 고속도화, 및 저전력화가 진행됨에 따라, 벌크 실리콘으로 이루어진 웨이퍼를 대신하여 SOI 웨이퍼를 이용하는 반도체 집적 기술이 주목되고 있다. SOI 웨이퍼에 집적된 반도체 소자는 완전한 소자 분리와, 낮은 접합 용량 및 큰 드레인 전류 특성을 갖도록 할 수 있기 때문에, 고속 동작이 가능하다는 잇점을 갖는다.
여기서, SOI 웨이퍼는 전체를 지지하는 지지기판과, 소자가 형성되는 실리콘층 사이에 산화막이 개재되어 있는 구조이며, 통상, 산소 이온주입을 이용하는 SIMOX(seperation by implanted oxygen)법과, 벌크 실리콘으로 이루어진 두 장의 실리콘 기판을 산화막의 개재하에 접합시키는 접합법으로 형성한다.
SIMOX법은 벌크 실리콘으로 이루어지는 웨이퍼에 산소 이온을 주입한 후, 열처리를 수행하는 것에 의해 산소 이온과 실리콘을 반응시킴으로써, 웨이퍼 내에 상기 웨이퍼를 분리시키는 매몰산화막을 형성시키는 방법이다. 그러나, SIMOX법은 이온주입 및 열처리 공정을 통해 SOI 웨이퍼를 제조하기 때문에, 소자가 형성될 실리콘층의 두께 조절이 어렵고, 특히, 제조 시간이 길다는 단점이 있다.
접합법은 준비된 두 장의 실리콘 기판들 중에서 전체를 지지하기 위한 제1실리콘 기판 상에 산화막을 형성하고, 상기 산화막 상에 제2실리콘 기판을 접합시킨 후, 그라인딩(Grinding) 및 화학적 기계 연마(Chemical Mechanical Polishing : 이하, CMP) 공정으로 상기 제2실리콘 기판의 후면을 연마해서 원하는 두께의 실리콘층을 얻는 방법이다. 이러한 접합법은 제조 공정이 SIMOX법에 비해 비교적 간단하기 때문에, 주로 이용되고 있다.
그러나, SOI 웨이퍼를 제조하기 위한 접합법은 그 공정이 SIMOX법에 비해 빠르다는 잇점 때문에 주로 이용되고는 있으나, 실리콘 기판을 그라인딩한 후, 원하는 두께의 실리콘층이 얻어질 때까지 CMP 공정으로 연마하게 되면, 그라인딩에 의해 초래된 실리콘 기판의 표면 단차가 CMP 공정시에 그대로 전사됨으로써, 균일한 두께의 실리콘층을 얻을 수 없게 된다.
그런데, SOI 웨이퍼에 집적된 반도체 소자의 전기적 특성은, 당업자들에게 알려져 있는 바와 같이, 실리콘층의 두께 균일도에 의해 크게 좌우되므로, 접합법으로 SOI 웨이퍼를 제조한 후에는, SOI 소자의 만족할만한 전기적 특성을 얻기 위해서, 즉, 실리콘층의 두께 균일성을 향상시키기 위해서, 별도의 후속 공정을 필요로하기 때문에, 결과적으로는, 제조 공정이 복잡한 문제점이 있다.
한편, 종래에는 접합법으로 이용하여 SOI 웨이퍼를 제조하는 경우, 실리콘층의 두께 균일도를 향상시키기 위하여, 실리콘 기판에 대한 CMP 공정 전에, 상기 실리콘 기판에 수소 또는 산소 이온을 이온주입한 후, 열 공정을 수행하여, 보다 용이한 CMP 공정이 수행되도록 함과 동시에, 실리콘층의 두께 균일도가 향상되도록 하고 있으나, 이 경우에는 제조 비용의 증가 및 생산성의 저하를 초래하게 된다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 매우 간단하게 실리콘층의 두께 균일도를 향상시킬 수 있는 SOI 웨이퍼의 제조방법을 제공하는데, 그 목적이 있다.
도 1a 내지 도 1h는 본 발명의 실시예에 따른 실리콘 온 인슐레이터 웨이퍼의 제조방법을 설명하기 위한 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 제1실리콘 기판 2 : 제1산화막
3 : 제2실리콘 기판 3a : 실리콘층
4 : 제2산화막 5 : 제3산화막
6 : 제1열산화막 7 : 제2열산화막
상기와 같은 목적을 달성하기 위한 본 발명의 SOI 웨이퍼의 제조방법은, 전체를 지지하기 위한 제1실리콘 기판과, 소자가 형성될 제2실리콘 기판을 제공하는 단계; 상기 제1실리콘 기판의 일측면 상에 제1산화막을 형성하고, 상기 제2실리콘 기판의 일측면 상에 제2산화막을 형성하는 단계; 상기 제1산화막과 제2산화막이 접촉되도록, 상기 제1실리콘 기판과 제2실리콘 기판들을 본딩시키는 단계; 상기 제2실리콘 기판의 타측면 소정 두께를 그라인딩하는 단계; 상기 그라인딩에 의해 표면 단차가 발생된 상기 제2실리콘 기판의 타측면 상에 제3산화막을 형성하는 단계; 상대적으로 두껍게 잔류된 제2실리콘 기판의 타측면 부분이 노출될 때까지, 상기 제3산화막을 화학적기계연마 공정으로 연마하는 단계; 상기 제2실리콘 기판의 타측면 소정 두께를 열산화시켜, 상기 제2실리콘 기판의 타측면에 잔류된 제3산화막을 포함하는 제1열산화막을 형성하는 단계; 상대적으로 두껍게 잔류된 제2실리콘 기판의 타측면 부분이 노출될 때까지, 상기 제1열산화막을 화학적기계연마 공정으로 연마하는 단계; 상기 제2실리콘 기판의 타측면 소정 두께를 열산화시켜, 상기 제2실리콘 기판의 타측면에 잔류된 제1열산화막을 포함하는 제2열산화막을 형성하는 단계; 및, 실리콘층이 얻어지도록, 화학적기계연마 공정으로 상기 제2열산화막을 제거하는 단계를 포함하여 이루어진다.
본 발명에 따르면, 균일한 두께의 실리콘층을 얻기 위하여, 열산화 공정과 CMP 공정만을 이용하기 때문에, 그 공정이 비교적 간단하다.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 1a 내지 도 1h는 본 발명의 실시예에 따른 SOI 웨이퍼의 제조방법을 설명하기 위한 공정 단면도이다.
우선, 도 1a에 도시된 바와 같이, 벌크 실리콘으로 이루어진 제1실리콘 기판(1)을 마련하고, 상기 제1실리콘 기판(1)의 일측면 상에 열산화막 또는 CVD 산화막으로 이루어진 제1산화막(2)을 형성한다. 마찬가지로, 벌크 실리콘으로 이루어진 제2실리콘 기판(3)을 마련하고, 상기 제2실리콘 기판(3)의 일측면 상에 열산화막 또는 CVD 산화막으로 이루어진 제2산화막(4)을 형성한다. 여기서, 제1 및 제2산화막(2, 4)은 LPCVD, PECVD, APCVD, Photo-CVD, 또는, ECR(Electron Cyclotron Resonance)-CVD 등의 공정으로 형성한다.
그런 다음, 제1산화막(2)과 제2산화막(4)이 접촉되도록, 상기 제1실리콘 기판(1)과 제2실리콘 기판(3)을 본딩시킨다. 여기서, 제1실리콘 기판(1)은 지지기판으로서의 기능을 수행도록 하기 위한 것이며, 제2실리콘 기판(3)은 소자가 형성될 실리콘층을 얻기 위한 것이다.
이어서, 도 1b에 도시된 바와 같이, 제2실리콘 기판(3)의 타측면 소정 두께를 그라인딩(Grinding)한다. 이때, 도시된 바와 같이, 그라인딩된 제2실리콘 기판(3)의 타측면에는 단차가 발생되는 것으로 인하여, 매우 불균일하게 된다.
다음으로, 도 1c에 도시된 바와 같이, 그라인딩된 제2실리콘 기판(3)의 타측면 상에 BPSG 산화막, PSG 산화막, USG 산화막, 또는, HDP 산화막 중에서 선택되는 하나의 산화막으로된 제3산화막(5)을 1 내지 5㎛ 두께로 형성한다. 여기서, 그라인딩된 제2실리콘 기판(3)의 타측면이 매우 불균일한 것에 기인하여, 도시된 바와 같이, 이러한 제2실리콘 기판(2) 상에 형성된 제3산화막(5)의 표면도 불균일하게 된다.
그 다음, 도 1d에 도시된 바와 같이, 상대적으로 두꺼운 제2실리콘 기판(3)의 타측면 부분이 노출될 때까지, CMP 공정으로 제3산화막(5)을 연마하고, 이어서, 도 1e에 도시된 바와 같이, 열산화 공정으로 제2실리콘 기판(3)의 타측면 소정 두께를 열산화시킴으로써, 상기 제2실리콘 기판(3)의 타측면에 상기 제3산화막을 포함하는 일정 두께의 제1열산화막(6)을 형성한다. 이때, 산화막으로 매립된 부분 보다 실리콘 기판 부분의 산화 속도가 더 빠른 것에 기인하여, 열산화되지 않고 잔류된 제2실리콘 기판(3)의 표면은 어느 정도의 평탄화가 이루어진다.
다음으로, 도 1f에 도시된 바와 같이, 제2실리콘 기판(3)이 노출될 때까지, CMP 공정으로 제1열산화막(6)을 연마하고, 이어서, 도 1g에 도시된 바와 같이, 재차 열산화 공정을 공정을 수행하여 일정 두께의 제2열산화막(7)을 형성한다. 이때, 노출된 제2실리콘 기판(3) 부분의 산화 속도가 제1열산화막(6)으로 채워진 부분의 산화 속도 보다 빠른 것에 기인하여, 잔류된 제2실리콘 기판(3)의 두께는, 도시된 바와 같이, 매우 균일하게 된다. 한편, 열산화 공정은 산화되지 않고 잔류되는 제2실리콘 기판(3)의 두께가 원하는 실리콘층의 두께와 유사하거나, 또는, 약간 두껍게 되도록 하는 조건으로 수행함이 바람직하다.
그리고 나서, 도 1h에 도시된 바와 같이, 공지된 방법으로 제2열산화막을 제거한 후, 노출된 제2실리콘 기판의 타측면 일부 두께를 CMP 공정으로 연마하여, 소자가 형성될 50 내지 500㎚ 두께의 실리콘층(3a)을 얻는다. 여기서, 도 1g에서와 같이, 제2실리콘 기판(3)은 그 두께가 비교적 균일하기 때문에, 이러한 제2실리콘 기판(3)의 소정 두께를 연마하더라도, 도 1h에서와 같이, 최종적으로 얻게 되는 실리콘층(3a)의 두께는 매우 균일하게 된다.
이상에서와 같이, 본 발명의 SOI 웨이퍼 제조방법은 실리콘층의 두께 균일도의 향상을 위해 열산화 공정 및 CMP 공정만을 이용하기 때문에, 그 공정이 비교적 간단하다. 따라서, 실리콘층의 두께 균일도를 향상시킨 것에 기인하여, 이러한 SOI 웨이퍼에 집적시킨 반도체 소자의 전기적 특성을 향상시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대해서 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한, 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (4)

  1. 전체를 지지하기 위한 제1실리콘 기판과, 소자가 형성될 제2실리콘 기판을 제공하는 단계;
    상기 제1실리콘 기판의 일측면 상에 제1산화막을 형성하고, 상기 제2실리콘 기판의 일측면 상에 제2산화막을 형성하는 단계;
    상기 제1산화막과 제2산화막이 접촉되도록, 상기 제1실리콘 기판과 제2실리콘 기판들을 본딩시키는 단계;
    상기 제2실리콘 기판의 타측면 소정 두께를 그라인딩하는 단계;
    상기 그라인딩에 의해 표면 단차가 발생된 상기 제2실리콘 기판의 타측면 상에 제3산화막을 형성하는 단계;
    상대적으로 두껍게 잔류된 제2실리콘 기판의 타측면 부분이 노출될 때까지, 상기 제3산화막을 화학적기계연마 공정으로 연마하는 단계;
    상기 제2실리콘 기판의 타측면 소정 두께를 열산화시켜, 상기 제2실리콘 기판의 타측면에 잔류된 제3산화막을 포함하는 제1열산화막을 형성하는 단계;
    상대적으로 두껍게 잔류된 제2실리콘 기판의 타측면 부분이 노출될 때까지, 상기 제1열산화막을 화학적기계연마 공정으로 연마하는 단계;
    상기 제2실리콘 기판의 타측면 소정 두께를 열산화시켜, 상기 제2실리콘 기판의 타측면에 잔류된 제1열산화막을 포함하는 제2열산화막을 형성하는 단계; 및,
    실리콘층이 얻어지도록, 화학적기계연마 공정으로 상기 제2열산화막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 실리콘 온 인슐레이터 웨이퍼의 제조방법.
  2. 제 1 항에 있어서, 상기 제3산화막은 1 내지 5㎛ 두께로 형성하는 것을 특징으로 하는 실리콘 온 인슐레이터 웨이퍼의 제조방법.
  3. 제 1 항에 있어서, 상기 열산화 공정은 노출된 제2실리콘 기판 부분이 제3산화막 또는 제1열산화막의 하부 부분 보다 상대적으로 산화 속도가 빠른 것을 특징으로 하는 실리콘 온 인슐레이터 웨이퍼의 제조방법.
  4. 제 1 항에 있어서, 상기 실리콘층의 두께는 50 내지 500㎚인 것을 특징으로 하는 실리콘 온 인슐레이터 웨이퍼의 제조방법.
KR1019990009401A 1999-03-19 1999-03-19 실리콘 온 인슐레이터 웨이퍼의 제조방법 KR100286776B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990009401A KR100286776B1 (ko) 1999-03-19 1999-03-19 실리콘 온 인슐레이터 웨이퍼의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990009401A KR100286776B1 (ko) 1999-03-19 1999-03-19 실리콘 온 인슐레이터 웨이퍼의 제조방법

Publications (2)

Publication Number Publication Date
KR20000060787A KR20000060787A (ko) 2000-10-16
KR100286776B1 true KR100286776B1 (ko) 2001-04-16

Family

ID=19577074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990009401A KR100286776B1 (ko) 1999-03-19 1999-03-19 실리콘 온 인슐레이터 웨이퍼의 제조방법

Country Status (1)

Country Link
KR (1) KR100286776B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2943459B1 (fr) * 2009-03-17 2011-06-10 S O I Tec Silicon On Insulator Tech Procede de finition pour la fabrication de substrats dans le domaine de l'electronique

Also Published As

Publication number Publication date
KR20000060787A (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
US8008205B2 (en) Methods for producing a semiconductor device having planarization films
KR100274924B1 (ko) 라인에서 불량으로 판별된 웨이퍼를 새 것처럼 사용할 수 있도록 복원하기 위한 공정
JP3037934B2 (ja) 半導体材料薄膜の製造のための改良型スマート・カット・プロセス
KR100727525B1 (ko) 반도체장치의 제조방법, 및 반도체장치
KR19980071515A (ko) 절연층 및 반도체층 사이의 접촉 없이 서로 접착된 반도체웨이퍼로부터 제조되는 적층기판 및 그 제조방법
JPH11274290A (ja) 半導体素子の製造方法
US7829400B2 (en) Semiconductor device fabrication method and semiconductor device
JPH10125881A (ja) 張り合わせｓｏｉ基板、その作製方法及びそれに形成されたｍｏｓトランジスター
JPH1027894A (ja) Ｓｏｉ基板及びその製造方法
KR100286776B1 (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
KR20000023239A (ko) Ｓｏｉ 구조를 가지는 반도체 기판의 제조 방법 및 반도체장치의 제조 방법
US6884693B2 (en) Silicon-on-insulator wafer and method of manufacturing the same
KR100828029B1 (ko) 스택형 반도체 장치의 제조 방법
KR100608344B1 (ko) 에스오아이 웨이퍼 제조방법
KR100511903B1 (ko) 에스오아이 기판의 제조방법
KR100511896B1 (ko) 에스오아이 기판의 제조방법
KR100303365B1 (ko) 에스오아이 기판의 제조방법
KR100289658B1 (ko) 반도체 소자 분리방법
KR100286777B1 (ko) 에스오아이 소자의 제조방법
JPH1050824A (ja) Ｓｏｉ基板の製造方法
KR19980015265A (ko) 실리콘-온 인슐레이터 웨이퍼 제작방법
KR20000060786A (ko) 에스오아이 소자의 제조방법
KR19990042445A (ko) 반도체소자의 소자분리막 제조방법
KR20010056788A (ko) 에스오아이 기판의 제조방법
JPH06334027A (ja) 誘電体分離構造を備えた半導体基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee