KR20000043576A - 실리콘 온 인슐레이터 웨이퍼의 제조방법 - Google Patents

실리콘 온 인슐레이터 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR20000043576A
KR20000043576A KR1019980059974A KR19980059974A KR20000043576A KR 20000043576 A KR20000043576 A KR 20000043576A KR 1019980059974 A KR1019980059974 A KR 1019980059974A KR 19980059974 A KR19980059974 A KR 19980059974A KR 20000043576 A KR20000043576 A KR 20000043576A
Authority
KR
South Korea
Prior art keywords
silicon substrate
silicon
polishing
cleaning
chemical mechanical
Prior art date
Application number
KR1019980059974A
Other languages
English (en)
Inventor
이성은
김형준
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980059974A priority Critical patent/KR20000043576A/ko
Publication of KR20000043576A publication Critical patent/KR20000043576A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02096—Cleaning only mechanical cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Abstract

본 발명은 실리콘 온 인슐레이터 웨이퍼의 제조 방법을 개시한다. 개시된 본 발명은, 제 1 실리콘 기판(1)상에 열산화막(3)을 형성하고, 제 2 실리콘 기판(2)과 제 1 실리콘 기판(1)을 열산화막(3) 개재하에 접합한다. 제 2 실리콘 기판(2)의 접합면의 반대면을 후면 연마하는데, 이때 제 2 실리콘 기판(2) 두께의 95 내지 99%를 제거한다. 후면 연마 공정 중에 발생된 파티클은 남아 있는 제 2 실리콘 기판(2) 후면에 붙게 되고, 이를 제거하기 위해 습식 식각한다. 다시 제 2 실리콘 기판(2) 후면을 화학기계적 연마하여, 남아 있는 제 2 실리콘 기판(2) 두께의 10% 정도를 제거한다. 마지막으로, 접합된 제 1 및 제 2 실리콘 기판(1,2)을 세정한다.

Description

실리콘 온 인슐레이터 웨이퍼의 제조 방법
본 발명은 실리콘 온 인슐레이터 웨이퍼의 제조 방법에 관한 것으로서, 보다 상세하게는, 절연막을 매개로 2개의 실리콘 기판이 접합된 웨이퍼를 제조하는 방법에 관한 것이다.
반도체 소자의 고집적화, 고성능화가 진행됨에 따라, 벌크 실리콘으로 이루어진 웨이퍼를 대신하여 실리콘 온 인슐레이터(Silicon-On-Insulator : 이하, SOI) 웨이퍼를 사용하는 반도체 집적 기술이 주목되고 있다. SOI 웨이퍼에 집적된 반도체 소자는 완전한 소자 분리와 기생 용량의 감소 및 고속 동작을 용이하게 한다는 장점을 갖는다.
이와 같은 SOI 웨이퍼는 전체를 지지하는 제 1 실리콘 기판과, 매립 산화막 및 소자가 형성되는 제 2 실리콘 기판이 적층된 구조이며, 이러한 구조의 SOI 웨이퍼를 제조하는 방법에는 산소 이온주입을 이용하는 SIMOX(Seperation by IMplanted OXygen)법과, 절연막이 형성된 제1실리콘 기판과 제2실리콘 기판을 접합시키는 접합법이 있다.
SIMOX법은 벌크 실리콘으로 이루어지는 웨이퍼에 산소 이온을 주입하고, 열처리를 수행하는 것에 의해 산소 이온과 실리콘을 반응시킴으로써, 웨이퍼의 소정 깊이에 웨이퍼를 분리시키는 매립 산화막이 형성되도록 하는 방법이다.
그런데, SIMOX법은 이온 주입에 의하여 형성되므로, 소자가 형성될 실리콘층의 두께 조절이 어렵다는 문제점이 있고, 또한 공정 시간이 길다는 단점이 있다. 따라서, 최근에는 SIMOX법 보다는 공정 자체가 간단하고, 안정적인 접합법이 주로 이용되고 있다.
접합법은 두 장의 실리콘 기판들 중에서 전체를 지지하기 위하여 사용되는 제 1 실리콘 기판의 일측 표면에 매립 산화막을 형성하고, 매립 산화막의 개재하에 두 장의 기판을 접합시킨 다음, 이어서 제 2 실리콘 기판의 후면을 연마해서 소자가 형성될 실리콘층이 원하는 정도의 두께만큼만 잔류되도록 하는 방법이다.
한편, 접합법을 이용한 SOI 웨이퍼의 제조 공정에서는 대략 725㎛의 두께를 제 2 실리콘 기판의 후면을 빠른 시간내에 연마해서 잔류되는 실리콘층의 두께가 대략 500∼2,000Å 정도가 되도록 하고 있는데, 이 경우에는 연마 후에 잔류되는 실리콘층의 두께가 매우 불균일하기 때문에, 소자가 형성될 실리콘층의 두께 균일성을 얻기 위해서는 별도의 후속 공정이 필요하게 된다.
이에 따라, 종래에는 소자가 형성될 실리콘층의 균일한 두께를 얻기 위하여, 제 2 실리콘 기판 내부에 식각 정지층으로서의 기능을 하는 붕소 이온층을 형성하는 방법이 제시되었다. 이 방법은, 우선 내부에 붕소 이온층이 형성된 제 2 실리콘 기판을 매립 산화막이 형성된 제 1 실리콘 기판과 접합시킨 상태에서, 제 2 실리콘 기판에 대한 후면 연마를 실시하되, 붕소 이온층에 인접된 부분까지 수행하고, 이어서 농도차에 의한 선택적 식각 공정을 통해 붕소 이온층 상에 잔류되어 있는 제 2 실리콘 기판 부분을 제거시킨다. 그리고 나서, 붕소 이온층이 제거되도록 소정의 화학 용액에 접합된 기판들을 디핑(Dipping)시키거나, CMP 공정으로 연마하거나, 또는 고온 열처리를 통해 붕소 이온을 휘발시키는 것에 의해 균일한 두께의 실리콘층을 얻는 방법이다.
그러나, 종래의 접합법을 이용한 SOI 웨이퍼의 제조 방법은, 후면 연마 공정 후 웨이퍼 표면에 붙게 되는 실리콘 성분의 파티클은 제거하기가 매우 어렵다는 문제점이 있다.
또한, 붕소 이온층을 이용한 SOI 웨이퍼 제조 방법에서, 후면 연마 공정시 웨이퍼 표면에 붙은 파티클은 붕소 이온층을 제거하기 위한 후속 공정에도 악영향을 주게 된다. 즉, 종래에는 후면 연마 공정 후 바로 붕소 이온층을 제거하기 위한 공정을 실시하게 된다. 이로 인하여, CMP 공정이 사용되는 경우에는, 소수성의 실리콘 표면이 노출되기 때문에, 파티클의 수가 줄어들지 않게 된다. 딥 방식이 사용되는 경우에는, 웨이퍼 후면에 붙어 있던 파티클이 세정액내에서 유동하여 웨이퍼 전면에 다시 붙게 되는 문제점이 있다.
따라서, 본 발명은 종래의 SOI 웨이퍼 제조 방법이 안고 있는 제반 문제점들을 해소하기 위해 안출된 것으로서, 후면 연마 공정에서 발생된 파티클을 제거할 수 있는 SOI 웨이퍼 제조 방법을 제공하는데 목적이 있다.
다른 목적은, 붕소 이온층을 이용한 제조 방법에도 적용되어, 파티클을 제거할 수 있게 하는데 있다.
도 1 내지 도 4는 본 발명에 따른 웨이퍼 제조 방법을 순차적으로 나타낸 도면
- 도면의 주요 부분에 대한 부호의 설명 -
1 ; 제 1 실리콘 기판 2 ; 제 2 실리콘 기판
3 ; 열산화막 4 ; 파티클
상기와 같은 목적을 달성하기 위해, 본 발명에 따른 SOI 웨이퍼 제조 방법은 다음과 같다.
실시예 1에 따르면, 제 1 실리콘 기판상에 열산화막을 형성하고, 제 2 실리콘 기판과 제 1 실리콘 기판을 열산화막 개재하에 접합한다. 제 2 실리콘 기판의 접합면의 반대면을 후면 연마하는데, 이때 제 2 실리콘의 두께의 95 내지 99%를 제거한다. 후면 연마 공정 중에 발생된 파티클은 남아 있는 제 2 실리콘 후면에 붙게 되고, 이를 제거하기 위해 습식 식각한다. 다시 제 2 실리콘 후면을 화학기계적 연마하여, 남아 있는 제 2 실리콘 두께의 10% 정도를 제거한다. 마지막으로, 접합된 제 1 및 제 2 실리콘 기판을 세정한다.
실시예 2에 따르면, 제 1 실리콘 기판상에 열산화막을 형성하고, 붕소 이온이 주입된 제 2 실리콘 기판과 제 1 실리콘 기판을 열산화막 개재하에 접합한다. 제 2 실리콘 기판의 접합면의 반대면을 후면 연마하는데, 이때 제 2 실리콘의 두께의 95 내지 99%를 제거한다. 후면 연마 공정 중에 발생된 파티클은 남아 있는 제 2 실리콘 후면에 붙게 되고, 이를 제거하기 위해 습식 식각한다. 붕소 이온층을 선택적으로 식각하여, 제 2 실리콘 기판층을 균일하게 한 후, 다시 제 2 실리콘 후면을 화학기계적 연마하여, 남아 있는 제 2 실리콘 두께의 10% 정도를 제거한다. 마지막으로, 접합된 제 1 및 제 2 실리콘 기판을 세정한다.
상기된 본 발명의 구성에 따르면, 화학 기계적 연마 전에, 선행 공정인 후면 연마 공정에서 발생되어 제 2 실리콘 기판의 후면에 붙은 파티클을 제거하는 습식 식각 공정이 선행되므로써, SOI 웨이퍼가 파티클로 인해 오염되는 것이 방지된다.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
[실시예 1]
도 1 내지 도 4는 본 발명의 실시예 1에 따른 SOI 웨이퍼 제조 방법을 순차적으로 나타낸 단면도이다.
먼저, 도 1에 도시된 바와 같이, 제 1 실리콘 기판(1)상에 열산화막(3)을 1,000 내지 4,000Å 두께로 형성한다. 그 다음, 도시되지는 않았지만, 제 1 실리콘 기판(1)과 제 2 실리콘 기판을 세정한다. 이때, 세정은 NH4OH와 H2O2및 H20가 1 : 4 : 20의 부피비로 혼합된 용액, 또는 H2SO4와 H2O가 4 : 1의 부피비로 혼합된 용액, 혹은 상기된 각 세정 용액들이 이용된다. 이러한 세정 공정은 제 1 및 제 2 실리콘 기판간의 접합 이전에, 각 기판의 접합 면에 존재하고 있는 파티클을 제거함과 동시에 접합면이 친수성이 되도록 하기 위한 것이다.
세정 공정 후, 도 2에 도시된 바와 같이, 열산화막(3)을 매개로 제 1 및 제 2 실리콘 기판(1,2)을 접합한다. 접합 공정은 10-4내지 10-6Torr 정도의 진공하에서 실시한다. 또한, 접합 공정 후에는, 접합된 제 1 및 제 2 실리콘 기판(1,2)을 산소 또는 질소 분위기에서 1,000 내지 1,050℃, 30 내지 120분 동안 열처리를 한다.
이어서, 도 3에 도시된 바와 같이, 제 2 실리콘 기판(2)의 후면, 즉 접합면의 반대면을 후면 연마하여, 제 2 실리콘 기판(2)의 두께가 5 내지 40㎛가 되도록 한다. 즉, 제 2 실리콘 기판(2)의 두께는 통상적으로 720 내지 725㎛ 정도이므로, 제 2 실리콘 기판(2) 두께의 94 내지 99%를 연마하여 제거한다.
이러한 후면 공정 중에는 파티클이 발생되고, 이 파티클은 제 2 실리콘 기판(2)의 후면에 붙게 되므로, 이를 제거하기 위한 공정이 실시된다. 제 2 실리콘 기판(2)의 후면을 회전 식각 장비를 이용해서 습식 식각하여, 파티클을 제거함과 동시에 제 2 실리콘 기판(2)의 두께가 2 내지 20㎛가 되도록 한다. 즉, 제 2 실리콘 기판(2) 두께의 50 내지 60%를 제거한다. 한편, 습식 식각 용액으로는 HNO3와 HF와 H2SO4및 H3PO4가 0.5∼5 : 0.5∼2 : 0.5∼1 : 0.5∼3의 부피비로 혼합된 용액이 사용된다. 또한, 회전 습식 식각은 제 2 실리콘 기판(2)을 650 내지 800rpm, 식각 용액의 유량을 0.6 내지 1.2 ℓ/min으로 하여 60 내지 90초 동안 실시하는 것이 바람직하다.
이어서, 도 4와 같이, 제 2 실리콘 기판(2)의 후면을 화학기계적 연마법으로 연마한다. 이때, 제 2 실리콘 기판(2)을 100 내지 200Å 정도 제거한다. 한편, 화학기계적 연마는, 연마 패드의 회전 속도를 20 내지 70rpm, 각 실리콘 기판이 고정된 척의 회전 속도를 15 내지 30 rpm, 척이 연마 패드를 누르는 압력을 5.5 내지 7 psi로 하여 실시하는 것이 바람직하다.
화학기계적 연마 후에, 전체를 세정조에서 세정한다. 세정 용액으로는 NH4OH와 H2O2및 H20가 1 : 0.5∼1 : 5∼10의 부피비로 혼합된 용액으로 45 내지 80℃의 온도하에서 10 내지 20분 동안 실시하는 것이 바람직하다. 또한, 세정 효과를 극대화하기 위해, 세정 중에 초음파를 인가하는 것도 하나의 바람직한 세정 방법이 될 수 있다.
마지막으로, 브러시로 제 2 실리콘 기판(2)의 후면을 세정하는데, 이때 NH4OH와 탈이온수(Deionized Water)를 공급하면서 브러싱하는 것이 바람직하다.
[실시예 2]
본 실시예 2는 제 2 실리콘 기판에 붕소 이온층이 적용된 제조 방법으로서, 두 실리콘 기판을 접합하기 전에 제 2 실리콘 기판에 붕소 이온을 먼저 주입한다. 붕소 이온은 2,500 내지 5,000Å 깊이로, 5×1015내지 2×1016/㎠ 정도의 양으로 주입한다.
이후의 공정은 실시예 1과 동일한 조건하에서 동일하게 진행되는데, 다만 화학기계적 연마 후 세정 공정을 실시하기 전에, 붕소 이온층을 제거하기 위한 고온 열처리 공정을 실시한다. 고온 열처리 공정은 5 내지 15 slm의 유량의 수소 또는 아르곤 가스 분위기하에서 950∼1,250℃의 온도로 1 내지 5시간 동안 수행한다.
이상에서와 같이, 본 발명은 후면 연마 공정과 화학기계적 연마 공정 사이에 회전 습식 식각 공정이 실시되므로, 후면 연마 공정 중에 발생되어 제 2 실리콘 기판의 후면에 붙은 파티클을 완전하게 제거하는 것이 가능해진다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (9)

  1. 제 1 실리콘 기판의 접합면에 열산화막을 형성하고, 상기 열산화막을 매개로 제 1 실리콘 기판에 제 2 실리콘 기판을 접합하는 단계;
    상기 제 2 실리콘 기판의 후면을 연마하여, 상기 제 2 실리콘 기판의 일부분을 연마하여 제거하는 단계;
    상기 제 2 실리콘 기판의 후면을 회전 습식 식각하여, 상기 후면 연마 공정에서 발생되어 제 2 실리콘 기판의 후면에 붙은 파티클을 제거하는 단계;
    상기 제 2 실리콘 기판의 후면을 화학기계적 연마법으로 연마하여 평탄화시키는 단계; 및
    상기 접합된 제 1 및 제 2 실리콘 기판을 세정하는 단계를 포함하는 것을 특징으로 하는 실리콘 온 인슐레이터 웨이퍼의 제조 방법.
  2. 제 1 항에 있어서, 상기 회전 습식 식각 공정은 HNO3와 HF와 H2SO4,및 H3PO4가 혼합된 식각 용액으로 실시하는 것을 특징으로 하는 실리콘 온 인슐레이터 웨이퍼의 제조 방법.
  3. 제 2 항에 있어서, HNO3와 HF와 H2SO4,및 H3PO4가 혼합된 부피비는 0.5∼5 : 0.5∼2 : 0.5∼1 : 0.5∼3인 것을 특징으로 하는 실리콘 온 인슐레이터 웨이퍼의 제조방법.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 회전 습식 식각 공정은 제 2 실리콘 기판을 회전시키는 속도를 650 내지 800rpm, 식각 용액의 유량을 0.6 내지 1.2ℓ/min으로 하여 60 내지 90초 동안 실시하는 것을 특징으로 하는 실리콘 온 인슐레이터 웨이퍼의 제조 방법.
  5. 제 1 항에 있어서, 상기 화학기계적 연마 공정은 연마 패드의 회전 속도를 20 내지 70rpm, 각 실리콘 기판이 고정된 척의 회전 속도를 15 내지 30rpm, 척이 연마 패드를 누르는 압력을 5.5 내지 7 psi로 하여 실시하는 것을 특징으로 하는 실리콘 온 인슐레이터 웨이퍼의 제조 방법.
  6. 제 1 항에 있어서, 상기 화학기계적 연마 공정 후에 실시하는 세정 공정은 습식 세정과 브러시에 의한 세정 단계로 이루어진 것을 특징으로 하는 실리콘 온 인슐레이터 웨이퍼의 제조 방법.
  7. 제 6 항에 있어서, 상기 습식 세정 공정은 NH4OH와 H2O2및 H20가 1 : 0.5∼1 : 5∼10의 부피비로 혼합된 용액으로 45 내지 80℃의 온도하에서 10 내지 20분 동안 실시하는 것을 특징으로 하는 실리콘 온 인슐레이터 웨이퍼의 제조 방법.
  8. 제 7 항에 있어서, 상기 습식 세정 공정은 초음파를 인가하면서 실시하는 것을 특징으로 하는 실리콘 온 인슐레이터 웨이퍼의 제조 방법.
  9. 제 6 항에 있어서, 상기 브러싱에 의한 세정은 NH4OH와 탈이온수를 공급하면서 실시하는 것을 특징으로 하는 실리콘 온 인슐레이터 웨이퍼의 제조 방법.
KR1019980059974A 1998-12-29 1998-12-29 실리콘 온 인슐레이터 웨이퍼의 제조방법 KR20000043576A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980059974A KR20000043576A (ko) 1998-12-29 1998-12-29 실리콘 온 인슐레이터 웨이퍼의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980059974A KR20000043576A (ko) 1998-12-29 1998-12-29 실리콘 온 인슐레이터 웨이퍼의 제조방법

Publications (1)

Publication Number Publication Date
KR20000043576A true KR20000043576A (ko) 2000-07-15

Family

ID=19566832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980059974A KR20000043576A (ko) 1998-12-29 1998-12-29 실리콘 온 인슐레이터 웨이퍼의 제조방법

Country Status (1)

Country Link
KR (1) KR20000043576A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128725B1 (ko) * 2005-06-30 2012-03-23 매그나칩 반도체 유한회사 반도체 장치의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128725B1 (ko) * 2005-06-30 2012-03-23 매그나칩 반도체 유한회사 반도체 장치의 제조방법

Similar Documents

Publication Publication Date Title
KR101151458B1 (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
US6548382B1 (en) Gettering technique for wafers made using a controlled cleaving process
US6145148A (en) Method and apparatus for cleaning of semiconductor substrates using hydrofluoric acid (HF)
JP3684401B2 (ja) Ｓｏｉウェーハの製造方法
US8202785B2 (en) Surface treatment for molecular bonding
KR20010070458A (ko) 반도체 기판, 반도체 디바이스 및 그 제조 방법
KR19990063519A (ko) 반도체물품의 에칭방법과 장치 및 이것을 사용한 반도체물품의 제조방법
WO2005074033A1 (ja) Ｓｏｉウェーハの製造方法
JP2005340622A (ja) Ｓｏｉ基板及びその製造方法
KR100856170B1 (ko) 반도체 웨이퍼의 처리방법
US9263249B2 (en) Method and apparatus for manufacturing semiconductor device
CN101320684B (zh) 半导体基板的制造方法
KR100827907B1 (ko) 실리콘 기판의 세정방법
JP3948035B2 (ja) 張り合わせｓｏｉ基板の作成方法
KR20000043576A (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
US11443941B2 (en) Silicon on insulator structure and method of making the same
TW200525620A (en) Method for processingSOI substrate
KR100291515B1 (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
JP3924551B2 (ja) Ｓｏｉウェハ製造方法
KR100298203B1 (ko) 실리콘 온 인슐레이터 기판 제조 방법
KR100286772B1 (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
JP3216535B2 (ja) Ｓｏｉ基板およびその製造方法
JPH1197654A (ja) 半導体基板の製造方法
KR100291520B1 (ko) 에스오아이 반도체 기판의 제조방법
KR20000040424A (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination