JP3932442B2 - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法 Download PDFInfo
- Publication number
- JP3932442B2 JP3932442B2 JP18357899A JP18357899A JP3932442B2 JP 3932442 B2 JP3932442 B2 JP 3932442B2 JP 18357899 A JP18357899 A JP 18357899A JP 18357899 A JP18357899 A JP 18357899A JP 3932442 B2 JP3932442 B2 JP 3932442B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon layer
- semiconductor
- soi substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 99
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 87
- 229910052710 silicon Inorganic materials 0.000 claims description 87
- 239000010703 silicon Substances 0.000 claims description 87
- 238000000034 method Methods 0.000 claims description 77
- 238000005530 etching Methods 0.000 claims description 24
- -1 boron ion Chemical class 0.000 claims description 21
- 229910052796 boron Inorganic materials 0.000 claims description 19
- 238000002955 isolation Methods 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 230000002265 prevention Effects 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000013505 freshwater Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76275—Vertical isolation by bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の製造方法に関し、特に、素子分離膜を備えたＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板の製造方法に関する。
【０００２】
【従来の技術】
半導体素子の高集積化かつ高性能化に伴い、バルクシリコンからなるシリコン基板の代わりに、ＳＯＩ基板を用いた半導体集積技術が注目されつつある。ＳＯＩ基板は、支持手段のベース層と素子の形成される半導体層との間に埋め込み酸化膜が介在した構造であって、ＳＯＩ基板上に形成された半導体素子は、完全な素子分離、寄生容量の減少、高速動作が可能であるという利点を有する。
【０００３】
従来、ＳＯＩ基板の製造方法としては、ＳＩＭＯＸ（ｓｅｐｅｒａｔｉｏｎ ｂｙ ｉｍｐｌａｎｔｅｄｏｘｙｇｅｎ）法とボンディング法が用いられている。ＳＩＭＯＸ法を用いたＳＯＩ基板の製造方法では、まず、バルクシリコンからなるシリコン基板を備え、酸素イオンが前記シリコン基板の上部表面から所定の深さでイオン注入される。しかる後、シリコン基板は、酸素イオンとシリコンとが反応するように、アニーリングされ、その結果、埋め込み酸化膜が、前記シリコン基板がベース層と半導体層に分離されるように、前記シリコン基板内に形成される。しかしながら、ＳＩＭＯＸ法を用いたＳＯＩ基板の製造方法は、素子の形成される半導体層の厚さを調節し難く、かつ作製時間が長いという短所がある。
【０００４】
ボンディング法を用いたＳＯＩ基板の製造方法では、まず、支持手段のベースシリコン層を備え、埋め込み酸化膜が前記ベースシリコン層上に形成される。次に、素子の形成される半導体シリコン層が前記埋め込み酸化膜上にボンディングされた後、所望の厚さの半導体層が得られるように、前記半導体シリコン層が、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程により後面研磨される。ボンディング法を用いたＳＯＩ基板の製造方法は、ＳＩＭＯＸ法と比較して、半導体層の厚さを容易に調節でき、かつ製造時間が短いという利点がある。しかも、ＳＯＩ基板を製造する間、半導体層に素子分離膜が備えられるので、公知の半導体製造工程にて素子分離膜を形成するための工程を省略させることができるという利点もある。
【０００５】
図１から図４は、ボンディング法を用いた従来技術によるＳＯＩ基板の製造方法を説明するための工程断面図であって、順にその製造方法を説明する。まず、図１に示すように、支持手段のベースシリコン層１を備え、第１酸化膜２が前記ベースシリコン層１上に形成される。
【０００６】
次に、図２に示すように、半導体シリコン層３を備え、トレンチ４は公知のエッチング工程にて前記半導体シリコン層３の上部表面に形成される。ここで、前記トレンチ４は素子の形成される半導体層の厚さと類似している深さを持つ。第２酸化膜５は前記トレンチ４を完全に埋め込まれる程度の厚さで形成される。
【０００７】
続いて、図３に示すように、ベース層１と半導体シリコン層３は、第１酸化膜２と第２酸化膜５とがコンタクトされるようにボンディングされた後、ベースシリコン層１と半導体シリコン層３との間のボンディング強度が増加するようにアニーリングされる。
【０００８】
さらに、図４に示す、半導体シリコン層３が、トレンチ４に埋め込まれた第２酸化膜５を研磨停止層としてＣＭＰ工程により後面研磨され、その結果、ベースシリコン層１と、前記ベースシリコン層１上に配置された埋め込み酸化膜７と、前記埋め込み酸化膜７上に配置され、素子分離膜８を持つ半導体層３ａとを含むＳＯＩ基板１０が得られる。
【０００９】
一般に、ＳＯＩ基板上に形成される半導体素子の特性は、素子の形成される半導体層の厚さの均一度に大きく依存する。よって、ボンディング法を用いてＳＯＩ基板を製造する場合には、半導体層の厚さの均一度を確保することがより重要である。
【００１０】
【発明が解決しようとする課題】
ところで、前述したように、半導体シリコン層に素子分離膜を形成した後、半導体層を得るために、ＣＭＰ工程を用いて前記半導体シリコン層を研磨すれば、図４に示すように、半導体層３ａの表面でわん状変形（ｄｉｓｈｉｎｇ：Ｄ）現象が発生し、この様なわん状変形により半導体層３ａの厚さは不均一になる。よって、前記半導体層３ａに素子を形成する場合には、素子特性の向上が期待できない。
【００１１】
従って、本発明の目的は、半導体層の表面でわん状変形が発生することを防止することで、前記半導体層の厚さの均一度が向上できるＳＯＩ基板の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
前記目的を達成するための本発明の実施例によるＳＯＩ基板の製造方法は、ベースシリコン層と半導体シリコン層を提供する段階；前記ベースシリコン層上に埋め込み酸化膜を形成する段階；前記半導体シリコン層内に不純物層を形成する段階；前記半導体シリコン層にトレンチを形成する段階；前記ベースシリコン層上の埋め込み酸化膜と前記半導体シリコン層のトレンチの形成面がコンタクトされるように、前記ベースシリコン層と半導体シリコン層をボンディングする段階；所望の厚さの半導体層が得られかつ前記トレンチの底面部が露出するように、前記半導体シリコン層をエッチバックする段階；前記トレンチ以外の半導体層上にエッチング停止層を形成する段階；前記半導体層とエッチング停止層との積層物間の領域が埋め込まれる厚さで酸化膜を形成する段階；前記エッチング停止層を用いて前記酸化膜をエッチングすることにより、前記半導体層とエッチング停止層との積層物間の領域に酸化膜からなる素子分離膜を形成する段階；及び、前記エッチング停止層を除去する段階を含み、前記不純物層はホウ素イオン層である。
【００１３】
【発明の実施の形態】
図５に示すように、支持機能を行うベースシリコン層１１を備え、埋め込み酸化膜１２として５００〜１０，０００Å厚さを持つ熱酸化膜が、前記ベースシリコン層１１の一側面を熱酸化させることにより形成される。前記埋め込み酸化膜１２は、熱酸化工程による熱酸化膜の代りに、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によるＢＰＳＧ膜、Ｏ ３ −ＴＥＯＳ膜、高密度プラズマ酸化膜のうちで選択される一つのＣＶＤ酸化膜で形成する事も出来る。
【００１４】
次に、図６に示すように、素子形成のための半導体シリコン層１３を備え、ホウ素イオン層１４が、前記半導体シリコン層１３内に前記半導体シリコン層１３の上部表面から第１深さで形成される。前記ホウ素イオン層１４は、半導体シリコン層１３内にホウ素イオンを１０〜２００ｋｅＶのエネルギー、及び１．０×１０１５〜３．０×１０１６ｄｏｓｅ／ｃｍ ２ のイオン注入量でイオン注入した後、ホウ素イオンのイオン注入された半導体シリコン層１３を、所定温度でアニーリングすることにより形成される。トレンチ１５は、公知のエッチング工程により前記半導体シリコン層１３の上部表面に形成される。前記トレンチ１５は、前記第１深さを持つホウ素イオン層１４より深い第２深さで形成される。
【００１５】
続いて、図７に示すように、ベースシリコン層１１と半導体シリコン層１３は、前記ベースシリコン層１１上に形成された埋め込み酸化膜１２と、トレンチの形成された半導体シリコンの上部表面とがコンタクトされるように、７．５×１０ー１〜７．５×１０ー４の真空下でボンディングされる。その後、ボンディングされたベースシリコン層１１と半導体シリコン層１３との間のボンディング強度が増加するように、８００〜１，２００℃の温度、窒素または酸素雰囲気下で３０〜１２０分間アニーリングされる。一方、ベースシリコン層１１と半導体シリコン層１３をボンディングする以前に、それぞれのボンディング表面が新水性を持つように、ＮＨ ４ ＯＨ、Ｈ ２ Ｏ ２ 、Ｈ ２ ０が１：４：２０の体積比で混合した第１溶液、またはＨ ２ ＳＯ ４ 、Ｈ ２ Ｏが４：１の体積比で混合した第２溶液で洗浄したり、あるいは第１溶液と第２溶液により連続的に洗浄したいりする。
【００１６】
続いて、図８に示すように、半導体シリコン層１３は、その後面が、公知のＣＭＰまたはエッチバック工程の一つ、望ましくはＣＭＰ工程によりトレンチの底面部に隣接した部分まで１次研磨される。この時、トレンチ１５の底面部の上部に残っている半導体シリコン層１３の厚さは、１，０００〜３０，０００Åとなるようにするのが望ましい。
【００１７】
続いて、図９に示すように、１次研磨された半導体シリコン層１３の後面は、ホウ素イオン層１４が露出するまで、ウェットエッチング工程により除去される。ここで、ウェットエッチング工程は、ＮＨ ４ ＯＨ、Ｈ ２ Ｏ ２ 、Ｈ ２ Ｏが１〜２：０〜０．０２：１〜５の体積比で混合したエッチング液を用いて行い、ＮＨ ４ ＯＨの代りにＫＯＨが混合したエッチング液を用いる事も出来る。エッチング工程の結果、半導体シリコン層１３に形成されたトレンチ１５は露出し、残っている半導体シリコン層１３は、前記トレンチ１５により分離され、この時、半導体シリコン層１３はホウ素イオン層１４により均一な厚さを持つようになる。
【００１８】
続いて、図１０に示すように、半導体シリコン層の後面は、ホウ素イオン層が除去されるように、ＣＭＰ工程にて２次研磨することにより、半導体層１３ａが得られる。前記２次ＣＭＰ工程は、チャックテーブル（Ｃｈｕｃｋ Ｔａｂｌｅ）の回転速度が１０〜３０ｒｐｍ、スピンドル（Ｓｐｉｎｄｌｅ）により加える圧力が４〜８ｐｓｉ、前記スピンドルの回転速度が２０〜４０ｒｐｍの条件下で行われる。続いて、前記半導体層１３ａは、その表面上に残っているホウ素イオンを完全に除去し、特に、前述した工程の間に損なわれた結晶性を回復させるために、８００〜１，３００℃の温度及び水素雰囲気下で３０〜１２０分間アニーリングされる。
【００１９】
続いて、図１１に示すように、シリコン窒化膜１６は、トレンチが十分に埋め込まれる程度の厚さ、例えば５００〜５，０００Åの厚さで蒸着された後、前記トレンチにより分離された半導体層１３ａ間の領域を除いた半導体層１３ａ上のみに残っているように、エッチングされる。ここで、半導体層１３ａ上に残っているシリコン窒化膜１６は、後続工程のエッチング工程時にエッチング停止層としての機能を行う。
【００２０】
続いて、図１２に示すように、シリコン酸化膜１７は、シリコン窒化膜１６と半導体層１３ａ間の空間を十分に埋め込まれる程度の厚さ、例えば１，０００〜２０，０００Åの厚さで蒸着される。
【００２１】
続いて、図１３に示すように、シリコン酸化膜１７が、シリコン窒化膜１６をエッチング停止層としてエッチバック工程によりエッチングされる。ここで、半導体１３ａとシリコン窒化膜１６との積層物間に残っているシリコン酸化膜は素子分離膜１７ａとなる。
【００２２】
続いて、図１４に示すように、エッチング停止層として用いたシリコン窒化膜は除去され、その結果、素子分離膜１７ａを備えたＳＯＩ基板２０が得られる。
【００２３】
【発明の効果】
以上のように、本発明によれば、ホウ素イオン層を用いて研磨工程を行うため、均一な厚さの半導体層が得られる。また、半導体層を得た後に素子分離膜を形成するため、前記半導体層の表面でわん状変形が発生されることが防止できる。よって、半導体層の厚さの均一度が向上できるので、この様なＳＯＩ基板の半導体層に形成される素子の特性向上も期待できる。
【００２４】
尚、本発明の好適な一実施例を図示して説明したが、本発明は前記の実施例に限らず、当該発明の属する分野における通常の知識を有する者であれば、技術的範囲から逸脱しない範囲内で多様に実施・変更することができる。
【図面の簡単な説明】
【図１】ボンディング法を用いた従来技術によるＳＯＩ基板の製造方法を説明するための工程断面図である。
【図２】図１の次の工程を示す工程断面図である。
【図３】図２の次の工程を示す工程断面図である。
【図４】図３の次の工程を示す工程断面図である。
【図５】本発明の実施例による素子分離膜を備えたＳＯＩ基板の製造方法を説明するための工程断面図である。
【図６】図５の次の工程を示す工程断面図である。
【図７】図６の次の工程を示す工程断面図である。
【図８】図７の次の工程を示す工程断面図である。
【図９】図８の次の工程を示す工程断面図である。
【図１０】図９の次の工程を示す工程断面図である。
【図１１】図１０の次の工程を示す工程断面図である。
【図１２】図１１の次の工程を示す工程断面図である。
【図１３】図１２の次の工程を示す工程断面図である。
【図１４】図１３の次の工程を示す工程断面図である。
【符号の説明】
１１ ベースシリコン層
１２ 埋め込み酸化膜
１３ 半導体シリコン層
１４ ホウ素イオン層
１５ トレンチ
１３ａ 半導体層
１６ シリコン窒化膜
１７ シリコン酸化膜
１７ａ 素子分離膜
２０ ＳＯＩ基板
【発明の属する技術分野】
本発明は、半導体素子の製造方法に関し、特に、素子分離膜を備えたＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板の製造方法に関する。
【０００２】
【従来の技術】
半導体素子の高集積化かつ高性能化に伴い、バルクシリコンからなるシリコン基板の代わりに、ＳＯＩ基板を用いた半導体集積技術が注目されつつある。ＳＯＩ基板は、支持手段のベース層と素子の形成される半導体層との間に埋め込み酸化膜が介在した構造であって、ＳＯＩ基板上に形成された半導体素子は、完全な素子分離、寄生容量の減少、高速動作が可能であるという利点を有する。
【０００３】
従来、ＳＯＩ基板の製造方法としては、ＳＩＭＯＸ（ｓｅｐｅｒａｔｉｏｎ ｂｙ ｉｍｐｌａｎｔｅｄｏｘｙｇｅｎ）法とボンディング法が用いられている。ＳＩＭＯＸ法を用いたＳＯＩ基板の製造方法では、まず、バルクシリコンからなるシリコン基板を備え、酸素イオンが前記シリコン基板の上部表面から所定の深さでイオン注入される。しかる後、シリコン基板は、酸素イオンとシリコンとが反応するように、アニーリングされ、その結果、埋め込み酸化膜が、前記シリコン基板がベース層と半導体層に分離されるように、前記シリコン基板内に形成される。しかしながら、ＳＩＭＯＸ法を用いたＳＯＩ基板の製造方法は、素子の形成される半導体層の厚さを調節し難く、かつ作製時間が長いという短所がある。
【０００４】
ボンディング法を用いたＳＯＩ基板の製造方法では、まず、支持手段のベースシリコン層を備え、埋め込み酸化膜が前記ベースシリコン層上に形成される。次に、素子の形成される半導体シリコン層が前記埋め込み酸化膜上にボンディングされた後、所望の厚さの半導体層が得られるように、前記半導体シリコン層が、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程により後面研磨される。ボンディング法を用いたＳＯＩ基板の製造方法は、ＳＩＭＯＸ法と比較して、半導体層の厚さを容易に調節でき、かつ製造時間が短いという利点がある。しかも、ＳＯＩ基板を製造する間、半導体層に素子分離膜が備えられるので、公知の半導体製造工程にて素子分離膜を形成するための工程を省略させることができるという利点もある。
【０００５】
図１から図４は、ボンディング法を用いた従来技術によるＳＯＩ基板の製造方法を説明するための工程断面図であって、順にその製造方法を説明する。まず、図１に示すように、支持手段のベースシリコン層１を備え、第１酸化膜２が前記ベースシリコン層１上に形成される。
【０００６】
次に、図２に示すように、半導体シリコン層３を備え、トレンチ４は公知のエッチング工程にて前記半導体シリコン層３の上部表面に形成される。ここで、前記トレンチ４は素子の形成される半導体層の厚さと類似している深さを持つ。第２酸化膜５は前記トレンチ４を完全に埋め込まれる程度の厚さで形成される。
【０００７】
続いて、図３に示すように、ベース層１と半導体シリコン層３は、第１酸化膜２と第２酸化膜５とがコンタクトされるようにボンディングされた後、ベースシリコン層１と半導体シリコン層３との間のボンディング強度が増加するようにアニーリングされる。
【０００８】
さらに、図４に示す、半導体シリコン層３が、トレンチ４に埋め込まれた第２酸化膜５を研磨停止層としてＣＭＰ工程により後面研磨され、その結果、ベースシリコン層１と、前記ベースシリコン層１上に配置された埋め込み酸化膜７と、前記埋め込み酸化膜７上に配置され、素子分離膜８を持つ半導体層３ａとを含むＳＯＩ基板１０が得られる。
【０００９】
一般に、ＳＯＩ基板上に形成される半導体素子の特性は、素子の形成される半導体層の厚さの均一度に大きく依存する。よって、ボンディング法を用いてＳＯＩ基板を製造する場合には、半導体層の厚さの均一度を確保することがより重要である。
【００１０】
【発明が解決しようとする課題】
ところで、前述したように、半導体シリコン層に素子分離膜を形成した後、半導体層を得るために、ＣＭＰ工程を用いて前記半導体シリコン層を研磨すれば、図４に示すように、半導体層３ａの表面でわん状変形（ｄｉｓｈｉｎｇ：Ｄ）現象が発生し、この様なわん状変形により半導体層３ａの厚さは不均一になる。よって、前記半導体層３ａに素子を形成する場合には、素子特性の向上が期待できない。
【００１１】
従って、本発明の目的は、半導体層の表面でわん状変形が発生することを防止することで、前記半導体層の厚さの均一度が向上できるＳＯＩ基板の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
前記目的を達成するための本発明の実施例によるＳＯＩ基板の製造方法は、ベースシリコン層と半導体シリコン層を提供する段階；前記ベースシリコン層上に埋め込み酸化膜を形成する段階；前記半導体シリコン層内に不純物層を形成する段階；前記半導体シリコン層にトレンチを形成する段階；前記ベースシリコン層上の埋め込み酸化膜と前記半導体シリコン層のトレンチの形成面がコンタクトされるように、前記ベースシリコン層と半導体シリコン層をボンディングする段階；所望の厚さの半導体層が得られかつ前記トレンチの底面部が露出するように、前記半導体シリコン層をエッチバックする段階；前記トレンチ以外の半導体層上にエッチング停止層を形成する段階；前記半導体層とエッチング停止層との積層物間の領域が埋め込まれる厚さで酸化膜を形成する段階；前記エッチング停止層を用いて前記酸化膜をエッチングすることにより、前記半導体層とエッチング停止層との積層物間の領域に酸化膜からなる素子分離膜を形成する段階；及び、前記エッチング停止層を除去する段階を含み、前記不純物層はホウ素イオン層である。
【００１３】
【発明の実施の形態】
図５に示すように、支持機能を行うベースシリコン層１１を備え、埋め込み酸化膜１２として５００〜１０，０００Å厚さを持つ熱酸化膜が、前記ベースシリコン層１１の一側面を熱酸化させることにより形成される。前記埋め込み酸化膜１２は、熱酸化工程による熱酸化膜の代りに、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によるＢＰＳＧ膜、Ｏ ３ −ＴＥＯＳ膜、高密度プラズマ酸化膜のうちで選択される一つのＣＶＤ酸化膜で形成する事も出来る。
【００１４】
次に、図６に示すように、素子形成のための半導体シリコン層１３を備え、ホウ素イオン層１４が、前記半導体シリコン層１３内に前記半導体シリコン層１３の上部表面から第１深さで形成される。前記ホウ素イオン層１４は、半導体シリコン層１３内にホウ素イオンを１０〜２００ｋｅＶのエネルギー、及び１．０×１０１５〜３．０×１０１６ｄｏｓｅ／ｃｍ ２ のイオン注入量でイオン注入した後、ホウ素イオンのイオン注入された半導体シリコン層１３を、所定温度でアニーリングすることにより形成される。トレンチ１５は、公知のエッチング工程により前記半導体シリコン層１３の上部表面に形成される。前記トレンチ１５は、前記第１深さを持つホウ素イオン層１４より深い第２深さで形成される。
【００１５】
続いて、図７に示すように、ベースシリコン層１１と半導体シリコン層１３は、前記ベースシリコン層１１上に形成された埋め込み酸化膜１２と、トレンチの形成された半導体シリコンの上部表面とがコンタクトされるように、７．５×１０ー１〜７．５×１０ー４の真空下でボンディングされる。その後、ボンディングされたベースシリコン層１１と半導体シリコン層１３との間のボンディング強度が増加するように、８００〜１，２００℃の温度、窒素または酸素雰囲気下で３０〜１２０分間アニーリングされる。一方、ベースシリコン層１１と半導体シリコン層１３をボンディングする以前に、それぞれのボンディング表面が新水性を持つように、ＮＨ ４ ＯＨ、Ｈ ２ Ｏ ２ 、Ｈ ２ ０が１：４：２０の体積比で混合した第１溶液、またはＨ ２ ＳＯ ４ 、Ｈ ２ Ｏが４：１の体積比で混合した第２溶液で洗浄したり、あるいは第１溶液と第２溶液により連続的に洗浄したいりする。
【００１６】
続いて、図８に示すように、半導体シリコン層１３は、その後面が、公知のＣＭＰまたはエッチバック工程の一つ、望ましくはＣＭＰ工程によりトレンチの底面部に隣接した部分まで１次研磨される。この時、トレンチ１５の底面部の上部に残っている半導体シリコン層１３の厚さは、１，０００〜３０，０００Åとなるようにするのが望ましい。
【００１７】
続いて、図９に示すように、１次研磨された半導体シリコン層１３の後面は、ホウ素イオン層１４が露出するまで、ウェットエッチング工程により除去される。ここで、ウェットエッチング工程は、ＮＨ ４ ＯＨ、Ｈ ２ Ｏ ２ 、Ｈ ２ Ｏが１〜２：０〜０．０２：１〜５の体積比で混合したエッチング液を用いて行い、ＮＨ ４ ＯＨの代りにＫＯＨが混合したエッチング液を用いる事も出来る。エッチング工程の結果、半導体シリコン層１３に形成されたトレンチ１５は露出し、残っている半導体シリコン層１３は、前記トレンチ１５により分離され、この時、半導体シリコン層１３はホウ素イオン層１４により均一な厚さを持つようになる。
【００１８】
続いて、図１０に示すように、半導体シリコン層の後面は、ホウ素イオン層が除去されるように、ＣＭＰ工程にて２次研磨することにより、半導体層１３ａが得られる。前記２次ＣＭＰ工程は、チャックテーブル（Ｃｈｕｃｋ Ｔａｂｌｅ）の回転速度が１０〜３０ｒｐｍ、スピンドル（Ｓｐｉｎｄｌｅ）により加える圧力が４〜８ｐｓｉ、前記スピンドルの回転速度が２０〜４０ｒｐｍの条件下で行われる。続いて、前記半導体層１３ａは、その表面上に残っているホウ素イオンを完全に除去し、特に、前述した工程の間に損なわれた結晶性を回復させるために、８００〜１，３００℃の温度及び水素雰囲気下で３０〜１２０分間アニーリングされる。
【００１９】
続いて、図１１に示すように、シリコン窒化膜１６は、トレンチが十分に埋め込まれる程度の厚さ、例えば５００〜５，０００Åの厚さで蒸着された後、前記トレンチにより分離された半導体層１３ａ間の領域を除いた半導体層１３ａ上のみに残っているように、エッチングされる。ここで、半導体層１３ａ上に残っているシリコン窒化膜１６は、後続工程のエッチング工程時にエッチング停止層としての機能を行う。
【００２０】
続いて、図１２に示すように、シリコン酸化膜１７は、シリコン窒化膜１６と半導体層１３ａ間の空間を十分に埋め込まれる程度の厚さ、例えば１，０００〜２０，０００Åの厚さで蒸着される。
【００２１】
続いて、図１３に示すように、シリコン酸化膜１７が、シリコン窒化膜１６をエッチング停止層としてエッチバック工程によりエッチングされる。ここで、半導体１３ａとシリコン窒化膜１６との積層物間に残っているシリコン酸化膜は素子分離膜１７ａとなる。
【００２２】
続いて、図１４に示すように、エッチング停止層として用いたシリコン窒化膜は除去され、その結果、素子分離膜１７ａを備えたＳＯＩ基板２０が得られる。
【００２３】
【発明の効果】
以上のように、本発明によれば、ホウ素イオン層を用いて研磨工程を行うため、均一な厚さの半導体層が得られる。また、半導体層を得た後に素子分離膜を形成するため、前記半導体層の表面でわん状変形が発生されることが防止できる。よって、半導体層の厚さの均一度が向上できるので、この様なＳＯＩ基板の半導体層に形成される素子の特性向上も期待できる。
【００２４】
尚、本発明の好適な一実施例を図示して説明したが、本発明は前記の実施例に限らず、当該発明の属する分野における通常の知識を有する者であれば、技術的範囲から逸脱しない範囲内で多様に実施・変更することができる。
【図面の簡単な説明】
【図１】ボンディング法を用いた従来技術によるＳＯＩ基板の製造方法を説明するための工程断面図である。
【図２】図１の次の工程を示す工程断面図である。
【図３】図２の次の工程を示す工程断面図である。
【図４】図３の次の工程を示す工程断面図である。
【図５】本発明の実施例による素子分離膜を備えたＳＯＩ基板の製造方法を説明するための工程断面図である。
【図６】図５の次の工程を示す工程断面図である。
【図７】図６の次の工程を示す工程断面図である。
【図８】図７の次の工程を示す工程断面図である。
【図９】図８の次の工程を示す工程断面図である。
【図１０】図９の次の工程を示す工程断面図である。
【図１１】図１０の次の工程を示す工程断面図である。
【図１２】図１１の次の工程を示す工程断面図である。
【図１３】図１２の次の工程を示す工程断面図である。
【図１４】図１３の次の工程を示す工程断面図である。
【符号の説明】
１１ ベースシリコン層
１２ 埋め込み酸化膜
１３ 半導体シリコン層
１４ ホウ素イオン層
１５ トレンチ
１３ａ 半導体層
１６ シリコン窒化膜
１７ シリコン酸化膜
１７ａ 素子分離膜
２０ ＳＯＩ基板
Claims (15)
- ベースシリコン層と半導体シリコン層を提供する段階；前記ベースシリコン層上に埋め込み酸化膜を形成する段階；前記半導体シリコン層内に不純物層を形成する段階；前記半導体シリコン層にトレンチを形成する段階；前記ベースシリコン層上の埋め込み酸化膜と前記半導体シリコン層のトレンチの形成面がコンタクトされるように、前記ベースシリコン層と半導体シリコン層をボンディングする段階；所望の厚さの半導体層が得られかつ前記トレンチの底面部が露出するように、前記半導体シリコン層をエッチバックする段階；前記トレンチ以外の半導体層上にエッチング停止層を形成する段階；前記半導体層とエッチング停止層との積層物間の領域が埋め込まれる厚さで酸化膜を形成する段階；前記エッチング停止層を用いて前記酸化膜をエッチングすることにより、前記半導体層とエッチング停止層との積層物間の領域に酸化膜からなる素子分離膜を形成する段階；及び、前記エッチング停止層を除去する段階を含み、前記不純物層はホウ素イオン層であることを特徴とするＳＯＩ基板の製造方法。
- 前記ホウ素イオン層は、前記半導体シリコン層内にホウ素イオンを、１０〜２００ｋｅＶのエネルギー、及び１．０×１０１５〜３．０×１０１６ｄｏｓｅ／ｃｍ ２ のイオン注入量でイオン注入する段階；及びホウ素イオンのイオン注入された前記半導体シリコン層をアニーリングする段階を行って形成することを特徴とする請求項１記載のＳＯＩ基板の製造方法。
- 前記ホウ素イオン層は、前記トレンチより浅い深さで形成されることを特徴とする請求項１記載のＳＯＩ基板の製造方法。
- 前記ベースシリコン層と半導体シリコン層をボンディングする以前に、前記ベースシリコン層と半導体シリコン層のボンディング表面を親水性処理する段階をさらに含むことを特徴とする請求項１記載のＳＯＩ基板の製造方法。
- 前記新水性処理は、ＮＨ４ＯＨ、Ｈ２Ｏ２、Ｈ２０が１：４：２０の体積比で混合した第１溶液、またはＨ２ＳＯ４、Ｈ２Ｏが４：１の体積比で混合した第２溶液で洗浄したり、あるいは第１溶液と第２溶液で連続的に洗浄したりすることを特徴とする請求項４記載のＳＯＩ基板の製造方法。
- 前記ベースシリコン層と半導体シリコン層をボンディングした後に、前記ベースシリコン層と半導体シリコン層との間のボンディング強度を高めるためにアニーリングする段階をさらに含むことを特徴とする請求項１記載のＳＯＩ基板の製造方法。
- 前記アニーリングは、８００〜１，２００℃の温度、窒素または酸素雰囲気下で３０〜１２０分間行うことを特徴とする請求項６記載のＳＯＩ基板の製造方法。
- 前記半導体シリコン層の一部厚さを除去する段階は、トレンチ底面部に隣接した部分まで、前記半導体シリコン層の後面を１次研磨する段階；前記ホウ素イオン層をエッチング停止層として１次研磨した半導体シリコン層の後面をエッチングする段階；及び所望の厚さの半導体層が得られるように、前記ホウ素イオン層を含んで前記半導体シリコン層の後面を２次研磨する段階からなることを特徴とする請求項３記載のＳＯＩ基板の製造方法。
- 前記半導体シリコン層をエッチングする段階は、ＮＨ４ＯＨ、Ｈ２Ｏ２、Ｈ２Ｏが１〜２：０〜０．０２：１〜５の体積比で混合したエッチング液を用いたウェットエッチング工程にて行うことを特徴とする請求項８記載のＳＯＩ基板の製造方法。
- 前記半導体シリコン層をエッチング段階は、ＮＨ４ＯＨ、Ｈ２Ｏ２、Ｈ２Ｏが混合したエッチング液を用いたウェット工程にて行うことを特徴とする請求項８記載のＳＯＩ基板の製造方法。
- 前記２次研磨段階は、チャックテーブルの回転速度が１０〜３０ｒｐｍ、スピンドルにより加える圧力が４〜８ｐｓｉ、前記スピンドルの回転速度が２０〜４０ｒｐｍの条件下で行うことを特徴とする請求項８記載のＳＯＩ基板の製造方法。
- 前記半導体シリコン層の一部厚さを除去する段階後に、半導体層上に残っているホウ素イオンを除去し、前記半導体層の結晶性を回復させるためにアニーリングする段階をさらに含むことを特徴とする請求項８記載のＳＯＩ基板の製造方法。
- 前記アニーリングは、８００〜１，３００℃の温度、水素雰囲気下で３０〜１２０分間行うことを特徴とする請求項１２記載のＳＯＩ基板の製造方法。
- 前記エッチング防止膜はシリコン窒化膜であることを特徴とする請求項１記載のＳＯＩ基板の製造方法。
- 前記エッチング防止膜は、前記トレンチが埋め込まれる厚さでシリコン窒化膜を形成する段階、及び前記トレンチが露出するように、前記シリコン窒化膜をパターニングする段階を行って形成することを特徴とする請求項１４記載のＳＯＩ基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025282A KR100318467B1 (ko) | 1998-06-30 | 1998-06-30 | 본딩형실리콘이중막웨이퍼제조방법 |
| KR1998/P25282 | 1998-06-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000030998A JP2000030998A (ja) | 2000-01-28 |
| JP3932442B2 true JP3932442B2 (ja) | 2007-06-20 |
Family
ID=19541769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18357899A Expired - Fee Related JP3932442B2 (ja) | 1998-06-30 | 1999-06-29 | Ｓｏｉ基板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6191008B1 (ja) |
| JP (1) | JP3932442B2 (ja) |
| KR (1) | KR100318467B1 (ja) |
| TW (1) | TW432632B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6287891B1 (en) * | 2000-04-05 | 2001-09-11 | Hrl Laboratories, Llc | Method for transferring semiconductor device layers to different substrates |
| KR100498446B1 (ko) * | 2002-07-05 | 2005-07-01 | 삼성전자주식회사 | Ｓｏｉ웨이퍼 및 그의 제조방법 |
| US6770495B1 (en) * | 2003-01-15 | 2004-08-03 | Advanced Micro Devices, Inc. | Method for revealing active regions in a SOI structure for DUT backside inspection |
| US7176528B2 (en) * | 2003-02-18 | 2007-02-13 | Corning Incorporated | Glass-based SOI structures |
| DE10361696B4 (de) * | 2003-12-30 | 2016-03-10 | Infineon Technologies Ag | Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung |
| KR100742276B1 (ko) * | 2004-11-10 | 2007-07-24 | 삼성전자주식회사 | 저유전율 유전막을 제거하기 위한 식각 용액 및 이를이용한 저유전율 유전막 식각 방법 |
| US7384857B2 (en) * | 2005-02-25 | 2008-06-10 | Seiko Epson Corporation | Method to fabricate completely isolated silicon regions |
| EP1993126B1 (en) * | 2007-05-18 | 2011-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing methods of semiconductor substrate |
| JP5503876B2 (ja) * | 2008-01-24 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体基板の製造方法 |
| EP3089205B1 (en) | 2014-01-22 | 2020-03-18 | Huawei Technologies Co., Ltd. | Soi substrate manufacturing method and soi substrate |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4897703A (en) | 1988-01-29 | 1990-01-30 | Texas Instruments Incorporated | Recessed contact bipolar transistor and method |
| US5204282A (en) * | 1988-09-30 | 1993-04-20 | Nippon Soken, Inc. | Semiconductor circuit structure and method for making the same |
| US5071792A (en) * | 1990-11-05 | 1991-12-10 | Harris Corporation | Process for forming extremely thin integrated circuit dice |
| US5137837A (en) | 1990-08-20 | 1992-08-11 | Hughes Aircraft Company | Radiation-hard, high-voltage semiconductive device structure fabricated on SOI substrate |
| JPH0775245B2 (ja) * | 1990-11-16 | 1995-08-09 | 信越半導体株式会社 | 誘電体分離基板及びその製造方法 |
| JPH04365377A (ja) * | 1991-06-13 | 1992-12-17 | Agency Of Ind Science & Technol | 半導体装置 |
| US5480832A (en) * | 1991-10-14 | 1996-01-02 | Nippondenso Co., Ltd. | Method for fabrication of semiconductor device |
| US5346848A (en) * | 1993-06-01 | 1994-09-13 | Motorola, Inc. | Method of bonding silicon and III-V semiconductor materials |
| JPH07201972A (ja) | 1993-12-28 | 1995-08-04 | Nec Corp | 半導体装置の製造方法 |
| US5679599A (en) | 1995-06-22 | 1997-10-21 | Advanced Micro Devices, Inc. | Isolation using self-aligned trench formation and conventional LOCOS |
| US5770484A (en) | 1996-12-13 | 1998-06-23 | International Business Machines Corporation | Method of making silicon on insulator buried plate trench capacitor |
| US5856225A (en) | 1997-11-24 | 1999-01-05 | Chartered Semiconductor Manufacturing Ltd | Creation of a self-aligned, ion implanted channel region, after source and drain formation |
-
1998
- 1998-06-30 KR KR1019980025282A patent/KR100318467B1/ko not_active IP Right Cessation
-
1999
- 1999-06-29 JP JP18357899A patent/JP3932442B2/ja not_active Expired - Fee Related
- 1999-06-29 TW TW088110939A patent/TW432632B/zh not_active IP Right Cessation
- 1999-06-30 US US09/344,281 patent/US6191008B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6191008B1 (en) | 2001-02-20 |
| JP2000030998A (ja) | 2000-01-28 |
| KR20000003974A (ko) | 2000-01-25 |
| KR100318467B1 (ko) | 2002-02-19 |
| TW432632B (en) | 2001-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3684401B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| US6136666A (en) | Method for fabricating silicon-on-insulator wafer | |
| JP3413516B2 (ja) | 半導体素子の製造方法 | |
| JP3932442B2 (ja) | Ｓｏｉ基板の製造方法 | |
| KR100567022B1 (ko) | 반도체소자의 트렌치를 이용한 소자분리막 형성방법 | |
| US6100162A (en) | Method of forming a circuitry isolation region within a semiconductive wafer | |
| US7067387B2 (en) | Method of manufacturing dielectric isolated silicon structure | |
| KR20020042251A (ko) | 반도체 소자의 분리구조 제조방법 | |
| KR101033359B1 (ko) | 반도체 소자의 제조 방법 | |
| EP1109216B1 (en) | Process of making a semiconductor device having regions of insulating material formed in a semiconductor substrate | |
| KR100291515B1 (ko) | 실리콘 온 인슐레이터 웨이퍼의 제조방법 | |
| KR100214081B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JP2000208612A (ja) | トレンチ素子分離領域を有する半導体装置の製造方法 | |
| JP3855638B2 (ja) | 半導体装置の製造方法 | |
| KR100312981B1 (ko) | 본딩형실리콘이중막웨이퍼제조방법 | |
| KR100286772B1 (ko) | 실리콘 온 인슐레이터 웨이퍼의 제조방법 | |
| KR100608344B1 (ko) | 에스오아이 웨이퍼 제조방법 | |
| KR100595858B1 (ko) | 반도체 소자 제조방법 | |
| KR100430582B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100588644B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR20000066010A (ko) | 에스오아이 반도체 기판의 제조방법 | |
| KR19990055757A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20000003471A (ko) | 에스오아이 기판제조방법 | |
| KR20010056487A (ko) | 반도체소자의 격리막 형성방법 | |
| KR20010056085A (ko) | 반도체소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070306 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |