KR100214081B1 - 반도체 소자의 소자분리막 형성방법 - Google Patents

Abstract

본 발명은 열공정시 소자분리막의 절연특성 악화를 방지하기 위한 반도체 소자의 소자분리막 형성방법에 관한 것으로, 반도체기판에 트렌치를 형성한 후, 절연층으로 트렌치를 매립하는 공정을 포함하는 반도체 소자의 소자분리막 형성방법에 있어서, 상기 절연층은 Ta₂O₅층 및 TEOS산화층의 적층구조를 포함하여 이루어지는 것을 특징으로 한다.

Description

반도체소자의 소자분리막 형성방법

제1도는 종래기술에 따른 소자분리막 형성후의 단면도.

제2a도 내지 제2e도는 본 발명의 일실시예에 따른 소자분리막 형성과정을 나타내는 공정 단면도.

제3a도 내지 3d도는 본 발명의 다른 실시예에 따른 소자분리막 형성과정을 나타내는 단면도.

* 도면의 주요부분에 대한 부호의 설명

21, 31 : 실리콘기판 22 : 패드용 열산화층

23 : 폴리실리콘막 24, 32 : 감광막패턴

25, 33 : 트랜치영역 26, 34 : 열산화층

27, 35 : Ta₂O₅막 28, 36 : TEOS 산화막

본 발명은 반도체소자 제조 공정중 소자간의 절연, 분리를 위한 소자분리막 형성방법에 관한 것으로, 특히 양호한 절연특성을 얻기 위한 반도체소자의 소자분리막 형성방법에 관한 것이다.

일반적으로, 반도체소자 제조시 중요한 하나의 공정은 소자간의 전기적 분리에 있으며, 여기에는 접합분리방법, 산화분리방법 및 트렌치 분리방법 등이 있고, 이 중 공정의 편의와 우수한 격리(isolation) 특성 및 반도체기판의 산화마스크로 질화막을 이용할 수 있는 산화분리방법, 특히 소자사이에 두껍고 일렬로 늘어선 산화물층을 제공하는 LOCOS(LOCal Oxidation of Silicon : 이하 LOCOS라 칭함) 공정이 많이 사용되어 왔다.

제1도는 종래방법에 따른 소자분리막 형성후의 단면도로서, 이를 통하여 종래기술을 개략적으로 살펴보면 다음과 같다.

도시된 바와 같이 실리콘기판(1)에 트렌치영역을 형성하고 질화막(2), TEOS 산화막(3)을 적층하여 트렌치영역을 매립한 다음, 식각하여 소자분리막을 형성하는 방법이다.

그러나 상기 종래방법은 질화막과 TEOS산화막 사이에 스트레스가 작용하여 이후의 열공정시 절연특성이 약화되는 문제점이 따랐다.

상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은 열공정시 소자 분리막의 절연특성 악화를 방지하기 위한 반도체소자의 소자 분리막 형성방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한, 본 발명은 반도체소자 제조방법에 있어서, 반도체 기판에 트렌치를 형성하는 단계; 및 상기 트렌치 내부에, 적층된 Ta₂O5층 및 TEOS 산화층을 포함하는 절연층을 매립하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

바람직하게, 상기 절연층은 상기 Ta₂O5층과 상기 반도체기판과의 사이에 열산화층을 더 포함하는 것을 특징으로 한다.

본 발명의 상기 및 기타 목적과 여러가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

제2a도 내지 제2e도는 본 발명의 일실시예에 따른 소자분리막 형성과정을 나타내는 단면도로서, 먼저, 제2a도에 도시된 바와 같이 실리콘기판(21)상에 300Å두께의 패드용 열산화층(22), 500Å 두께의 폴리실리콘막(23)을 차례로 적층한다.

이어서, 제2b도와 같이, 상기 폴리실리콘막(23)상에 감광막패턴(24)을 형성한 다음, 이를 식각마스크로 이용한 비등방성 식각법, 예를 들면 반응성이온식각법(reactive ion etching) 또는 ECR(electron cyclotron resonance)법 등으로 상기 폴리실리콘막(23), 열산화층(22) 및 실리콘기판(21)을 식각하여 트렌치영역(25)을 형성한 다음, 채널스탑이온주입공정으로서 20∼70 keV의 에너지와, 10¹¹∼10¹⁷원자/cm²의 도즈(dose) 조건으로 BF₂이온주입을 실시한다. 이때, 상기 실리콘기판(21)내에 형성되는 트렌치영역(25)의 깊이는 0.5∼1.2㎛ 정도가 되도록 한다.

다음으로, 제2c도에서와 같이 상기 감광막패턴(24)을 제거한 다음, 100∼300Å 두께의 열산화층(26)을 형성되고, Ta(OCH₂CH₃)₅로 표기되는 탄탈륨 알콜레이트(Tantalum alcoholate) 및 O₂가스를 사용하여 400∼500^oC 의 온도범위에서 100∼200Å 두께로 Ta₂O₅막(27)을 형성하며, UV-O₃및 건식 O₂에 의한 열처리를 한다. 이때, 상기 열산화층(26)은 실리콘기판(21)과 탄탈륨 원자간의 반응을 억제하는 역할을 하게 된다.

계속해서, 상기 구조 전체 상부에 제2d도에서와 같이 TEOS 산화막(28)을 8000∼12000Å 두께로 증착한다.

끝으로, 일반적인 CMP(chemical mechanical polishing)방법으로 상기 폴리실리콘막(23)이 완전히 제거되도록 연마하여 제2e도에 도시된 바와 같은 트렌치 형태의 소자분리막을 완성한다.

한편, 제3a도 내지 제3d도는 본 발명의 다른 실시예에 따른 소자분리막 형성과정을 나타내는 단면도로서, 먼저, 제3a도에 도시된 바와 같이 실리콘 기판(31)상에 감광막패턴(32)을 형성한 다음, 이를 식각마스크로 이용한 비등방성 식각법으로 실리콘기판(31) 내에 트렌치영역(33)을 형성한 다음, 채널스탑이온주입공정으로서 20∼70 keV의 에너지와, 10¹¹∼10¹⁷원자/cm²의 도즈(dose) 조건으로 BF₂이온주입을 실시한다. 이때, 상기 실리콘기판(31)내에 형성되는 트렌치영역(33)의 깊이는 0.5∼1.2㎛ 정도가 되도록 한다.

다음으로, 제3b에서와 같이 상기 감광막패턴(32)을 제거한 다음, 100∼300Å 두께의 열산화층(34)을 형성하고, Ta(OCH₂CH₃)₅로 표기되는 탄탈륨 알콜레이트(Tantalum alcoholate) 및 O₂가스를 사용하여 400∼500^oC 의 온도범위에서 100∼200Å 두께로 Ta₂O₅막(27)을 형성하며, UV-O₃및 건식 O₂에 의한 열처리를 한다. 이때, 상기 열산화층(34)은 실리콘기판(31)과 탄탈륨 원자간의 반응을 억제하는 역할을 하게 된다.

계속해서, 상기 구조 전체 상부에 제3c도에서와 같이 TEOS 산화막(36)을 8000∼10000Å 두께로 증착한다.

끝으로, 일반적인 CMP(chemical mechanical polishing)방법으로 실리콘기판(31)이 노출되도록 연마하여 제3d도에 도시된 바와 같이 트렌치 형태의 소자분리막(34,35,36)을 완성한다.

상기와 같이 이루어지는 본 발명은 소자분리막 형성시 Ta₂O₅막을 이용함으로써 소자간의 절연도가 증대되는 효과가 얻을 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (9)

1. 반도체소자 제조방법에 있어서, 반도체기판에 트렌치를 형성하는 제1단계; 및 상기 트렌치 내부에 소자분리절연막으로서 열산화층, Ta₂O₅층 및 TEOS 산화층을 순서적으로 적층하여 매립하는 제2단계를 포함하여 이루어진 반도체소자의 소자분리막 형성방법.
2. 제1항에 있어서, 상기 트렌치를 형성하는 제1단계는, 반도체 기판 상에 패드용절연막, 산화방지막을 차례로 적층하는 단계와, 트렌치영역의 상기 산화방지막, 상기 패드용절연막 및 상기 반도체기판을 선택적으로 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
3. 제1항에 있어서, 상기 트렌치를 0.5 내지 1.2㎛의 깊이로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
4. 제2항에 있어서, 상기 산화방지막은 폴리실리콘막임을 특징으로 하는 반도체소자의 소자분리막 형성방법.
5. 제1항에 있어서, 상기 열산화층을 100 내지 300Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
6. 제1항에 있어서, 상기 Ta₂O₅막을 Ta(OCH₂CH₃)₅및 O₂가스를 400 내지 500^oC 의 온도로 반응시킨후, UV-O₃에 의해 열처리하여 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
7. 제3항에 있어서, 상기 TEOS 산화막을 8000 내지 12000Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
8. 제1항에 있어서, 상기 제2단계는, 상기 트렌치가 형성된 기판에 상기 열산화층, 상기 Ta₂O₅층 및 상기 TEOS 산화막을 차례로 적층하는 단계; 및 트렌치영역 이외의 영역에 형성된 상기 TEOS 산화막, 상기 Ta₂O₅막, 및 상기 열산화층을 CMP방법으로 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
9. 제1항에 있어서, 상기 트렌치를 형성하는 단계후, 상기 트렌치 내의 상기 반도체기판에 채널스탑이온주입을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.