CN1894795B - 贴合半导体衬底及其制造方法 - Google Patents

贴合半导体衬底及其制造方法 Download PDF

Info

Publication number
CN1894795B
CN1894795B CN2004800153891A CN200480015389A CN1894795B CN 1894795 B CN1894795 B CN 1894795B CN 2004800153891 A CN2004800153891 A CN 2004800153891A CN 200480015389 A CN200480015389 A CN 200480015389A CN 1894795 B CN1894795 B CN 1894795B
Authority
CN
China
Prior art keywords
active layer
etching
mentioned
thickness
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2004800153891A
Other languages
English (en)
Other versions
CN1894795A (zh
Inventor
神山荣治
加藤健夫
朴在勤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Hanyang Hak Won Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp, Hanyang Hak Won Co Ltd filed Critical Sumco Corp
Publication of CN1894795A publication Critical patent/CN1894795A/zh
Application granted granted Critical
Publication of CN1894795B publication Critical patent/CN1894795B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30608Anisotropic liquid etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Abstract

将离子注入后、贴合、通过热处理而剥离后的贴合衬底的活性层表面采用有蚀刻作用的溶液只蚀刻1nm~1μm,使最终的活性层厚度为200nm以下。使用SC-1液体。在蚀刻前后也可以实施抛光、氢退火、牺牲氧化。能使将该薄膜活性层的膜厚在整个表面均匀化,降低其表面粗糙度。

Description

贴合半导体衬底及其制造方法
技术领域
本发明涉及贴合半导体衬底及其制造方法,详细地说,涉及剥离活性层衬底的一部分而形成的活性层、特别是该活性层薄膜的厚度薄至0.2μm以下也不会产生活性层的剥离并在其整个表面具有均匀的厚度的贴合半导体衬底及其制造方法。
背景技术
贴合半导体衬底由于贴合支撑衬底和具有与之不同性质的活性层衬底,并使之具有与单一支撑衬底不同的性质,因此特别是在半导体领域被广泛研究(非专利文献1)。作为贴合衬底的代表有SOI(SiliconOn Insulator)衬底。在SOI衬底中,作为其支撑衬底一般使用硅的抛光晶片(PW)。
另一方面,随着在硅衬底上构成的LSI的高集成化、多功能化的要求变得强烈,布线上的信号延迟成为重要的课题。过去的LSI在厚度500~800μm的硅晶片的表层(距表面十几μm的部分)集成着电路元件。
作为解决这种布线上的信号延迟问题的方法之一,近年来使用SOI衬底。SOI衬底具有如下结构:介于形成器件的活性层、与支撑它的支撑衬底之间有厚度几十~几百nm的埋入硅氧化膜。
在该SOI衬底中,各器件间通过埋入硅氧化膜被完全分离。因此,包括三维结构的多功能化的器件的高集成化变得容易,高速工作成为可能,能够谋求软错误的降低及高可靠性,也能抑制消耗电力。
[非专利文献1]Semiconductor Wafer Bonding,Q.Y.Tong and U.Gosele,1999,John Wiley & Son
SOI衬底通常有几十(埃)~20μm左右的薄膜活性层。特别是作为制作活性层厚度为几μm以下的SOI衬底的方法之一,已知智能剥离法(专利文献1、2)。它是向活性层用晶片离子注入氢等轻元素,从其注入部分分割剥离活性层用晶片的不需要部分。更具体讲,将硅氧化膜的一部分作为埋入硅氧化膜,贴合活性层用晶片和支撑衬底用晶片后实施热处理,通过从其氢离子的注入部分分割剥离活性层,来制作有薄膜活性层的SOI衬底。
刚剥离后的活性层,其膜厚通过氢离子注入的能量控制,因此在宏观方面,其膜厚均匀性良好。可是,在微观方面,活性层的表面粗糙度非常大。为了降低该剥离后的活性层表面的粗糙度,实施同时利用化学作用和机械作用的化学机械抛光(CMP:Chemical MechanicalPolishing)(非专利文献2)。只通过该CMP处理就能得到与通常的抛光晶片(Polished Wafer)的表面相同程度的活性层的表面粗糙度。
另外,由于剥离的面存在于通过氢离子注入而形成的损伤层的内部,因此在剥离后的活性层表面存在某个深度的损伤层。该活性层表面的损伤层在形成器件时成为障碍,因此必须去除。该损伤在向衬底内注入的氢离子减速之际被导入,因此为在某个特定(在实用的条件下为1000左右)以上的膜厚时必定存在。除了去除该损伤层,还以将活性层膜厚调整成目标膜厚为目的,除了CMP,还组合地实施在含有氢气的还原气氛中热处理的氢退火、活性层上形成氧化膜后去除该氧化膜的氧化膜去除(专利文献3)。
[专利文献1]美国专利第5374564号说明书
[专利文献2]美国专利第6020252号说明书
[非专利文献2]IEICE Trans,Electron,Vol,E80C,No.3,358页,1997年
[专利文献3]日本特开2000-124092号公报
可是,根据采用这种过去的贴合法制造SOI衬底的方法,有以下缺点。
即,利用抛光装置对活性层表面实施化学机械抛光之际,活性层的膜厚分布有可能变差。这是因为,采用抛光装置的抛光在抛光头上保持SOI衬底,将其活性层表面按压在抛光平台上的抛光布上而抛光,因此在其晶片外周部易发生抛光塌边。该倾向当CMP的留量增加时变得显著,因此只通过CMP进行活性层的膜厚调整有界限。
特别是活性层厚度薄膜化为200nm以下的情况,在CMP时,由于存在于贴合界面的微孔而有产生活性层剥离的问题。该微孔来源于存在于贴合的晶片表面的微小的凹凸,与用X射线表面形态学或超声波法观察到的毫米级的大孔不同,认为通常进行的贴合热处理(后述)不能消除该微孔。
而且,在将活性层表面进行氢退火之际,例如在氢气气氛中实施1200℃、1小时的高温退火。因此,工艺变得复杂,成本增高。而且在将直径300mm的大口径晶片进行氢退火时,一般是单片处理(枚葉処理),因此生产率降低。
而且,在通过去除氧化膜来进行降低活性层表面粗糙度的处理时,例如将贴合衬底插入到热氧化处理炉中,通过在氧化性气体气氛中热处理贴合衬底,包括活性层的表面的损伤部分在内被热氧化处理,形成硅氧化膜。然后,采用HF洗涤液洗涤贴合衬底,活性层表面的损伤部分与硅氧化膜一起被去除。这样,利用该氧化膜去除法,工艺变得复杂,需要长的处理时间。另外,成本也易变高。而且,由于伴有热处理,也存在活性层发生金属污染的可能性。
于是,本发明人刻苦研究的结果发现:对于剥离后的活性层表面,使用有蚀刻作用的溶液进行1nm~1μm的微小量的蚀刻,能够得到均匀膜厚、表面粗糙度低的活性层,而且这种降低表面粗糙度的处理的工艺变得简单化,能降低该处理成本。
而且,由于是这样地使用溶液的晶片的蚀刻,因此可采用分批处理。其结果处理时间缩短,能够提高生产率。另外,该湿式蚀刻有未导入损伤,还能去除损伤的优点。该点特别是在活性层厚度薄膜化为200nm以下的情况,在防止起因于存在于CMP时的贴合界面的微孔的活性层剥离这一点上有很大效果。而且发现,由于该晶片蚀刻不伴有加热处理,因此几乎没有活性层上产生金属污染的可能性,从而完成了本发明。
以洗涤为目的的药液处理也有伴有蚀刻的,但本发明在积极地利用该蚀刻作用、设定适当的蚀刻时间、控制活性层的厚度的方面是与通常的洗涤处理不同的。
本发明的目的是提供一种贴合衬底及其制造方法,其中,得到表面整体的厚度均匀、表面粗糙度低的活性层,而且能将降低表面粗糙度的处理工艺简单化,其结果可谋求处理成本降低,而且能够分批处理,由此处理时间缩短,生产率提高,也几乎没有活性层的剥离、金属污染的可能。
发明内容
第1方面是一种贴合衬底,其中,在剥离活性层用晶片的一部分而形成的活性层、与支撑衬底用晶片之间,以控制活性层厚度为目的,将剥离后的上述活性层的表面采用具有蚀刻作用的溶液只蚀刻1nm~1μm,使最终活性层的厚度为200nm以下。
上述采用智能剥离法的SOI晶片的制造方法中,从形成了硅氧化膜的活性层用晶片的表面进行离子注入氢等轻元素,然后将离子注入面作为贴合面在室温下贴合活性层用晶片和支撑衬底用晶片,然后在400℃以上的温度下进行热处理。此时,通过从该氢离子的注入部分分割剥离活性层,制作有活性层的SOI衬底。然后,为了增强贴合力,进一步在1000℃以上的温度下进行热处理。
作为活性层用晶片和支撑衬底用晶片,例如能够采用单晶硅晶片。另外,也可以使用进一步在单晶硅晶片上外延生长Si、SiGe、SiC等的单晶膜的晶片。
本发明特别是在制造活性层为200nm以下的SOI衬底中发挥很大的效果。另外,埋入氧化膜的厚度例如是几十~几百nm。
优选的蚀刻量是5nm~500nm。小于1nm时,蚀刻量过少,得不到蚀刻效果。另外,超过1μm时,蚀刻量过多,难以控制活性层膜厚。
作为有蚀刻作用的溶液,例如可采用在RCA法中使用的SC-1(Standard Cleaning 1)洗涤液。此外,可采用HF/HNO3系的混酸等酸性蚀刻液、KOH、NaOH等碱性蚀刻液。
第2方面是一种贴合衬底的制造方法,其中,以控制活性层厚度为目的,将剥离活性层用晶片的一部分而在支撑衬底上形成的活性层的表面采用有蚀刻作用的溶液只蚀刻1nm~1μm,使最终活性层的厚度为200nm以下。
在蚀刻液槽中充满上述蚀刻液,在控制其液温等的状态下将贴合衬底在该蚀刻液中只浸渍适当的时间,由此控制活性槽的厚度。
第3方面是根据第2方面所述的贴合衬底的制造方法,其中,上述蚀刻的蚀刻速度定为100nm/分钟以下。
优选的蚀刻速度是0.1~10nm/分钟。超过100nm/分钟时产生用于准确控制膜厚的加工余量减少的不利情况。
第4方面是根据第2方面所述的贴合衬底的制造方法,其中,上述有蚀刻作用的溶液是包含碱性剂和氧化剂的pH9以上的溶液。
作为碱性剂例如采用氨水溶液。此外,还可使用氢氧化钠水溶液、氢氧化钾水溶液等。另外,作为氧化剂,例如采用过氧化氢水。此外还可使用臭氧水溶液等。
该溶液的优选的pH是pH9~pH13。小于pH9时,作为碱的蚀刻能力不充分,超过pH13时,有产生蚀刻速度过快的问题的可能性。
第5方面是根据第3方面所述的贴合衬底的制造方法,其中,上述有蚀刻作用的溶液是包含碱性剂和氧化剂的pH9以上的溶液。
第6方面是根据第2方面所述的贴合衬底的制造方法,其中,上述有蚀刻作用的溶液是包含氨水溶液和过氧化氢水的pH9以上的溶液。
使用氨水溶液作为碱性剂、使用过氧化氢水作为氧化剂。
作为氨水溶液和过氧化氢水的混合溶液,例如举出SC-1洗涤液。构成SC-1洗涤液的氨∶过氧化氢水∶水的容积配合比通常是1∶x∶y(x=1~2、y=5~100)。
SC-1洗涤液的液温是10~95℃、优选是30~90℃。小于10℃时,蚀刻能力不充分,当超过95℃时,氨水的蒸发激烈,组成的控制变得困难。
第7方面是根据第3方面所述的贴合衬底的制造方法,其中,上述有蚀刻作用的溶液是包含氨水溶液和过氧化氢水的pH9以上的溶液。
第8方面是根据第2方面所述的贴合衬底的制造方法,其中,上述蚀刻后,测定上述活性层的厚度,基于所得到的测定数据重复上述蚀刻,直到该活性层的厚度在其全部区域接近于所规定厚度(目标厚度)为止。
作为测定活性层厚度的装置,例如可采用通过向活性层表面入射偏振光,测定反射光的偏振光状态的变化,从而测定活性层厚度的分光椭圆偏振光测量仪。
也可以在每次蚀刻活性层表面时进行活性层厚度的测定。另外还可以将蚀刻只重复所规定次数,然后测定膜厚。
第9方面是根据第3方面所述的贴合衬底的制造方法,其中,上述蚀刻后,测定上述活性层的厚度,基于所得到的测定数据重复上述蚀刻,直到该活性层厚度在其全部区域内接近于所规定厚度(目标厚度)为止。
第10方面是根据第4方面所述的贴合衬底的制造方法,其中,上述蚀刻后,测定上述活性层的厚度,基于所得到的测定数据重复上述蚀刻,直到该活性层厚度在其全部区域内接近于所规定厚度(目标厚度)为止。
第11方面是根据第5方面所述的贴合衬底的制造方法,其中,上述蚀刻后,测定上述活性层的厚度,基于所得到的测定数据重复上述蚀刻,直到该活性层厚度在其全部区域接近于所规定厚度(目标厚度)为止。
第12方面是根据第6方面所述的贴合衬底的制造方法,其中,上述蚀刻后,测定上述活性层的厚度,基于所得到的测定数据重复上述蚀刻,直到该活性层厚度在其全部区域接近于所规定厚度(目标厚度)为止。
第13方面是根据第7方面所述的贴合衬底的制造方法,其中,上述蚀刻后,测定上述活性层的厚度,基于所得到的测定数据重复上述蚀刻,直到该活性层厚度在其全部区域接近于所规定厚度(目标厚度)为止。
第14方面是根据第2方面~第13方面的任1项所述的贴合衬底的制造方法,其中,对上述蚀刻前的贴合衬底的活性层表面实施下述工序之中的至少1个工序,
(1)同时利用化学作用和机械作用的化学机械抛光工序;
(2)在含有氢的还原气氛中进行热处理的氢退火工序;
(3)在上述活性层上形成硅氧化膜,然后同时去除上述剥离时的活性层的损伤部分和硅氧化膜的工序。
第15方面是根据第2方面~第13方面的任1项所述的贴合衬底的制造方法,其中,对上述蚀刻后的贴合衬底的活性层表面实施下述工序之中的至少1个工序,
(1)同时利用化学作用和机械作用的化学机械抛光工序;
(2)在含有氢的还原气氛中进行热处理的氢退火工序;
(3)在上述活性层上形成硅氧化膜,然后同时去除上述剥离时的活性层的损伤部分和硅氧化膜的工序。
第16方面是根据第2方面~第13方面的任1项所述的贴合衬底的制造方法,其中,对上述蚀刻前及蚀刻后的贴合衬底的活性层表面分别实施下述工序之中的至少1个工序,
(1)同时利用化学作用和机械作用的化学机械抛光工序;
(2)在含有氢的还原气氛中进行热处理的氢退火工序;
(3)在上述活性层上形成硅氧化膜,然后同时去除上述剥离时的活性层的损伤部分和硅氧化膜的工序。
对(1)CMP用的抛光装置没有限定。可以是单片式,也可以是批量式。另外,可以是只将半导体晶片的单面抛光的单面抛光装置,还可以是将半导体晶片的表背两面同时抛光的双面抛光装置。
而且,也可以是具备抛光平台和与之对置的抛光头,通过背衬垫(バツクパツド),将半导体晶片水封至该抛光头的与抛光平台相向的面的无蜡型(ワツクスレスタイプ)的单面抛光装置。
作为抛光布,例如举出仿麂皮型的连续发泡垫。另外,也可以是使聚酯毡含浸了氨酯的多孔性的无纺布型的抛光布。另外,也可以是将发泡了的氨酯块切片了的发泡性氨酯型。
作为抛光剂例如可采用包含胶态二氧化硅(硅溶胶)或热解法二氧化硅等游离磨料粒的料浆。另外还能采用使用了氧化铈的二氧化铈系料浆。另外,也可以用不含磨料粒的液体进行所谓的无磨料粒抛光。而且,也可以不使用抛光剂而使用固定磨料粒方式的抛光布。
在(2)氢退火时使用退火装置,在氢气100%的气氛中进行1000~1350℃、10分钟~2小时的热处理。由此活性层表面熔解流动,变成表面粗糙度低的面。而且,活性层中的氧析出缺陷降低,其活性层的品质也提高。
这里所说的(3)氧化膜去除是在通常称为牺牲氧化的晶片表层的损伤去除等中使用的技术。具体地说,将SOI衬底插入到热氧化处理炉中,在氧化性气体的气氛中将SOI衬底只进行在800~1350℃、10分钟~50小时热处理,由此包括氢离子注入时的损伤部分,在活性层的表面形成厚2nm~2.25μm的硅氧化膜。然后,例如采用浸渍法等使活性层表面接触HF洗涤液,使硅氧化膜溶除。此时,在剥离时面粗糙的活性层的表层部分与硅氧化膜一起被去除。
这些(1)~(3)的处理例如能够蚀刻后分别单独实施。此外,还可以(1)~(3)之中选择地实施任意2项。而且,也可以实施(1)~(3)的全部处理。具体地说,列举出(a)蚀刻→CMP→氧化膜去除(硅氧化膜厚度小于300nm)、(b)蚀刻→CMP→蚀刻、(c)蚀刻→氢退火、(d)氧化膜去除→CMP→蚀刻、(e)氧化膜去除→蚀刻、(f)CMP→干式蚀刻→蚀刻、(g)CMP→蚀刻等。
根据第1方面的贴合衬底及第2方面的贴合衬底的制造方法,剥离活性层用晶片的一部分形成活性层后,将该活性层的表面采用有蚀刻作用的溶液只蚀刻1nm~1μm。其结果,最终活性层的厚度变为200nm以下。所谓最终活性层是指:蚀刻·抛光等结束,然后最终洗涤工序结束了的阶段的活性层。据此,将剥离后的活性层的膜厚在其整个表面上均匀化,且使该表面为低表面粗糙度的工艺变得简单化,能够降低成本。而且,由于是向蚀刻液中浸渍等的湿式蚀刻,因此能够进行将多片的晶片一次性地处理的批量处理,据此可谋求缩短处理时间,还有提高生产率。而且,例如与过去的氢退火时、氧化膜去除时及干式蚀刻时不同,由于是不伴有加热处理的处理,因此几乎没有在活性层上发生金属污染的可能性。
特别是根据第8~第13方面的贴合衬底的制造方法,蚀刻后,测定活性层的厚度,基于其测定数据在1nm~1μm的范围决定下次的蚀刻量,重复蚀刻。据此,能够稳定地将活性层厚度在其整个表面均匀化。
根据第14~第16方面的贴合衬底的制造方法,由于对蚀刻前后的贴合衬底的活性层表面实施下述(1)化学机械抛光、(2)氢退火、(3)氧化膜去除之中的至少1个工序,因此能够提高剥离后的活性层的膜厚在整个表面上的均匀性,而且,能够减小活性层的表面粗糙度。
附图说明
图1是表示本发明第1实施例的贴合衬底的制造方法的流程图。
图2是表示本发明第2实施例的贴合衬底的制造方法的流程图。
图3是表示本发明第3实施例的贴合衬底的制造方法的流程图。
图4是表示本发明第4实施例的贴合衬底的制造方法的流程图。
图5是表示本发明第5实施例的贴合衬底的制造方法的流程图。
具体实施方式
以下参照附图说明本发明的实施例。
图1是表示本发明第1实施例的贴合衬底(SOI衬底)的制造方法的流程图。
如图1所示,首先通过对采用CZ法提拉的单晶硅锭实施切片、倒角、精磨、蚀刻、抛光各处理,准备厚725μm、直径200mm(8英寸)的单面或双面被精加工成镜面的活性层用晶片(硅晶片)10。另一方面,采用与该活性层用晶片10相同的制法准备相同厚度、同一口径的镜面精加工的支撑衬底用晶片(硅晶片)20。其中,将活性层用晶片10插入到热氧化炉中,一边向炉内注入所规定量的氧气,一边在900℃下进行热氧化处理。据此,在活性层用晶片10的露出面的整体上形成厚2000(埃)的绝缘性硅氧化膜10a。对于活性层用晶片10而言,为了改变支撑衬底用晶片20和其性质,也可以代替上述硅氧化膜10a而在表面形成外延层。
使用中电流离子注入装置,从晶片表面侧以5.0×1016atoms/cm2向活性层用晶片10内注入氢离子。注入深度为约3450
Figure G2004800153891D00092
(埃),加速电压为28.5keV。据此,在活性层用晶片10的表层形成氢离子注入层(注入损伤层)10b。
然后,将活性层用晶片10的表面和支撑衬底用晶片20的镜面作为贴合面,重合活性层用晶片10和支撑衬底用晶片20(室温~50℃),形成贴合晶片30。通过该贴合,介于活性层用晶片10和支撑衬底用晶片20之间的硅氧化膜10a的部分变成埋入硅氧化膜30a。埋入硅氧化膜30a的厚度是2000
Figure G2004800153891D00093
支撑衬底用晶片20也可以在氧化表面后与活性层用晶片10贴合。
然后,将该贴合晶片30插入到贴合用的热氧化炉中,在氧气气氛下实施500℃、1小时的用于泡形成的热处理。其结果在活性层用晶片10的内部的氢原子集中。据此,在活性层用晶片10的内部出现许多氢泡的密集区域,活性层用晶片10的不需要部分从该区域被剥离。详细情况是,注入到硅中的氢与晶体缺陷形成微腔,在500℃退火时,邻接的微腔彼此结合,变大。在氢浓度最高的深度处发生剥离。此结果,活性层用晶片10厚度被减少,形成厚度2μm左右的薄膜的活性层10A。
被剥离的活性层用晶片10的不需要部分能够再利用作为支撑衬底用晶片20。
然后,接着对贴合晶片30进行1100℃、2小时的热处理。据此,活性层用晶片10与支撑衬底用晶片20的贴合强度被增强。
其后,将去除了该不需要部分的贴合晶片30的露出部分采用有蚀刻作用的溶液只蚀刻少量。在此,作为蚀刻液采用SC-1溶液。SC-1溶液是包含以氨水作为碱性剂、以过氧化氢水作为氧化剂的溶液。作为SC-1溶液的组成,在此使用氨水∶过氧化氢水∶水的容积配合比为1∶2∶10的。
另行补充了将多片的8英寸SOI晶片装填到未图示出的25片用晶片盒中,并将其浸渍在洗涤槽内的上述组成的SC-1溶液(温度85℃)中的实验结果。蚀刻时间是90分钟。通过用后述的膜厚测定装置测定(边缘扣除(Edge Exclusion)5mm,面内81点)蚀刻前后的膜厚而求出的蚀刻留量,在晶片盒的槽2中为面内平均922(埃)、面内Max-Min44
Figure G2004800153891D00102
在槽13中为面内平均936面内Max-Min51在槽24中为面内平均952
Figure G2004800153891D00105
面内Max-Min50
Figure G2004800153891D00106
在此,所谓面内(晶片面内)是指:从晶片表面的外周比上述边缘扣除的幅度靠内侧的全部区域。另外,所谓面内Max-Min是指:在从晶片表面的外周比上述边缘扣除的幅度靠内侧的全部区域均匀分布的全部测定点的最大厚度与最小厚度之差。这样,尽管采用SC-1溶液的蚀刻其留量大,但可知批量内、晶片面内的偏差被抑制得小,是生产性和控制性高的薄膜化方法。在该观点中,贴合晶片的薄膜化相比于过去进行的CMP压倒性地有利。例如,在使用过去方法的CMP而进行的试验中,在抛光压力160gf/cm2、抛光平台转速50rpm、抛光头转速50rpm、料浆流量0.3L(升)/min、抛光时间采用CMP为3min的条件下形成的活性层的面内平均膜厚达到1103
Figure G2004800153891D00107
活性层的面内Max-Min膜厚达到326由该实验也可以说,将采用CMP的活性层的留量抑制在降低表面粗糙度所必需的最小限度,膜厚控制主要进行本发明法所记载的蚀刻法是有效的。
然后,测定贴合晶片30的蚀刻后的活性层10A的膜厚。在此,使用分光椭圆偏振光测量仪(商品名SOPRA-MOS-ES4G)。评价测定后的数据,如果活性层10A的膜厚达到预先设定的所规定值(在表面全部区域均匀),则制作SOI衬底。然后,所得到的SOI衬底通常在各种测定评价后,为了去除来源于测定器的污染、微粒而进行最终的洗涤,将所规定片数填插到晶片盒中,装袋后发货给器件制造厂。在该洗涤之际使用有蚀刻作用的洗涤液时,有必要考虑采用该最终洗涤时的活性层留量而调整直到各种测定评价前的活性层膜厚。另外,关于在膜厚测定评价中,判断为活性层10A的膜厚未达到上述所规定的值的,重复SC-1蚀刻和膜厚测定直到活性层10A的膜厚达到所规定的值。
这样,由于剥离活性层用晶片10的一部分形成活性层10A后,采用SC-1洗涤液蚀刻活性层10A的表面,因此剥离后的活性层10A的膜厚可在其整个表面上均匀,且表面粗糙度低。而且,此时的降低表面粗糙度处理的工艺变得简单化,能够降低其处理成本。另外,这里的蚀刻是使用了SC-1洗涤液的湿式蚀刻。因此,使用上述的洗涤槽将多片的晶片总括起来洗涤的分批式蚀刻成为可能,可谋求缩短处理时间,生产率也提高。而且,由于贴合衬底的制造不伴有加热处理,因此活性层10A几乎没有产生金属污染的可能性。
另外,蚀刻后测定活性层10A厚度,基于该测定数据决定下次活性层10A的蚀刻量,因此能够将活性层10A厚度在其整个表面上切实地均匀化。而且,在第1实施例中由于作为有蚀刻作用的溶液采用了SC-1洗涤液,因此能够直接利用已有的SC-1洗涤技术,能够简单地控制所要求量的蚀刻。
接着,参照图2说明本发明的第2实施例。
图2是表示第2实施例的贴合衬底(SOI衬底)的制造方法的流程图。
实施例2是如下实例:在第2实施例中,采用与第1实施例相同的顺序,经由对活性层用晶片的氢离子注入、活性层用晶片与支撑衬底用晶片的贴合、贴合晶片的用于形成泡的剥离热处理、从活性层用晶片的离子注入部分的剥离、提高贴合晶片的贴合强度的贴合热处理等,采用SC-1洗涤液将活性层表面只蚀刻所规定的量。之后对于活性层表面顺次实施CMP处理、氧化和氧化膜去除。
此时,刚剥离后的活性层的表面粗糙度是6.17nm(Rms)。
上述SC-1蚀刻采用与第1实施例同样的液体组成进行135分钟,来自活性层的剥离表面的留量是166.2nm。
接下来的采用CMP时的活性层的抛光留量是17.8nm。活性层表面的粗糙度是3.21nm(Rms)。抛光压力定为160gf/cm2,抛光平台转速定为50rpm,抛光头转速定为50rpm(与平台同向旋转),料浆流量定为0.3升/分钟,抛光时间定为1分钟。
接下来的氧化工序的条件为:在干O2的气氛中进行1150℃、3小时的贴合晶片的氧化。
另外,其表面氧化膜的去除(在HF液中浸渍)工序中,其留量为192.4nm,活性层表面的粗糙度变为5.09nm(Rms)。
如上,第2实施例通过SC-1蚀刻活性层的剥离面,活性层的剥离面能够降低粗糙度。
这样,由于SC-1洗涤液的蚀刻后,对于贴合晶片顺次实施CMP、氧化、氧化膜去除等工序,因此能够提高剥离后的活性层膜厚在整个表面上的均匀性。而且,活性层表面的粗糙度也降低。
其他的构成、作用及效果是可由第1实施例推测的范围,因此省略说明。
然后,说明本发明的第3实施例。
图3是表示本发明第3实施例的贴合衬底(SOI衬底)的制造方法的流程图。
该实施例是如下实例:在该实施例中,采用与第2实施例相同的顺序,经由对活性层用晶片的氢离子注入、活性层用晶片与支撑衬底用晶片的贴合、贴合晶片的用于形成泡的剥离热处理、从活性层用晶片的离子注入部分的剥离、贴合晶片的贴合热处理等,采用SC-1洗涤液将活性层表面蚀刻。之后对于贴合晶片顺次实施氧化和氧化膜去除。
此时,刚剥离后的活性层的表面粗糙度是6.32nm(Rms)。
上述SC-1蚀刻在与第1实施例相同的条件下进行135分钟,来自活性层的剥离表面的留量是165.5nm。活性层的表面粗糙度是5.09nm(Rms)。
接下来的氧化工序的条件为:对于贴合晶片在干O2的气氛中进行1150℃、3小时的氧化。
另外,在贴合晶片的表面氧化膜的去除(在HF液体中的浸渍)工序中,表面氧化膜的留量为195.7nm,活性层的表面粗糙度变为2.07nm(Rms)。
以上的结果,通过SC-1蚀刻活性层的剥离面,并对活性层的剥离面侧实施牺牲氧化,其剥离面能够降低粗糙度。即,通过将牺牲氧化与SC-1组合,即使不进行CMP也能降低活性层的表面粗糙度。
图4是表示本发明第4实施例的贴合衬底(SOI衬底)的制造方法的流程图。
该实施例是如下实例:在该实施例中,采用与第1实施例相同的顺序,经由对活性层用晶片的氢离子注入、活性层用晶片与支撑衬底用晶片的贴合、贴合晶片的用于形成泡的剥离热处理、贴合晶片的贴合热处理(这些热处理连续地进行)、从活性层用晶片的离子注入部分的剥离等,对活性层表面进行氢退火处理。之后对于活性层表面进行CMP处理、再对活性层表面进行SC-1蚀刻。
此时,刚剥离后的活性层的表面粗糙度是6.17nm(Rms)。
对活性层的氢退火处理定为1135℃、1分钟。氢退火所至活性层的留量是6.8nm。
接下来的CMP时的活性层的抛光留量是41.9nm。此时,活性层的表面粗糙度为0.21nm(Rms)。另外,那时的抛光压力定为160gf/cm2,抛光平台转速定为50rpm,抛光头转速定为50rpm(与平台同向旋转),料浆流量定为0.3升/分钟,抛光时间定为1分钟。
上述SC-1蚀刻在与第1实施例相同的条件下进行47分钟,活性层的留量是55.8nm。活性层的表面粗糙度是1.73nm(Rms)。
如上,在本实施例中,使活性层的剥离面通过短时间的氢退火和CMP改善了表面粗糙度后,对活性层实施SC-1蚀刻。在CMP中,机械力作用在存在于贴合晶片的贴合界面的微孔部分,活性层有可能被剥离,但通过由SC-1蚀刻进行接近于贴合界面的部分的活性层的薄膜化,能够防止其剥离。
图5是表示本发明第5实施例的贴合衬底(SOI衬底)的制造方法的流程图。
该实施例是如下实例:在该实施例中,采用与第1实施例相同的顺序。经由对活性层用晶片的氢离子注入、活性层用晶片与支撑衬底用晶片的贴合、贴合晶片的用于形成泡的剥离热处理及贴合热处理(这些热处理既可以连续地进行也能各自分开地进行)、从离子注入部分的剥离等,对活性层表面进行SC-1蚀刻。之后对于活性层表面进行CMP处理,进而对活性层表面再次进行SC-1蚀刻,此后进行活性层的氧化及氧化膜去除。
此时,刚剥离后的活性层的表面粗糙度是6.37nm(Rms)。
上述SC-1处理进行135分钟。活性层的留量是166.8nm。
接下来的CMP时的活性层的抛光留量是27.3nm。此时的抛光压力定为160gf/cm2,抛光平台转速定为50rpm,抛光头转速定为50rpm(与平台同向旋转),料浆流量定为0.3升/分钟,抛光时间定为1.5分钟。
上述SC-1蚀刻在与上述同样的条件下进行47分钟,其活性层的留量是55.8nm。活性层的表面粗糙度是1.73nm(Rms)。
接下来的氧化工序的条件为:对于贴合晶片在干O2的气氛中进行1150℃、3小时的氧化。
另外,在其表面氧化膜的去除(在HF液体中的浸渍)工序中,活性层的留量为135.4nm,活性层的表面粗糙度变为1.00nm(Rms)。
如上,在该实施例中通过SC-1蚀刻活性层的剥离面,其剥离面能够降低粗糙度。SC-1蚀刻不限于将活性层薄膜化之后。
在此,实际上关于本发明方法和过去方法,报告了比较调查对于剥离后的活性层的降低表面粗糙度处理后的活性层膜厚的均匀性、和活性层表面粗糙度的结果。表1中,SC-1蚀刻依据了第1实施例记载的内容。另外,CMP和氧化膜去除依据了第2实施例记载的内容。
表1
(凡例)○表示评价最好,○表示评价好,△表示评价一般。
()内的数值表示硅氧化膜(牺牲氧化膜)的膜厚。
由表1表明,与过去方法(比较例1~比较例4)相比,本发明方法(试验例1~试验例5),活性层膜厚的均匀性及其表面粗糙度的任一项都为良好。
根据第1方面的贴合衬底及第2方面的贴合衬底的制造方法,由于对从活性层用晶片剥离而形成的活性层的表面,采用有蚀刻作用的溶液只蚀刻1nm~1μm,使最终活性层厚度为200nm以下,因此得到整个表面的厚度均匀、表面粗糙度低的活性层,另外,能够使这样剥离后的活性层的薄膜化工艺简单化。其结果,能够降低该薄膜化工艺成本。
而且,由于是采用蚀刻液的湿式蚀刻,因此能够采用将多片的晶片一次性地处理的分批处理。据此,蚀刻处理时间缩短,能够提高生产率。而且,与过去的氢退火时、氧化膜去除时不同,由于是不伴有加热处理的湿式蚀刻,因此几乎没有活性层产生金属污染的可能性。
特别是根据第8方面的贴合衬底的制造方法,蚀刻后测定活性层的厚度,基于其测定数据在1nm~1μm的范围决定下次的蚀刻量,因此能使活性层厚度在其整个表面上切实地均匀化。
而且,根据第14方面的贴合衬底的制造方法,剥离后的活性层的膜厚在整个表面上的均匀性提高,而且活性层的表面粗糙度也能够进一步降低。

Claims (11)

1.一种贴合SOI衬底的制造方法,其特征在于,包括:
向形成了绝缘层的活性层用晶片离子注入轻元素,在该活性层用晶片的规定深度的位置形成离子注入层的工序,
贴合支撑衬底和该活性层用晶片而获得贴合衬底的工序,
然后通过热处理该贴合衬底,剥离构成该贴合衬底的活性层用晶片上的比所述离子注入层更靠表面一侧的部分,同时残留比离子注入层更靠贴合面一侧的活性层用晶片作为活性层的工序,和
以控制该活性层的厚度为目的,采用具有蚀刻作用的溶液对该残留的活性层的表面只蚀刻1nm~1μm,使最终活性层的厚度为200nm以下的工序,
其中上述有蚀刻作用的溶液是包含碱性剂和氧化剂的pH9以上的溶液。
2.根据权利要求1所述的贴合SOI衬底的制造方法,其中,上述蚀刻中的蚀刻速度为100nm/分钟以下。
3.根据权利要求1所述的贴合SOI衬底的制造方法,其中,上述有蚀刻作用的溶液是包含氨水溶液和过氧化氢水的pH9以上的溶液。
4.根据权利要求2所述的贴合SOI衬底的制造方法,其中,上述有蚀刻作用的溶液是包含氨水溶液和过氧化氢水的pH9以上的溶液。
5.根据权利要求1所述的贴合SOI衬底的制造方法,其中,上述蚀刻后,测定上述活性层的厚度,基于所得到的测定数据重复上述蚀刻,直到该活性层厚度在其全部区域接近于所规定厚度为止。
6.根据权利要求2所述的贴合SOI衬底的制造方法,其中,上述蚀刻后,测定上述活性层的厚度,基于所得到的测定数据重复上述蚀刻,直到该活性层厚度在其全部区域接近于所规定厚度为止。
7.根据权利要求3所述的贴合SOI衬底的制造方法,其中,上述蚀刻后,测定上述活性层的厚度,基于所得到的测定数据重复上述蚀刻,直到该活性层厚度在其全部区域接近于所规定厚度为止。
8.根据权利要求4所述的贴合SOI衬底的制造方法,其中,上述蚀刻后,测定上述活性层的厚度,基于所得到的测定数据重复上述蚀刻,直到该活性层厚度在其全部区域接近于所规定厚度为止。
9.根据权利要求1~8中任一项所述的贴合SOI衬底的制造方法,其中,对上述蚀刻前的贴合SOI衬底的活性层表面实施下述工序之中的至少1个工序,
(1)同时利用化学作用和机械作用的化学机械抛光工序;
(2)在含有氢的还原气氛中进行热处理的氢处理工序;
(3)在上述活性层上形成硅氧化膜,然后同时去除上述剥离时的活性层的损伤部分和硅氧化膜的工序。
10.根据权利要求1~8中任一项所述的贴合SOI衬底的制造方法,其中,对上述蚀刻后的贴合SOI衬底的活性层表面实施下述工序之中的至少1个工序,
(1)同时利用化学作用和机械作用的化学机械抛光工序;
(2)在含有氢的还原气氛中进行热处理的氢处理工序;
(3)在上述活性层上形成硅氧化膜,然后同时去除上述剥离时的活性层的损伤部分和硅氧化膜的工序。
11.根据权利要求1~8中任一项所述的贴合SOI衬底的制造方法,其中,对上述蚀刻前的贴合SOI衬底的活性层表面以及上述蚀刻后的贴合SOI衬底的活性层表面实施下述工序之中的至少1个工序,
(1)同时利用化学作用和机械作用的化学机械抛光工序;
(2)在含有氢的还原气氛中进行热处理的氢处理工序;
(3)在上述活性层上形成硅氧化膜,然后同时去除上述剥离时的活性层的损伤部分和硅氧化膜的工序。
CN2004800153891A 2003-04-02 2004-04-02 贴合半导体衬底及其制造方法 Active CN1894795B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP099541/2003 2003-04-02
JP2003099541A JP4509488B2 (ja) 2003-04-02 2003-04-02 貼り合わせ基板の製造方法
PCT/JP2004/004886 WO2004090986A1 (ja) 2003-04-02 2004-04-02 貼り合わせ半導体基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN1894795A CN1894795A (zh) 2007-01-10
CN1894795B true CN1894795B (zh) 2010-04-21

Family

ID=33156703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800153891A Active CN1894795B (zh) 2003-04-02 2004-04-02 贴合半导体衬底及其制造方法

Country Status (6)

Country Link
US (1) US7491342B2 (zh)
EP (1) EP1635396B1 (zh)
JP (1) JP4509488B2 (zh)
KR (1) KR100751265B1 (zh)
CN (1) CN1894795B (zh)
WO (1) WO2004090986A1 (zh)

Families Citing this family (244)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7344957B2 (en) * 2005-01-19 2008-03-18 Texas Instruments Incorporated SOI wafer with cooling channels and a method of manufacture thereof
JP4934966B2 (ja) * 2005-02-04 2012-05-23 株式会社Sumco Soi基板の製造方法
JP4654710B2 (ja) * 2005-02-24 2011-03-23 信越半導体株式会社 半導体ウェーハの製造方法
JP2006294737A (ja) * 2005-04-07 2006-10-26 Sumco Corp Soi基板の製造方法及びその製造における剥離ウェーハの再生処理方法。
EP1965413B1 (en) 2005-12-19 2012-12-05 Shin-Etsu Handotai Co., Ltd. Method for manufacturing soi substrate
JP5028845B2 (ja) * 2006-04-14 2012-09-19 株式会社Sumco 貼り合わせウェーハ及びその製造方法
US7790565B2 (en) * 2006-04-21 2010-09-07 Corning Incorporated Semiconductor on glass insulator made using improved thinning process
FR2911597B1 (fr) * 2007-01-22 2009-05-01 Soitec Silicon On Insulator Procede de formation et de controle d'interfaces rugueuses.
DE102007006151B4 (de) * 2007-02-07 2008-11-06 Siltronic Ag Verfahren zur Verringerung und Homogenisierung der Dicke einer Halbleiterschicht, die sich auf der Oberfläche eines elektrisch isolierenden Materials befindet
KR100840785B1 (ko) 2007-02-16 2008-06-23 삼성전자주식회사 스택형 반도체 소자에서 단결정 실리콘 패턴 형성 방법.
EP1993127B1 (en) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
JP5415676B2 (ja) * 2007-05-30 2014-02-12 信越化学工業株式会社 Soiウェーハの製造方法
JP5143477B2 (ja) 2007-05-31 2013-02-13 信越化学工業株式会社 Soiウエーハの製造方法
SG182214A1 (en) * 2007-06-20 2012-07-30 Semiconductor Energy Lab Method of manufacturing semiconductor device
US8236668B2 (en) 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2009135430A (ja) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP5490393B2 (ja) 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5464843B2 (ja) * 2007-12-03 2014-04-09 株式会社半導体エネルギー研究所 Soi基板の作製方法
JP5404064B2 (ja) 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
JP5297219B2 (ja) * 2008-02-29 2013-09-25 信越化学工業株式会社 単結晶薄膜を有する基板の製造方法
CN101521155B (zh) * 2008-02-29 2012-09-12 信越化学工业株式会社 制备具有单晶薄膜的基板的方法
KR20090101119A (ko) * 2008-03-21 2009-09-24 신에쓰 가가꾸 고교 가부시끼가이샤 Soi 웨이퍼의 제조 방법
CN101981654B (zh) * 2008-04-01 2012-11-21 信越化学工业株式会社 Soi基板的制造方法
JP5320954B2 (ja) * 2008-10-03 2013-10-23 信越半導体株式会社 Soiウェーハの製造方法
JP5493345B2 (ja) * 2008-12-11 2014-05-14 信越半導体株式会社 Soiウェーハの製造方法
WO2010103568A1 (ja) * 2009-03-11 2010-09-16 Yunogami Takashi 再生半導体ウエハの製造方法
US9711407B2 (en) * 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US20110199116A1 (en) * 2010-02-16 2011-08-18 NuPGA Corporation Method for fabrication of a semiconductor device and structure
US8871109B2 (en) * 2009-04-28 2014-10-28 Gtat Corporation Method for preparing a donor surface for reuse
JP5030992B2 (ja) 2009-04-30 2012-09-19 信越化学工業株式会社 サンドブラスト処理された裏面を有するsoi基板の製造方法
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US8630326B2 (en) 2009-10-13 2014-01-14 Skorpios Technologies, Inc. Method and system of heterogeneous substrate bonding for photonic integration
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8758088B2 (en) 2011-10-06 2014-06-24 Wayne O. Duescher Floating abrading platen configuration
US8647170B2 (en) 2011-10-06 2014-02-11 Wayne O. Duescher Laser alignment apparatus for rotary spindles
US8500515B2 (en) 2010-03-12 2013-08-06 Wayne O. Duescher Fixed-spindle and floating-platen abrasive system using spherical mounts
US8740668B2 (en) 2010-03-12 2014-06-03 Wayne O. Duescher Three-point spindle-supported floating abrasive platen
US8647171B2 (en) 2010-03-12 2014-02-11 Wayne O. Duescher Fixed-spindle floating-platen workpiece loader apparatus
US8696405B2 (en) 2010-03-12 2014-04-15 Wayne O. Duescher Pivot-balanced floating platen lapping machine
US8602842B2 (en) 2010-03-12 2013-12-10 Wayne O. Duescher Three-point fixed-spindle floating-platen abrasive system
US8641476B2 (en) 2011-10-06 2014-02-04 Wayne O. Duescher Coplanar alignment apparatus for rotary spindles
US8647172B2 (en) 2010-03-12 2014-02-11 Wayne O. Duescher Wafer pads for fixed-spindle floating-platen lapping
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8337280B2 (en) 2010-09-14 2012-12-25 Duescher Wayne O High speed platen abrading wire-driven rotary workholder
US8822306B2 (en) * 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US8404562B2 (en) * 2010-09-30 2013-03-26 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US8430717B2 (en) 2010-10-12 2013-04-30 Wayne O. Duescher Dynamic action abrasive lapping workholder
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US9922967B2 (en) 2010-12-08 2018-03-20 Skorpios Technologies, Inc. Multilevel template assisted wafer bonding
JP5673180B2 (ja) * 2011-02-14 2015-02-18 信越半導体株式会社 貼り合わせウェーハの製造方法
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
JP2011193010A (ja) * 2011-04-28 2011-09-29 Hitachi Cable Ltd 半導体ウェハ及び高周波電子デバイス用半導体ウェハ
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
FR2978868A1 (fr) * 2011-08-01 2013-02-08 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant, a "box" epais et couche active fine
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
WO2013109955A1 (en) * 2012-01-18 2013-07-25 Skorpios Technologies, Inc. Vertical integration of cmos electronics with photonic devices
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
JP5664592B2 (ja) * 2012-04-26 2015-02-04 信越半導体株式会社 貼り合わせウェーハの製造方法
US8998678B2 (en) 2012-10-29 2015-04-07 Wayne O. Duescher Spider arm driven flexible chamber abrading workholder
US9011207B2 (en) 2012-10-29 2015-04-21 Wayne O. Duescher Flexible diaphragm combination floating and rigid abrading workholder
US8845394B2 (en) 2012-10-29 2014-09-30 Wayne O. Duescher Bellows driven air floatation abrading workholder
US8998677B2 (en) 2012-10-29 2015-04-07 Wayne O. Duescher Bellows driven floatation-type abrading workholder
US9199354B2 (en) 2012-10-29 2015-12-01 Wayne O. Duescher Flexible diaphragm post-type floating and rigid abrading workholder
US9233452B2 (en) 2012-10-29 2016-01-12 Wayne O. Duescher Vacuum-grooved membrane abrasive polishing wafer workholder
US9604339B2 (en) 2012-10-29 2017-03-28 Wayne O. Duescher Vacuum-grooved membrane wafer polishing workholder
US9039488B2 (en) 2012-10-29 2015-05-26 Wayne O. Duescher Pin driven flexible chamber abrading workholder
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US8822308B2 (en) * 2012-12-07 2014-09-02 Graphene Frontiers Methods and apparatus for transfer of films among substrates
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
JP5888286B2 (ja) 2013-06-26 2016-03-16 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2015103661A (ja) * 2013-11-25 2015-06-04 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6090184B2 (ja) 2014-01-27 2017-03-08 信越半導体株式会社 半導体ウェーハの洗浄槽及び貼り合わせウェーハの製造方法
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
JP6036732B2 (ja) * 2014-03-18 2016-11-30 信越半導体株式会社 貼り合わせウェーハの製造方法
CN106461865A (zh) * 2014-03-18 2017-02-22 华为技术有限公司 光栅耦合器及其制作方法
JP6152829B2 (ja) * 2014-06-17 2017-06-28 信越半導体株式会社 Soiウェーハの製造方法
US9611133B2 (en) * 2014-09-11 2017-04-04 Invensense, Inc. Film induced interface roughening and method of producing the same
JP6086105B2 (ja) * 2014-09-24 2017-03-01 信越半導体株式会社 Soiウェーハの製造方法
DE202016000166U1 (de) * 2015-01-09 2016-06-02 Silicon Genesis Corporation Dreidimensionale integrierte Schaltung
CN105845544B (zh) 2015-01-14 2021-02-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
FR3036224B1 (fr) 2015-05-13 2017-06-02 Commissariat Energie Atomique Procede de collage direct
US10515981B2 (en) 2015-09-21 2019-12-24 Monolithic 3D Inc. Multilevel semiconductor device and structure with memory
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
JP6607207B2 (ja) * 2017-01-25 2019-11-20 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
CN107910401B (zh) * 2017-06-28 2020-11-13 超晶科技(北京)有限公司 一种二类超晶格红外探测器件材料的制备方法
US10926378B2 (en) 2017-07-08 2021-02-23 Wayne O. Duescher Abrasive coated disk islands using magnetic font sheet
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11691241B1 (en) * 2019-08-05 2023-07-04 Keltech Engineering, Inc. Abrasive lapping head with floating and rigid workpiece carrier
CN117393422B (zh) * 2023-12-11 2024-03-01 青禾晶元(天津)半导体材料有限公司 一种制造碳化硅复合衬底的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2599021B2 (ja) * 1989-11-09 1997-04-09 新日本製鐵株式会社 シリコンウエハのエッチング方法および洗浄方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH08279605A (ja) * 1995-02-09 1996-10-22 Sony Corp 張り合わせ基板の製造方法
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
JP3324469B2 (ja) 1997-09-26 2002-09-17 信越半導体株式会社 Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
JPH11354482A (ja) * 1998-06-09 1999-12-24 Sony Corp 洗浄装置及び洗浄方法、並びにエッチング装置及びエッチング方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
JP2000173976A (ja) * 1998-12-02 2000-06-23 Mitsubishi Electric Corp 半導体装置の製造方法
US6323108B1 (en) 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US6489241B1 (en) 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
JP2001168308A (ja) * 1999-09-30 2001-06-22 Canon Inc シリコン薄膜の製造方法、soi基板の作製方法及び半導体装置
JP2003017723A (ja) * 2001-06-29 2003-01-17 Shin Etsu Handotai Co Ltd 半導体薄膜の製造方法及び太陽電池の製造方法
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films

Also Published As

Publication number Publication date
EP1635396A4 (en) 2007-06-27
US20060118935A1 (en) 2006-06-08
JP4509488B2 (ja) 2010-07-21
US7491342B2 (en) 2009-02-17
EP1635396A1 (en) 2006-03-15
CN1894795A (zh) 2007-01-10
JP2004311526A (ja) 2004-11-04
EP1635396B1 (en) 2013-09-11
KR100751265B1 (ko) 2007-08-23
WO2004090986A1 (ja) 2004-10-21
KR20060058051A (ko) 2006-05-29

Similar Documents

Publication Publication Date Title
CN1894795B (zh) 贴合半导体衬底及其制造方法
JP4828230B2 (ja) Soiウェーハの製造方法
US7855129B2 (en) Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
US8314007B2 (en) Process for fabricating a heterostructure with minimized stress
JP5572085B2 (ja) Soiウェーハの製造方法
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
KR20000017512A (ko) 웨이퍼 기판 재생방법 및 웨이퍼 기판 재생을 위한 연마액 조성물
US8048769B2 (en) Method for producing bonded wafer
CN101320684B (zh) 半导体基板的制造方法
KR101071509B1 (ko) 접합 웨이퍼 제조 방법
KR102327330B1 (ko) Soi웨이퍼의 제조방법
TWI251875B (en) Manufacturing method of bonding wafer
JP2007287879A (ja) 貼り合わせウェーハ及びその製造方法
JP2004055750A (ja) Soiウェーハの製造方法
JP2010135538A (ja) 貼り合わせウェーハの製造方法
JPH08191138A (ja) Soi基板の製造方法
Forsberg Chemical mechanical polishing of silicon and silicon dioxide in front end processing
KR100286772B1 (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
JPH05234985A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170822

Address after: Tokyo, Japan, Japan

Patentee after: Sumco Corp.

Address before: Tokyo, Japan, Japan

Co-patentee before: Hanyang Hak Won Co., Ltd.

Patentee before: SUMCO Corp.

TR01 Transfer of patent right