CN110739217A - 一种降低soi硅片应力的制备方法 - Google Patents

一种降低soi硅片应力的制备方法 Download PDF

Info

Publication number
CN110739217A
CN110739217A CN201911028059.0A CN201911028059A CN110739217A CN 110739217 A CN110739217 A CN 110739217A CN 201911028059 A CN201911028059 A CN 201911028059A CN 110739217 A CN110739217 A CN 110739217A
Authority
CN
China
Prior art keywords
silicon wafer
soi
temperature
low
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911028059.0A
Other languages
English (en)
Inventor
王新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENYANG SILICON TECHNOLOGY CO LTD
Original Assignee
SHENYANG SILICON TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENYANG SILICON TECHNOLOGY CO LTD filed Critical SHENYANG SILICON TECHNOLOGY CO LTD
Priority to CN201911028059.0A priority Critical patent/CN110739217A/zh
Publication of CN110739217A publication Critical patent/CN110739217A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种降低SOI硅片应力的制备方法,包括:对第一硅片进行氧化,得具有氧化层的第一硅片;将具有氧化层的第一硅片注入氢离子,使用浓硫酸和双氧水混合液、SC1和SC2清洗,得注入后的第一硅片;对注入后的第一硅片进行第一低温退火处理,使用SC1、SC2清洗,得处理后的第一硅片;使用SC1、SC2清洗第二硅片,将清洗后的第二硅片与处理后的第一硅片常温下进行键合以及第二低温退火处理,得键合片;对键合片进行裂片,得SOI;采用化学机械抛光去除500~2000A的SOI膜厚,即得。本发明的降低SOI硅片应力的制备方法,通过注入后低温退火来减小SOI硅片内部的应力,从而制备出弯曲度值小的SOI硅片。

Description

一种降低SOI硅片应力的制备方法
技术领域
本发明涉及微电子技术领域,尤其涉及一种降低SOI硅片应力的制备方法。
背景技术
绝缘衬底上的硅(Silicon-On-Insulator,SOI)是一种具有独特的“Si/绝缘层/Si”三层结构的新型硅基半导体材料。SOI技术在顶层硅和背衬底之间引入了一层绝缘埋层(即,埋氧化层),通过绝缘埋层(通常为二氧化硅SiO2)实现了器件和衬底的全介质隔离。
通过在绝缘体上形成半导体薄膜,SOI材料具有体硅无法比拟的优点:(1)可以实现集成电路中元器件的介质隔离,彻底消除了体硅CMOS电路中的寄生闩锁效应;(2)采用SOI制成的集成电路具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势,因此,SOI将广泛应用在深亚微米的低压、低功耗集成电路中。
目前,SOI材料主要包括:(1)注氧隔离的SIMOX(Separation byImplantedOxygen)材料,适于制作薄膜全耗尽超大规模集成电路;(2)硅片键合和反面腐蚀的BESOI(Bonding-Etchback SOI)材料,适于制作部分耗尽集成电路;(3)将键合与注入相结合的Smart Cut SOI材料等。
然而,现有的制备SOI的过程中注入氢离子后的硅片内部会产生较大的应力,弯曲度(Bow)值增大,导致最终的SOI弯曲度增大,从而影响最终SOI产品的质量。因此,亟需开发一种降低SOI硅片应力的方法,以满足人们的需要。
发明内容
本发明的目的在于提供一种降低SOI硅片应力的制备方法,通过注入后低温退火来减小SOI硅片内部的应力,从而制备出弯曲度值小的SOI硅片。
本发明提供一种降低SOI硅片应力的制备方法,包括:在氢气、氧气氛围里,以850~1150℃的温度对第一硅片进行氧化,得到具有氧化层的第一硅片;将所述具有氧化层的第一硅片注入氢离子,注入深度为500~10000A;注入后依次使用体积比为3:1~5:1的浓硫酸和双氧水混合液、SC1和SC2清洗1~60min,得注入后的第一硅片;对所述注入后的第一硅片进行第一低温退火处理,然后使用SC1、SC2清洗1~60min,得到处理后的第一硅片;其中,所述第一低温退火处理的条件为:采用氮气保护,气体流量5~20L/min,退火温度100~400℃,退火时间0.5~5h;使用SC1、SC2对第二硅片清洗1~60min,然后将清洗后的第二硅片与所述处理后的第一硅片在常温下进行键合以及第二低温退火处理,得到键合片;其中,所述键合的条件为:离子激活时间为0~30s;所述第二低温退火处理的条件为:100~350℃,氮气流量为1~10L/min,退火时间0.5~5h;对所述键合片进行裂片,得到SOI;采用化学机械抛光去除500~2000A的所述SOI的膜厚,得到弯曲度值小于10μm的SOI。
可选地,所述第一硅片与所述第二硅片的尺寸相同。
可选地,所述第二硅片为任意电阻率和晶向的硅片。
可选地,所述第二硅片为氧化片或光片。
可选地,所述裂片过程为:将所述键合片放入微波裂片机内,所述键合片在所述微波裂片机的腔室中升温到100~200℃,保温10~30min;开启所述微波裂片机的微波磁控头进行裂片,时间为1~10min,裂片后得到所述SOI。
本发明的降低SOI硅片应力的制备方法,通过注入后低温退火来减小SOI硅片内部的应力,从而制备出弯曲度值小的SOI硅片。
附图说明
通过下面结合附图进行的详细描述,本发明的上述和其它目的、特点和优点将会变得更加清楚,其中:
图1为本发明实施例的降低SOI硅片应力的制备方法的流程图;
图2为本发明实施例的降低SOI硅片应力的制备示意图。
具体实施方式
现在,将参照附图更充分地描述不同的示例实施例,其中,一些示例性实施例在附图中示出。
下面参照图1和图2描述本发明实施例的降低SOI硅片应力的制备方法。
实施例一。
图1为本发明实施例的降低SOI硅片应力的制备方法的流程图,图2为本发明实施例的降低SOI硅片应力的制备示意图。
参照图1和图2,在步骤S10,在氢气(H2)、氧气(O2)氛围里,以1050℃的温度对第一硅片进行氧化,得到具有氧化层(例如二氧化硅SiO2)的第一硅片。
作为示例,所述第一硅片可为8寸P型硅片,其晶向选择可以是<100>或<111>,电阻率为8~12ohm.cm,但本发明不限于此。
作为示例,所述氧化层为二氧化硅。
优选地,对所述具有氧化层的第一硅片进行清洗,去除表面污染物,然后使用颗粒测试仪、膜厚测试仪,分别测试所述具有氧化层的第一硅片表面颗粒@0.2um<2ea、氧化层的厚度为1000A±50A(埃)。
在步骤S20,将所述具有氧化层的第一硅片注入氢离子(H+),注入后依次使用浓硫酸和双氧水(H2O2)混合液、SC1和SC2清洗30min,得注入后的第一硅片。
优选地,注入深度为6000A。
这里,浓硫酸和双氧水的混合液用于去除有机物,所述浓硫酸与所述双氧水的体积比为3:1;SC1为氨水、双氧水和超纯水的混合溶液,用于去除表面颗粒;SC2为盐酸、双氧水和超纯水的混合溶液,用于清洗金属污染。
然后使用测试设备测试该具有注入氧化层的硅片表面颗粒@0.2um<5ea。
在步骤S30,对所述注入后的第一硅片进行第一低温退火处理,增加低温退火可以将晶格缝隙中的氢离子赶出去,使晶格膨胀恢复到注入前的水准,降低硅片的弯曲度,降低硅片的应力,然后使用SC1、SC2清洗30min,得到处理后的第一硅片。
作为示例,所述第一低温退火处理的条件为:采用氮气(N2)保护、气体流量15L/min;退火温度200℃,退火时间3h。
然后使用测试设备测试该处理后的硅片表面颗粒@0.2um<10ea。
在步骤S40,使用SC1、SC2对第二硅片清洗1~60min,然后将清洗后的第二硅片与所述处理后的第一硅片在常温下进行键合以及第二低温退火处理,得到键合片。
作为示例,所述第一硅片与所述第二硅片的尺寸相同。
具体地,所述第二硅片为任意电阻率和晶向的硅片。
优选地,所述第二硅片为氧化片或光片。
作为示例,所述键合的条件为:离子激活时间为20s。也就是说,采用等离子激活技术对表面进行20s的处理以增强键合时预键合力,进行预键合,使所述清洗后的第二硅片与所述处理后的第一硅片贴合在一起。
作为示例,所述第二低温退火处理的条件为:300℃,氮气流量为5L/min,退火时间3h,目的是增加键合力,将两片硅片键合在一起。
在步骤S50,对所述键合片进行裂片,得到SOI。
作为示例,裂片过程为:将所述键合片放入微波裂片机内,所述键合片在所述微波裂片机的腔室中升温到150℃,保温25min;开启所述微波裂片机的微波磁控头进行裂片,时间为4min,裂片后得到所述SOI。
在步骤S60,采用化学机械抛光(CMP)去除1000A的所述SOI的膜厚,即得。
优选地,所述化学机械抛光的去除率为:10A/s。
可以理解,氢是一种活跃的元素,注入硅后,能立即与硅中的杂质、缺陷和悬挂键结合成多种氢复合体。此外,还会有少量的氢处于晶格的间隙位置,以原子态或分子态存在。注入后无论氢以哪种形式存在,都会引起晶格的膨胀,从而在晶格中引入应变。导致硅片的几何参数弯曲度值增大,进而导致最终SOI的弯曲度值增大。
本发明的实施例通过注入后的第一低温退火处理,有效降低SOI硅片应力,减小弯曲度值。注入后不进行低温退火后SOI的弯曲度值较大,弯曲度值大于40μm;而通过本发明实施例的制备方法得到SOI的弯曲度值更好,弯曲度值小于10μm。
下面结合示例来详细描述本发明实施例的降低SOI硅片应力的制备方法的有益效果。
以注入后不做低温退火的制备SOI方法作为对比例,本发明实施例一与对比例的弯曲度值对比情况如表1所示。
表1:实施例一与对比例的弯曲度值对比表
Figure BDA0002249255300000041
Figure BDA0002249255300000051
由表1可知,采用本发明实施例一的制备方法得到的三个SOI硅片的弯曲度值分别为6.7μm、7.3μm和8.5μm,均小于10μm;而对比例注入后不进行低温退火制备得到的SOI的弯曲度值较大,在40μm以上。因此,本发明实施例一制备得到的SOI硅片弯曲度值明显小于不进行低温退火的方式(对比例)得到的SOI硅片的弯曲度值,即本发明实施例一制备得到的SOI的弯曲度值更好。
实施例二。
本实施例提供一种降低SOI硅片应力的制备方法,包括:
在氢气、氧气氛围里,以900℃的温度对第一硅片进行氧化,得到具有氧化层的第一硅片。
将所述具有氧化层的第一硅片注入氢离子,注入深度为1000A;注入后依次使用体积比为4:1的浓硫酸和双氧水混合液、SC1和SC2清洗1~60min,得注入后的第一硅片。
对所述注入后的第一硅片进行第一低温退火处理,然后使用SC1、SC2清洗50min,得到处理后的第一硅片;其中,所述第一低温退火处理的条件为:采用氮气保护,气体流量5L/min,退火温度350℃,退火时间1.5h。
使用SC1、SC2对第二硅片清洗50min,然后将清洗后的第二硅片与所述处理后的第一硅片在常温下进行键合以及第二低温退火处理,得到键合片;其中,所述键合的条件为:离子激活时间为10s;所述第二低温退火处理的条件为:150℃,氮气流量为3L/min,退火时间1h。
对所述键合片进行裂片,得到SOI。
采用化学机械抛光去除600A的所述SOI的膜厚,得到弯曲度值小于10μm的SOI。
下面结合示例来详细描述本发明实施例的降低SOI硅片应力的制备方法的有益效果。
以注入后不做低温退火的制备SOI方法作为对比例,本发明实施例二与对比例的弯曲度值对比情况如表2所示。
表2:实施例二与对比例的弯曲度值对比表
片号 实施例二 对比例
4# 6.5μm 41.5μm
5# 6.3μm 42.7μm
6# 6.8μm 40.5μm
应当理解,本实施例中与实施例一相同的部分,不再赘述。
实施例三。
本实施例提供一种降低SOI硅片应力的制备方法,包括:
在氢气、氧气氛围里,以1100℃的温度对第一硅片进行氧化,得到具有氧化层的第一硅片。
将所述具有氧化层的第一硅片注入氢离子,注入深度为8000A;注入后依次使用体积比为5:1的浓硫酸和双氧水混合液、SC1和SC2清洗10min,得注入后的第一硅片。
对所述注入后的第一硅片进行第一低温退火处理,然后使用SC1、SC2清洗10min,得到处理后的第一硅片;其中,所述第一低温退火处理的条件为:采用氮气保护,气体流量10L/min,退火温度350℃,退火时间2h。
使用SC1、SC2对第二硅片清洗20min,然后将清洗后的第二硅片与所述处理后的第一硅片在常温下进行键合以及第二低温退火处理,得到键合片;其中,所述键合的条件为:离子激活时间为30s;所述第二低温退火处理的条件为:200℃,氮气流量为9L/min,退火时间4h。
对所述键合片进行裂片,得到SOI。
采用化学机械抛光去除1500A的所述SOI的膜厚,得到弯曲度值小于10μm的SOI。
下面结合示例来详细描述本发明实施例的降低SOI硅片应力的制备方法的有益效果。
以注入后不做低温退火的制备SOI方法作为对比例,本发明实施例三与对比例的弯曲度值对比情况如表2所示。
表3:实施例三与对比例的弯曲度值对比表
Figure BDA0002249255300000061
Figure BDA0002249255300000071
综上所述,通过实施例一、实施例二、实施例三与对比例的数据可以看出,采用本发明实施例的制备方法生产的SOI弯曲度(Bow)值更小,故SOI的应力更低,适于工业化生产,可批量产出得到质量更好的SOI。
应当理解,本实施例中与实施例一相同的部分,不再赘述。
尽管已经参照其示例性实施例具体显示和描述了本发明,但是本领域的技术人员应该理解,在不脱离权利要求所限定的本发明的精神和范围的情况下,可以对其进行形式和细节上的各种改变。

Claims (8)

1.一种降低SOI硅片应力的制备方法,其特征在于,所述制备方法包括:
在氢气、氧气氛围里,以850~1150℃的温度对第一硅片进行氧化,得到所述具有氧化层的第一硅片;
将所述具有氧化层的第一硅片注入氢离子,注入深度为500~10000A;注入后依次使用3:1~5:1的浓硫酸和双氧水混合液、SC1和SC2清洗1~60min,得所述注入后的第一硅片;
对所述注入后的第一硅片进行第一低温退火处理,然后使用SC1、SC2清洗1~60min,得到处理后的第一硅片;其中,所述第一低温退火处理的条件为:采用氮气保护,气体流量5~20L/min,退火温度100~400℃,退火时间0.5~5h;
使用SC1、SC2对第二硅片清洗1~60min,然后将清洗后的第二硅片与所述处理后的第一硅片在常温下进行键合以及第二低温退火处理,得到键合片;其中,所述键合的条件为:离子激活时间为0~30s;所述第二低温退火处理的条件为:100~350℃,氮气流量为1~10L/min,退火时间0.5~5h;
对所述键合片进行裂片,得到SOI;
采用化学机械抛光去除500~2000A的所述SOI的膜厚,得到弯曲度值小于10的SOI。
2.如权利要求1所述的制备方法,其特征在于,所述第一硅片与所述第二硅片的尺寸相同。
3.如权利要求2所述的制备方法,其特征在于,所述第二硅片为任意电阻率和晶向的硅片。
4.如权利要求3所述的制备方法,其特征在于,所述第二硅片为氧化片或光片。
5.如权利要求1所述的制备方法,其特征在于,所述裂片过程为:将所述键合片放入微波裂片机内,所述键合片在所述微波裂片机的腔室中升温到100~200℃,保温10~30min;开启所述微波裂片机的微波磁控头进行裂片,时间为1~10min,裂片后得到所述SOI。
6.如权利要求1所述的制备方法,其特征在于,所述氧化温度为1050℃,所述注入深度为6000A,浓硫酸和双氧水混合液的体积比为3:1;
所述第一低温退火处理的条件为:采用氮气保护,气体流量15L/min,退火温度200℃,退火时间3h;
所述键合的条件为:离子激活时间为20s;所述第二低温退火处理的条件为:300℃,氮气流量为5L/min,退火时间3h;
采用化学机械抛光去除1000A的所述SOI的膜厚。
7.如权利要求1所述的制备方法,其特征在于,所述氧化温度为900℃,所述注入深度为1000A,浓硫酸和双氧水混合液的体积比为4:1;
所述第一低温退火处理的条件为:采用氮气保护,气体流量5L/min,退火温度350℃,退火时间1.5h;
所述键合的条件为:离子激活时间为10s;所述第二低温退火处理的条件为:150℃,氮气流量为3L/min,退火时间1h;
采用化学机械抛光去除600A的所述SOI的膜厚。
8.如权利要求1所述的制备方法,其特征在于,所述氧化温度为1100℃,所述注入深度为8000A,浓硫酸和双氧水混合液的体积比为5:1;
所述第一低温退火处理的条件为:采用氮气保护,气体流量10L/min,退火温度350℃,退火时间2h;
所述键合的条件为:离子激活时间为30s;所述第二低温退火处理的条件为:200℃,氮气流量为9L/min,退火时间4h;
采用化学机械抛光去除1500A的所述SOI的膜厚。
CN201911028059.0A 2019-10-28 2019-10-28 一种降低soi硅片应力的制备方法 Pending CN110739217A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911028059.0A CN110739217A (zh) 2019-10-28 2019-10-28 一种降低soi硅片应力的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911028059.0A CN110739217A (zh) 2019-10-28 2019-10-28 一种降低soi硅片应力的制备方法

Publications (1)

Publication Number Publication Date
CN110739217A true CN110739217A (zh) 2020-01-31

Family

ID=69271624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911028059.0A Pending CN110739217A (zh) 2019-10-28 2019-10-28 一种降低soi硅片应力的制备方法

Country Status (1)

Country Link
CN (1) CN110739217A (zh)

Similar Documents

Publication Publication Date Title
JP4828230B2 (ja) Soiウェーハの製造方法
US6893936B1 (en) Method of Forming strained SI/SIGE on insulator with silicon germanium buffer
US7790565B2 (en) Semiconductor on glass insulator made using improved thinning process
EP1981063B1 (en) Process for producing a soi wafer
JPWO2003049189A1 (ja) 貼り合わせウェーハおよび貼り合わせウェーハの製造方法
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
US9824891B1 (en) Method of manufacturing the thin film
WO2014178356A1 (ja) ハイブリッド基板の製造方法及びハイブリッド基板
US8703580B2 (en) Silicon on insulator (SOI) wafer and process for producing same
KR100982584B1 (ko) 반도체 기판의 제조 방법
CN101188190B (zh) Soq基板以及soq基板的制造方法
KR20160134661A (ko) 접합웨이퍼의 제조방법
KR101142138B1 (ko) 적층기판의 세척방법, 기판의 접합방법 및 접합 웨이퍼의제조방법
EP3696869A1 (en) Nano-scale single crystal thin film
JPH0922993A (ja) Soiウエハ及びその製造方法
CN108962815B (zh) 一种soi材料的制备方法
CN110752218A (zh) 一种多层soi及其制备方法
JP2006165061A (ja) Soiウェーハの製造方法
CN110739217A (zh) 一种降低soi硅片应力的制备方法
JP2008124206A (ja) 歪シリコン基板の製造方法
US6998300B2 (en) Methods for manufacturing semiconductor devices
JP2001135805A (ja) 半導体部材及び半導体装置の製造方法
CN110739214A (zh) 一种减少注入损伤制备soi的方法
JP2008072049A (ja) 貼り合わせウェーハの製造方法
TWI786782B (zh) 製造絕緣體上矽晶片的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination