CN111180324B - 键合晶圆结构的减薄方法及晶圆级封装结构 - Google Patents

键合晶圆结构的减薄方法及晶圆级封装结构 Download PDF

Info

Publication number
CN111180324B
CN111180324B CN201911379085.8A CN201911379085A CN111180324B CN 111180324 B CN111180324 B CN 111180324B CN 201911379085 A CN201911379085 A CN 201911379085A CN 111180324 B CN111180324 B CN 111180324B
Authority
CN
China
Prior art keywords
wafer
edge
supporting
cap
thinning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911379085.8A
Other languages
English (en)
Other versions
CN111180324A (zh
Inventor
张俊龙
周峰
贺国涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Semiconductor International Corp
Original Assignee
Ningbo Semiconductor International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Semiconductor International Corp filed Critical Ningbo Semiconductor International Corp
Priority to CN201911379085.8A priority Critical patent/CN111180324B/zh
Publication of CN111180324A publication Critical patent/CN111180324A/zh
Application granted granted Critical
Publication of CN111180324B publication Critical patent/CN111180324B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明公开了一种键合晶圆结构的减薄方法及晶圆级封装结构。方法包括：提供键合晶圆结构，键合晶圆结构包括器件区和边缘区，边缘区包围器件区，器件区的支撑晶圆和盖帽晶圆之间形成器件层；对支撑晶圆进行第一处理，去除边缘区的支撑晶圆；第一处理后，自支撑晶圆远离盖帽晶圆的一侧对支撑晶圆进行减薄处理；对键合晶圆结构的边缘区进行倒角工艺，使支撑晶圆边缘、器件层边缘和盖帽晶圆的边缘在沿支撑晶圆的轴向截面上位于一条连续的弧线上，且盖帽晶圆的边缘相对于支撑晶圆的边缘突出；倒角工艺后，对盖帽晶圆的背向支撑晶圆的一面进行减薄处理。能够避免键合晶圆结构双面减薄工艺过程中的边缘破损。

Description

键合晶圆结构的减薄方法及晶圆级封装结构
技术领域
本发明涉及半导体器件制造领域，尤其涉及一种键合晶圆结构的减薄方法及晶圆级封装结构。
背景技术
自模拟射频通讯技术在上世纪90代初被开发以来，射频前端模块已经逐渐成为通讯设备的核心组件。在所有射频前端模块中，滤波器已成为增长势头最猛、发展前景最大的部件。随着无线通讯技术的高速发展，5G通讯协议日渐成熟，市场对射频滤波器的各方面性能也提出了更为严格的标准。滤波器的性能由组成滤波器的谐振器单元决定。在现有的滤波器中，薄膜体声波谐振器(FBAR)因其体积小、插入损耗低、带外抑制大、品质因数高、工作频率高、功率容量大以及抗静电冲击能力良好等特点，成为最适合5G应用的滤波器之一。
3D晶圆级封装，英文简称(WLP)，包括CIS发射器、MEMS封装、标准器件封装。是指在不改变封装体尺寸的前提下，在同一个封装体内于垂直方向叠放两个以上芯片的封装技术，它起源于快闪存储器(NOR/NAND)及SDRAM的叠层封装。主要特点包括：多功能、高效能；大容量高密度，单位体积上的功能及应用成倍提升以及低成本。
SIP(System in Package)是将多个具有不同功能的有源元件、无源元件、微机电系统(MEMS)、光学元件等其他元件，组合到一个单元中，形成一个可提供多种功能的系统或子系统，允许异质IC集成，是最好的封装集成。相比于SOC，SIP集成相对简单，设计周期和面市周期更短，成本较低，可以实现更复杂的系统。晶圆键合技术是指通过化学和物理作用将两块已镜面抛光的同质或异质的晶片紧密地结合起来，晶片结合后，界面的原子受到外力的作用而产生反应形成共价键结合成一体，并使接合界面达到特定的键合强度。
硅片上电路层的有效厚度一般为5～10um，为了保证其功能，有一定的支撑厚度是必要的，因此，硅片的厚度极限为20～30um。这只占总厚度的一小部分，占总厚度90％左右的衬底材料是为了保证硅片在制造、测试和运送过程中有足够的强度。因此，电路层制作完成后，需要对硅片进行背面减薄，使其达到所需的厚度；通常在集成电路封装前，需要对晶片背面多余的基体材料去除一定的厚度，这一工艺过程称之为晶片背面减薄工艺。
SIP会涉及到两个晶圆键合后双面减薄的工艺，由于晶圆的边缘存在无用的非键合区域，因此两个晶圆键合后，在两个晶圆的边缘之间会存在一圈间隙，即每个晶圆的边缘均存在储悬空的支边，在减薄工艺中极易造成两个晶圆的边缘破裂、崩边等边缘缺陷。
目前主流方法是在键合晶圆边缘间隙处补胶，使键合晶圆形成一个整体，然后再进行双面减薄工艺。但是边缘补胶工艺存在部分区域无胶，导致后续崩边，同时存在边缘溢胶问题，后续需要增加清洗工艺，导致成本增加，同时人工补胶工艺的风险较大。
因此需要提出一种新的键合晶圆背面减薄方法，避免键合晶圆背面减薄工艺过程中边缘破损，改善键合晶圆双面减薄的边缘缺陷，并能够减低成本、避免人工补胶的风险。
发明内容
本发明的目的在于提供一种键合晶圆结构的减薄方法及晶圆级封装结构，能够避免键合晶圆背面减薄工艺过程中边缘破损，改善键合晶圆双面减薄的边缘缺陷。为了实现上述目的，本发明提供一种键合晶圆结构的减薄方法，包括：
提供键合晶圆结构，所述键合晶圆结构包括键合在一起的支撑晶圆和盖帽晶圆，所述键合晶圆结构包括器件区和边缘区，所述边缘区包围所述器件区，所述器件区的所述支撑晶圆和所述盖帽晶圆之间形成有器件层；
对所述支撑晶圆进行第一处理，去除所述边缘区的支撑晶圆；
第一处理后，自所述支撑晶圆远离所述盖帽晶圆的一侧对所述支撑晶圆进行减薄处理；
对所述键合晶圆结构的边缘区进行倒角工艺，使所述支撑晶圆边缘、所述器件层边缘和所述盖帽晶圆的边缘在沿所述支撑晶圆的轴向截面上位于一条连续的弧线上，且所述盖帽晶圆的边缘相对于支撑晶圆的边缘突出；
倒角工艺后，对所述盖帽晶圆的背向支撑晶圆的一面进行减薄处理。
可选地，所述第一处理包括：通过刻蚀工艺对所述支撑晶圆的边缘区进行处理，去除所述支撑晶圆位于所述边缘区的悬空的支边。
可选地，所述弧线为一条椭圆弧线，所述椭圆弧线所在椭圆的形状通过以下椭圆标准方程确定：
Figure BDA0002341795310000031
其中，T1为减薄后支撑晶圆的厚度，T2为盖帽晶圆厚度的1/2，N为第一处理后的支撑晶圆的边缘在径向方向与所述盖帽晶圆的平面边缘的距离。
可选地，在对所述键合晶圆结构的边缘区进行倒角工艺步骤中，包括：提供倒角砂轮，所述倒角砂轮的边缘具有凹槽，所述凹槽沿垂直于键合晶圆结构所在平面的截面至少一侧包括所述椭圆弧线；
使所述倒角砂轮的旋转轴垂直于所述晶圆键合结构所在的平面，并使所述倒角砂轮达到预设转速；
将所述键合晶圆结构的边缘置于所述倒角砂轮的所述凹槽中，使所述倒角砂轮的所述凹槽中带有所述椭圆弧线区域与所述支撑晶圆的边缘以及所述盖帽晶圆靠近所述支撑晶圆的半部分边缘接触并打磨；
使所述倒角砂轮围绕所述键合晶圆结构旋转，对所述键合晶圆结构的一周边缘进行打磨。
可选地，所述倒角砂轮的材料包括金刚石或不锈钢。
可选地，第一处理后，减薄处理步骤之前，还包括：在所述支撑晶圆背向所述盖帽晶圆的一面进行电性互连工艺，形成电连接结构，所述电连接结构贯穿所述支撑晶圆的背面，与所述支撑晶圆所述器件层的器件电连接。
可选地，所述形成电连接结构，包括：在所述支撑晶圆中形成通孔，所述通孔暴露出所述器件层的器件，在所述通孔中形成与所述器件层的器件电连接的导电插塞。
可选地，在形成电连接结构之后以及对所述盖帽晶圆背向所述支撑晶圆的一面进行减薄处理步骤之前，还包括：在所述支撑晶圆完成所述电性互连工艺的一面形成保护层；
形成所述保护层的方法包括：在所述支撑晶圆完成所述电性互连工艺的一面贴附电路保护胶带。
可选地，在对所述盖帽晶圆的背向支撑晶圆的一面进行减薄处理步骤中，包括：通过机械研磨或化学机械研磨对所述盖帽晶圆的背向支撑晶圆的一面进行减薄处理。
可选地，所述支撑晶圆和盖帽晶圆均为器件晶圆，所述支撑晶圆与盖帽晶圆具有器件的一面相互键合在一起。
可选地，所述器件晶圆中形成有有源器件和无源器件，所述有源器件包括二极管和MOS管，所述无源器件包括电阻、电容和电感。
本发明还提出一种晶圆级封装结构，包括：
键合在一起的支撑晶圆和盖帽晶圆，所述支撑晶圆和所述盖帽晶圆之间形成有器件层；
所述支撑晶圆的边缘与所述盖帽晶圆的边缘在沿所述支撑晶圆的轴向截面位于一条连续的弧线上。
可选地，所述弧线为一条椭圆弧线，所述椭圆弧线所在椭圆的形状通过以下椭圆标准方程确定：
Figure BDA0002341795310000041
其中，T1为减薄后支撑晶圆的厚度，T2为盖帽晶圆厚度的1/2，N为第一处理后的支撑晶圆的边缘在径向方向与所述盖帽晶圆的平面边缘的距离。
本发明的有益效果为：
通过首先对键合晶圆结构中支撑晶圆的边缘区域(悬空支边)进行修剪去除，能够避免在对支撑晶圆减薄工艺过程中造成支撑晶圆的边缘破损，通过倒角工艺使支撑晶圆的边缘与盖帽晶圆靠近支撑晶圆的半部分边缘在沿支撑晶圆的轴向截面位于一条连续的弧线上，使盖帽晶圆的边缘与支撑晶圆的边缘形成一体结构，避免在后续对盖帽晶圆进行背面减薄工艺过程中造成盖帽晶圆的边缘破损，本发明能够改善键合晶圆双面减薄的边缘缺陷，并能够减低成本、避免传统工艺中人工补胶的风险，提高安全性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有键合晶圆双面减薄工艺边缘缺陷示意图；
图2A至图2E为现有键合晶圆双面减薄工艺流程示意图；
图3为本发明一实施例中一种键合晶圆结构的减薄方法的步骤图；
图4A为本发明一实施例中一种键合晶圆结构的减薄方法中的键合晶圆结构示意图；
图4B为本发明一实施例中一种键合晶圆结构的减薄方法中对支撑晶圆完成边缘修剪工艺后的示意图；
图4C为本发明一实施例中一种键合晶圆结构的减薄方法中对支撑晶圆进行减薄工艺后的示意图；
图4D为本发明一实施例中一种键合晶圆结构的减薄方法中对支撑晶圆和盖帽晶圆的边缘进行倒角工艺的示意图；
图4E为本发明一实施例中一种键合晶圆结构的减薄方法中完成倒角工艺之后的键合晶圆结构示意图；
图4F为本发明一实施例中一种键合晶圆结构的减薄方法中在支撑晶圆上完成电性互连工艺后的示意图；
图4G为本发明一实施例中一种键合晶圆结构的减薄方法中对盖帽晶圆完成减薄工艺后的示意图；
图5为本发明一实施例中一种键合晶圆结构的减薄方法中用于倒角规则的椭圆示意图；
图6为本发明一实施例中一种晶圆级封装结构的示意图；
附图标记说明：
图2A～2E中：
101、盖帽晶圆；102、支撑晶圆；103、胶黏剂
图4A～5中：
201、盖帽晶圆；202、支撑晶圆；203、器件层；204、倒角砂轮；205、导电插塞。
图6中：
301、盖帽晶圆；302、支撑晶圆；303、器件层。
具体实施方式
如图1所示，键合晶圆结构由于两片晶圆的边缘存在非键合区域，会在两个晶圆的边缘之间形成一圈悬空的支边，现有键合晶圆结构双面减薄工艺主要问题是减薄工艺过程中随着晶圆的厚度减小，悬空支边强度逐渐降低，晶圆的边缘非常容易发生硅裂、崩边的问题，导致边缘缺陷等问题。
如图2A至图2E所示，目前主流方法是在键合晶圆结构的盖帽晶圆101和支撑晶圆102边缘的悬空支边的间隙中补胶，使用胶黏剂103使键合晶圆形成一个整体，然后再分别对支撑晶圆101的背面和盖帽晶圆102的背面进行减薄工艺。但是边缘补胶工艺存在部分区域无胶(导致后续崩边)，边缘溢胶(后续需要增加清洗工艺)，成本高，人工补胶工艺风险大的问题。
为解决上述问题，本发明提供一种键合晶圆结构的减薄方法及晶圆级封装结构，通过倒角工艺使支撑晶圆的边缘与盖帽晶圆靠近支撑晶圆的半部分边缘在沿支撑晶圆的轴向截面位于一条连续的弧线上，使盖帽晶圆的边缘与支撑晶圆的边缘形成一体结构，避免在后续对盖帽晶圆进行背面减薄工艺过程中造成盖帽晶圆的边缘破损，本发明能够改善键合晶圆结构双面减薄的边缘缺陷，并能够减低成本、避免传统工艺中人工补胶的风险，提高安全性。
以下结合附图和具体实施例对本发明的一种键合晶圆结构的减薄方法作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
图3为本发明的一种键合晶圆结构的减薄方法的步骤图。
参考图3，根据本发明的一种键合晶圆结构的减薄方法，包括：
提供键合晶圆结构，键合晶圆结构包括键合在一起的支撑晶圆202和盖帽晶201，键合晶圆结构包括器件区和边缘区，边缘区包围器件区，器件区的支撑晶圆和盖帽晶圆之间形成有器件层203；
对支撑晶圆202进行第一处理，去除边缘区的支撑晶圆；
第一处理后，自支撑晶圆202远离盖帽晶圆203的一侧对支撑晶圆202进行减薄处理；
对键合晶圆结构的边缘区进行倒角工艺，使支撑晶圆202边缘、器件层203边缘和盖帽晶圆203的边缘在沿支撑晶圆202的轴向截面上位于一条连续的弧线上，且盖帽晶圆203的边缘相对于支撑晶圆202的边缘突出；
倒角工艺后，对盖帽晶圆203的背向支撑晶圆的一面进行减薄处理。
图4A至4G为本实施例提供的一种键合晶圆结构的减薄方法的相应步骤对应的结构示意图，以下将参考图4A至4G详细说明本实施例提供的键合晶圆结构的减薄方法。
参考图4A，提供键合晶圆结构，键合晶圆结构包括键合在一起的支撑晶圆202和盖帽晶圆201，支撑晶圆202和盖帽晶圆201之间形成有器件层203。本实施例中的支撑晶圆202和盖帽晶圆203均为为器件晶圆，且支撑晶圆与盖帽晶圆具有器件的一面相互键合在一起。器件晶圆中形成有有源器件和无源器件，有源器件包括二极管和MOS管，无源器件包括电阻、电容和电感。盖帽晶圆201可以为器件晶圆或普通硅片晶圆等。实际生产中，为保证晶圆在运输或工艺流程中的强度，晶圆的边缘都会被打磨成弧面，即每片晶圆在轴向截面的边缘会被制造成圆弧形，圆弧形受力面积大，没有棱角，晶圆不易受力破损。
参考图4B，第一处理包括：通过刻蚀对支撑晶圆的边缘区进行处理，去除支撑晶圆边缘悬空的支边。本实施例中通过离子刻蚀对支撑晶圆202进行边缘修剪，此步骤将会减小支撑晶圆202的面积，即支撑晶圆202的额直径会缩短，支撑晶圆202的边缘被修剪成类直角形，此步骤的目的是去除支撑晶圆202边缘悬空的支边，避免后续减薄工艺导致支撑晶圆202边缘破损。
参考图4C，通过机械研磨或化学机械研磨对支撑晶圆202远离盖帽晶圆201的一侧进行背面减薄工艺，使支撑晶圆202的厚度达到预定值。其中背面减薄工艺可以采用研磨或刻蚀工艺，刻蚀工艺可以是湿法刻蚀或者干法刻蚀工艺，其中较佳地使用干法刻蚀工艺，干法刻蚀包括但不限于反应离子刻蚀(RIE)、离子束刻蚀、等离子体刻蚀或者激光切割。干法刻蚀例如可以为感应耦合等离子体(ICP)刻蚀、反应离子刻蚀(RIE)等。
本实施例中，在工艺之前需要首先制定倒角规则，优选以一条椭圆弧线作为倒角工艺的倒角规则，图5为键合晶圆结构在支撑晶圆202背面减薄之后，沿轴线方向的剖面图，在盖帽晶圆201的剖面中建立二维坐标(以盖帽晶圆201的厚度1/2处直径方向为x轴，垂直于盖帽晶圆201表面方向为y轴)，并确定该椭圆应为x轴型椭圆。图5中T1为支撑晶圆202减薄工艺以后的厚度，T2为盖帽晶圆201减薄之前厚度的1/2，N为修剪并减薄后支撑晶圆202的边缘距离盖帽晶圆201属于平面边缘(即盖帽晶圆201剖面中最大矩形的边缘)的距离，M为椭圆圆心距离盖帽晶圆201属于平面边缘处(圆弧边缘与平面的交界处)的距离，其中T1、T2和N均可以从工艺参数中获得，是已知量，M为未知量，确定图中椭圆形的三个焦点的坐标分别为(0，T1+T2)、(M+T2，0)和(M-N，T2)，即椭圆的半长轴的长度为M+T2，半短轴的长度为T1+T2。
根据椭圆标准方程x2/a2+y2/b2＝1(a>b>0)，将上述三个焦点的坐标带入椭圆标准方程，可求解出M的值，进而解出该椭圆的标准方程为：
Figure BDA0002341795310000091
其中，T1为减薄后支撑晶圆202的厚度，T2为盖帽晶圆201厚度的1/2，N为第一处理(边缘修剪后)的支撑晶圆202的边缘在径向方向与盖帽晶圆201的平面边缘的距离；
然后根据已知的T1、T2和N的数值，带入上述椭圆的标准方程，即可确定椭圆的形状，进而确定倒角规则。
本实施例中，以图5中椭圆的中位于一个象限内的椭圆弧线作为倒角工艺的倒角规则，以此倒角规则进行倒角工艺能够使支撑晶圆202的边缘与盖帽晶圆201的边缘在同一个椭圆弧线上，从而使键合晶圆结构的边缘一体化，且边缘为不易破损的弧面，有效保证边缘的强度，进而保证在对盖帽晶圆201进行减薄工艺时不会崩边破损。需要说明的是，上述倒角规则的设计为本发明的最优方案，在本发明的其他实施例中，也可以根据实际情况设计其他倒角规则，但需要保证能够使键合晶圆结构的边缘的整体为连续的弧形，不会存在棱角。
预先根据上述倒角规则定制倒角砂轮204，倒角砂轮204的边缘具有凹槽，凹槽沿垂直于键合晶圆结构所在平面的截面至少一侧包括椭圆弧线。本实施例的倒角砂轮204厚度为20mm，外缘直径为202mm，沟槽底部所在圆直径为200mm轴孔内径为30mm，外缘最大转速为2500m/min。在本发明的其他实施例中，本领域技术人员可根据上述的其他倒角规则设计相应的倒角砂轮204，倒角砂轮204的材料包括金刚石或不锈钢。
参考图4D，进行倒角工艺过程中，使倒角砂轮的旋转轴垂直于晶圆键合结构所在的平面，并使倒角砂轮204达到预设转速；将键合晶圆结构的边缘置于倒角砂轮204的凹槽中，使倒角砂轮204的凹槽中带有椭圆弧线区域与使支撑晶圆202的边缘以及盖帽晶圆201靠近支撑晶圆202的半部分边缘接触并打磨；使倒角砂轮204围绕键合晶圆结构旋转，对键合晶圆结构的一周边缘进行打磨。
键合晶圆结构完成倒角工艺后形成如图4E所示的形状，可以看出支撑晶圆202的边缘与盖帽晶圆201靠近支撑晶圆202的半部分边缘在沿支撑晶圆202的轴向截面位于一条连续的椭圆弧线上，此时键合晶圆结构整体的边缘已经一体化，相当于支撑晶圆202与盖帽晶圆201成为了一片晶圆。并且经过倒角工艺后的键合晶圆结构整体的尺寸能够得到有效保证，便于进行后续工艺。
参考图4F，在支撑晶圆202的背面进行电性互连工艺。电性互连工艺(bumping)，即在器件晶圆背面引出待封装芯片的电性，如制作硅通孔(TSV)，露出器件晶圆正面待封装芯片的电性焊垫，用导电插塞205或金属线路将焊垫的电性引到器件晶圆的背面，还可以在背面制作金属重布线，在重布线上制作的铜锡或金凸点以实现芯片与外部的电连接。本实施例中，在支撑晶圆202中形成通孔，通孔暴露出器件层203中的器件，在通孔中形成与器件层203中的器件电连接的多个导电插塞205。
本实施例中，完成电性互连工艺之后，由于支撑减员较薄，容易破损，因此需要在支撑晶圆202的背面贴附电路保护胶带(BG胶带)形成保护层，对多个导电插塞205进行保护，并增加支撑晶圆202的强度。
参考图4G，对盖帽晶圆201进行背面减薄工艺，使盖帽晶圆201达到预设的厚度，完成键合晶圆结构的双面减薄的整个过程。进行此步骤时，由于倒角工艺后的键合晶圆结构的边缘已经一体化，边缘的整体强度能够得到有效保证，因此能够避免在对盖帽晶圆201的背面减薄过程中造成边缘破损。其中背面减薄工艺可以采用研磨或刻蚀工艺，刻蚀工艺可以是湿法刻蚀或者干法刻蚀工艺，其中较佳地使用干法刻蚀工艺，干法刻蚀包括但不限于反应离子刻蚀(RIE)、离子束刻蚀、等离子体刻蚀或者激光切割。干法刻蚀例如可以为感应耦合等离子体(ICP)刻蚀、反应离子刻蚀(RIE)等。
参考图6，本发明实施例还提出一种晶圆级封装结构，包括：
键合在一起的支撑晶圆302和盖帽晶圆301，支撑晶圆302和盖帽晶圆301之间形成有器件层303；支撑晶圆302的边缘与盖帽晶圆301的边缘在沿支撑晶圆302的轴向截面位于一条连续的弧线上。
弧线为一条椭圆弧线，椭圆弧线所在椭圆的形状通过以下椭圆标准方程确定：
Figure BDA0002341795310000111
其中，T1为减薄后支撑晶圆的厚度，T2为盖帽晶圆厚度的1/2，N为第一处理后的支撑晶圆的边缘在径向方向与所述盖帽晶圆的平面边缘的距离。
综上所述，首先对键合晶圆结构中支撑晶圆202的边缘悬空支边进行修剪去除，能够避免在对支撑晶圆202减薄工艺过程中造成支撑晶圆202的边缘破损，通过定制的倒角砂轮进行倒角工艺，使支撑晶圆202的边缘与盖帽晶圆203靠近支撑晶圆的半部分边缘在沿支撑晶圆的轴向截面位于一条连续的弧线上，使盖帽晶圆203的边缘与支撑晶圆202的边缘形成一体结构，避免在后续对盖帽晶圆203进行背面减薄工艺过程中造成盖帽晶圆203的边缘破损，本发明能够改善键合晶圆双面减薄的边缘缺陷，避免传统工艺中人工补胶的风险，提高安全性，同时可以为SAW封装(DSSP)、SAIFR封装(Micro-Cap)等提高工艺能力、降低成本。需要说明的是，本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于结构实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (12)

1.一种键合晶圆结构的减薄方法，其特征在于，包括：
提供键合晶圆结构，所述键合晶圆结构包括键合在一起的支撑晶圆和盖帽晶圆，所述键合晶圆结构包括器件区和边缘区，所述边缘区包围所述器件区，所述器件区的所述支撑晶圆和所述盖帽晶圆之间形成有器件层；
对所述支撑晶圆进行第一处理，去除所述边缘区的支撑晶圆；
第一处理后，自所述支撑晶圆远离所述盖帽晶圆的一侧对所述支撑晶圆进行减薄处理；
对所述键合晶圆结构的边缘区进行倒角工艺，使所述支撑晶圆边缘、所述器件层边缘和所述盖帽晶圆的边缘在沿所述支撑晶圆的轴向截面上位于一条连续的弧线上，所述弧线为一条椭圆弧线，且所述盖帽晶圆的边缘相对于支撑晶圆的边缘突出；
倒角工艺后，对所述盖帽晶圆的背向支撑晶圆的一面进行减薄处理。
2.根据权利要求1所述的键合晶圆结构的减薄方法，其特征在于，所述第一处理包括：
通过刻蚀工艺对所述支撑晶圆的边缘区进行处理，去除所述支撑晶圆位于所述边缘区的悬空的支边。
3.根据权利要求1所述的键合晶圆结构的减薄方法，其特征在于，所述弧线为一条椭圆弧线，所述椭圆弧线所在椭圆的形状通过以下椭圆标准方程确定：
Figure FDA0004101550970000011
其中，T1为减薄后支撑晶圆的厚度，T2为盖帽晶圆厚度的1/2，N为第一处理后的支撑晶圆的边缘在径向方向与所述盖帽晶圆的平面边缘的距离。
4.根据权利要求3所述的键合晶圆结构的减薄方法，其特征在于，在对所述键合晶圆结构的边缘区进行倒角工艺步骤中，包括：
提供倒角砂轮，所述倒角砂轮的边缘具有凹槽，所述凹槽沿垂直于键合晶圆结构所在平面的截面至少一侧包括所述椭圆弧线；
使所述倒角砂轮的旋转轴垂直于所述晶圆键合结构所在的平面，并使所述倒角砂轮达到预设转速；
将所述键合晶圆结构的边缘置于所述倒角砂轮的所述凹槽中，使所述倒角砂轮的所述凹槽中带有所述椭圆弧线区域与所述支撑晶圆的边缘以及所述盖帽晶圆靠近所述支撑晶圆的半部分边缘接触并打磨；
使所述倒角砂轮围绕所述键合晶圆结构旋转，对所述键合晶圆结构的一周边缘进行打磨。
5.根据权利要求4所述的键合晶圆结构的减薄方法，其特征在于，所述倒角砂轮的材料包括金刚石或不锈钢。
6.根据权利要求1所述的键合晶圆结构的减薄方法，其特征在于，第一处理后，减薄处理步骤之前，还包括：
在所述支撑晶圆背向所述盖帽晶圆的一面进行电性互连工艺，形成电连接结构，所述电连接结构贯穿所述支撑晶圆的背面，与所述支撑晶圆所述器件层的器件电连接。
7.根据权利要求6所述的键合晶圆结构的减薄方法，其特征在于，所述形成电连接结构，包括：
在所述支撑晶圆中形成通孔，所述通孔暴露出所述器件层的器件，在所述通孔中形成与所述器件层的器件电连接的导电插塞。
8.根据权利要求7所述的键合晶圆结构的减薄方法，其特征在于，在形成电连接结构之后以及对所述盖帽晶圆背向所述支撑晶圆的一面进行减薄处理步骤之前，还包括：
在所述支撑晶圆完成所述电性互连工艺的一面形成保护层；
形成所述保护层的方法包括：在所述支撑晶圆完成所述电性互连工艺的一面贴附电路保护胶带。
9.根据权利要求1所述的键合晶圆结构的减薄方法，其特征在于，在对所述盖帽晶圆的背向支撑晶圆的一面进行减薄处理步骤中，包括：
通过机械研磨或化学机械研磨对所述盖帽晶圆的背向支撑晶圆的一面进行减薄处理。
10.根据权利要求1所述的键合晶圆结构的减薄方法，其特征在于，所述支撑晶圆和盖帽晶圆均为器件晶圆，所述支撑晶圆与盖帽晶圆具有器件的一面相互键合在一起。
11.根据权利要求10所述的键合晶圆结构的减薄方法，其特征在于，所述器件晶圆中形成有有源器件和无源器件，所述有源器件包括二极管和MOS管，所述无源器件包括电阻、电容和电感。
12.一种晶圆级封装结构，其特征在于，所述晶圆级封装结构采用权利要求1-11任意一项所述的键合晶圆结构的减薄方法获得。
CN201911379085.8A 2019-12-27 2019-12-27 键合晶圆结构的减薄方法及晶圆级封装结构 Active CN111180324B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911379085.8A CN111180324B (zh) 2019-12-27 2019-12-27 键合晶圆结构的减薄方法及晶圆级封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911379085.8A CN111180324B (zh) 2019-12-27 2019-12-27 键合晶圆结构的减薄方法及晶圆级封装结构

Publications (2)

Publication Number Publication Date
CN111180324A CN111180324A (zh) 2020-05-19
CN111180324B true CN111180324B (zh) 2023-04-28

Family

ID=70658278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911379085.8A Active CN111180324B (zh) 2019-12-27 2019-12-27 键合晶圆结构的减薄方法及晶圆级封装结构

Country Status (1)

Country Link
CN (1) CN111180324B (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5386856B2 (ja) * 2008-06-03 2014-01-15 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
US9117828B2 (en) * 2009-03-27 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of handling a thin wafer
JP2011071283A (ja) * 2009-09-25 2011-04-07 Sumco Corp 貼合せｓｏｉウェーハ及びその製造方法
FR2957190B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques.
CN102820218B (zh) * 2011-06-08 2015-04-01 中芯国际集成电路制造(上海)有限公司 晶片的减薄方法
US8765578B2 (en) * 2012-06-06 2014-07-01 International Business Machines Corporation Edge protection of bonded wafers during wafer thinning
CN105826161A (zh) * 2015-01-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 晶圆减薄方法
CN105990163B (zh) * 2015-01-30 2019-03-29 中芯国际集成电路制造(上海)有限公司 晶圆的键合方法和化学机械平坦化方法
CN105161410A (zh) * 2015-07-21 2015-12-16 武汉新芯集成电路制造有限公司 一种用于切割键合晶圆的接缝缺陷的切割方法
CN108231646A (zh) * 2016-12-13 2018-06-29 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Also Published As

Publication number Publication date
CN111180324A (zh) 2020-05-19

Similar Documents

Publication Publication Date Title
US8110900B2 (en) Manufacturing process of semiconductor device and semiconductor device
JP4544876B2 (ja) 半導体装置の製造方法
CN108074797B (zh) 制作衬底结构的方法
US7863092B1 (en) Low cost bumping and bonding method for stacked die
KR102181666B1 (ko) 상이한 두께의 다이에 대한 웨이퍼 접합 방법
TWI494979B (zh) 半導體製程
US11688639B2 (en) Semiconductor device and method
JP2008028325A (ja) 半導体装置の製造方法
US10014271B2 (en) Semiconductor structure and method of manufacturing the same
JP2007188967A (ja) 基板支持体、基板処理方法及び半導体装置の製造方法
US20210384078A1 (en) Techniques for wafer stack processing
US20230377938A1 (en) Chip bonding method
CN111180324B (zh) 键合晶圆结构的减薄方法及晶圆级封装结构
CN114496745A (zh) 制造半导体装置的方法
US11164802B2 (en) Wafer manufacturing method and multilayer device chip manufacturing method
CN111162012B (zh) 晶圆级封装方法及晶圆级封装结构
US8951905B2 (en) Semiconductor device and production method thereof
KR20170041627A (ko) 반도체 장치의 제조 방법
CN107910288B (zh) 基于太鼓晶圆的晶圆级封装结构及方法
JP2014053351A (ja) ウエーハの加工方法
JP3651362B2 (ja) 半導体装置の製造方法
JP7187115B2 (ja) ウェーハの加工方法
CN110690869A (zh) 一种芯片封装方法及芯片封装结构
JP6195483B2 (ja) 積層ウェーハの加工方法
US9997390B2 (en) Semiconductor manufacturing method and laminated body

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant