KR20170041627A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20170041627A
KR20170041627A KR1020160120682A KR20160120682A KR20170041627A KR 20170041627 A KR20170041627 A KR 20170041627A KR 1020160120682 A KR1020160120682 A KR 1020160120682A KR 20160120682 A KR20160120682 A KR 20160120682A KR 20170041627 A KR20170041627 A KR 20170041627A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
semiconductor
forming
semiconductor device
Prior art date
Application number
KR1020160120682A
Other languages
English (en)
Inventor
영석 김
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20170041627A publication Critical patent/KR20170041627A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

반도체 칩에 마이크로 범프를 형성할 필요가 없는 반도체 장치의 제조 방법을 제공한다.
반도체 장치(1)의 제조 방법으로서, 지지체가 되는 기판(11)의 제1 면(11a)에 미리 정해진 간격으로 복수의 반도체 칩(13)을 배열하는 반도체 칩 배열 공정과, 기판의 제1 면과는 반대측의 제2 면(11b)을 연삭하여 기판을 미리 정해진 두께까지 박화하는 기판 박화 공정과, 박화된 기판의 미리 정해진 위치에, 제2 면측으로부터 반도체 칩에 도달하는 관통 구멍(11c)을 형성한 후, 관통 구멍에 금속을 매설하여 관통 전극(23)을 형성하는 관통 전극 형성 공정과, 기판의 제2 면측에 배선층(25)을 형성하는 배선층 형성 공정을 포함한다.

Description

반도체 장치의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 지지체가 되는 기판에 복수의 반도체 칩이 접속된 반도체 장치의 제조 방법에 관한 것이다.
반도체 장치의 추가적인 소형화, 고집적화를 실현시키기 위해, 반도체 칩을 두께 방향으로 중첩하여 관통 전극(TSV: Through Silicon Via)으로 접속하는 3차원 실장 기술이 실용화되어 있다. 그러나, 이 3차원 실장 기술에서는, 복수의 반도체 칩을 두께 방향으로 중첩시키기 때문에 방열성이 저하하기 쉽고, 사이즈가 상이한 반도체 칩을 사용할 수도 없다. 또한, 반도체 칩을 관통하는 관통 전극의 형성에 따라, 제조 비용이 비싸지기 쉽다고 하는 문제도 있었다.
최근에는, 인터포저로서 기능하는 기판에 복수의 반도체 칩을 실장하는 실장 기술도 제안되어 있다(예컨대, 특허문헌 1 참조). 이 실장 기술은, 2.5차원 실장 기술 등이라고도 불리며, 예컨대, 메모리 기능을 갖는 반도체 칩과, 연산 기능을 갖는 반도체 칩이 중첩되지 않도록 기판에 접속된다. 2.5차원 실장 기술에서는, 적어도 일부의 반도체 칩을 두께 방향으로 중첩시키지 않기 때문에, 전술한 3차원 실장 기술의 여러 문제를 해소하기 쉬워진다.
특허문헌 1: 일본 특허 공표 제2003-503855호 공보
그러나, 종래의 2.5차원 실장 기술에서는, 기판에 마련되어 있는 전극 등과 반도체 칩을 접속하기 위해, 마이크로 범프라고 불리는 볼록형의 단자를 반도체 칩에 형성하지 않으면 안 된다. 그 때문에, 특히, 제조 비용의 면에서 개선이 요구되고 있었다. 본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 반도체 칩에 마이크로 범프를 형성할 필요가 없는 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명에 따르면, 반도체 장치의 제조 방법으로서, 지지체가 되는 기판의 제1 면에 미리 정해진 간격으로 복수의 반도체 칩을 배열하는 반도체 칩 배열 공정과, 상기 기판의 상기 제1 면과는 반대측의 제2 면을 연삭하여 상기 기판을 미리 정해진 두께까지 박화하는 기판 박화 공정과, 박화된 상기 기판의 미리 정해진 위치에, 상기 제2 면측으로부터 상기 반도체 칩에 도달하는 관통 구멍을 형성한 후, 상기 관통 구멍에 금속을 매설하여 관통 전극을 형성하는 관통 전극 형성 공정과, 상기 기판의 상기 제2 면측에 배선층을 형성하는 배선층 형성 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
또한, 본 발명에 있어서, 상기 관통 전극 형성 공정에서는, 상기 반도체 칩에 형성되어 있는 접속 단자에 접하는 관통 전극을 형성하는 것이 바람직하다.
본 발명에 따른 반도체 장치의 제조 방법에서는, 종래와 같이 미리 기판에 관통 전극을 형성해 두는 것이 아니라, 기판에 반도체 칩을 배열하고 나서 관통 전극을 형성하기 때문에, 마이크로 범프 등의 볼록형의 단자를 마련하지 않아도 반도체 칩에 관통 전극을 접속할 수 있다. 즉, 본 발명에 따른 반도체 장치의 제조 방법에 따르면, 반도체 칩에 마이크로 범프를 형성할 필요가 없기 때문에, 제조 비용을 낮게 억제할 수 있다.
도 1의 (A)는 기판에 복수의 반도체 칩이 배열되는 모습을 모식적으로 나타내는 사시도이며, 도 1의 (B)는 복수의 반도체 칩이 배열된 기판을 모식적으로 나타내는 단면도이다.
도 2의 (A)는 기판의 제1 면측에 밀봉재가 도포되는 모습을 모식적으로 나타내는 일부 단면 측면도이며, 도 2의 (B)는 제1 면측을 밀봉층으로 밀봉한 기판을 모식적으로 나타내는 단면도이다.
도 3의 (A)는 기판의 제2 면이 연삭되는 모습을 모식적으로 나타내는 일부 단면 측면도이며, 도 3의 (B)는 박화 후의 기판을 모식적으로 나타내는 단면도이다.
도 4의 (A)는 기판의 미리 정해진 위치에 관통 구멍이 형성되는 모습을 모식적으로 나타내는 단면도이며, 도 4의 (B)는 관통 전극이 형성된 기판을 모식적으로 나타내는 단면도이다.
도 5는 배선층이 형성된 기판을 모식적으로 나타내는 단면도이다.
첨부 도면을 참조하여, 본 발명의 실시형태에 대해서 설명한다. 본 실시형태에 따른 반도체 장치의 제조 방법은, 반도체 칩 배열 공정[도 1의 (A) 및 도 1의 (B) 참조], 밀봉 공정[도 2의 (A) 및 도 2의 (B) 참조], 기판 박화 공정[도 3의 (A) 및 도 3의 (B) 참조], 관통 전극 형성 공정[도 4의 (A) 및 도 4의 (B) 참조] 및 배선층 형성 공정(도 5 참조)을 포함한다.
반도체 칩 배열 공정에서는, 지지체가 되는 기판의 제1 면에 미리 정해진 간격으로 복수의 반도체 칩을 배열한다. 밀봉 공정에서는, 복수의 반도체 칩이 배열된 기판의 제1 면측을 밀봉한다. 기판 박화 공정에서는, 기판의 제1 면과는 반대측의 제2 면을 연삭하여 기판을 미리 정해진 두께로 박화한다.
관통 전극 형성 공정에서는, 제2 면측에서 반도체 칩에 도달하는 관통 구멍을 기판의 미리 정해진 위치에 형성하고, 이 관통 구멍에 금속을 매설하여 관통 전극을 형성한다. 배선층 형성 공정에서는, 관통 전극에 접속되는 배선을 포함하는 배선층을 기판의 제2 면측에 형성한다. 이하, 본 실시형태에 따른 반도체 장치의 제조 방법에 대해서 상세하게 서술한다.
본 실시형태에 관하는 반도체 장치의 제조 방법에서는, 먼저, 지지체가 되는 기판에 복수의 반도체 칩을 배열하는 반도체 칩 배열 공정을 실시한다. 도 1의 (A)는 기판(11)에 복수의 반도체 칩(13)이 배열되는 모습을 모식적으로 나타내는 사시도이며, 도 1의 (B)는 복수의 반도체 칩(13)이 배열된 기판(11)을 모식적으로 나타내는 단면도이다.
도 1의 (A)에 나타내는 바와 같이, 본 실시형태에서 이용되는 기판(11)은, 실리콘 등의 재료로 원반형으로 형성되어 있고, 대략 평탄한 제1 면(11a) 및 제2 면(11b)을 구비하고 있다. 이 기판(11)은, 이후에 관통 전극이나 배선층 등이 형성됨으로써, 복수의 반도체 칩(13)과 배선 기판(도시하지 않음) 등을 접속하는 인터포저가 된다. 또한, 기판(11)의 재질, 형상 등에 제한은 없고, 예컨대, 세라믹(유리 등을 포함함), 수지 등의 재료로 이루어지는 기판을 이용할 수도 있다.
복수의 반도체 칩(13)은, 각각, 메모리 기능이나 연산 기능 등을 갖추고 있고, 그 제1 면(13a)측에는, 외부 접속용의 접속 단자(도시하지 않음)가 마련되어 있다. 본 실시형태에서는, 이 반도체 칩(13)의 제1 면(13a)이 기판(11)의 제1 면(11a)에 대면하도록, 복수의 반도체 칩(13)을 기판(11)에 배열한다.
기판(11)에 대한 반도체 칩(13)의 배열은, 임의의 칩 배열 장치(도시하지 않음)를 이용하여 수행된다. 예컨대, 기판(11)의 제1 면(11a)측에는, 반도체 칩(13)의 위치를 규정하는 복수의 마크가 미리 정해진 간격으로 형성되어 있다. 칩 배열 장치는, 이 복수의 마크에 기초하여 복수의 반도체 칩(13)을 미리 정해진 간격으로 배열한다.
기판(11)에의 반도체 칩(13)의 고정에는, 예컨대, 이후의 공정에 견딜 수 있는 내열성을 갖는 열 경화형의 접착제(도시하지 않음)가 이용된다. 이 접착제는, 예컨대, 반경화된 필름형으로 정형되어 있고, 기판(11)의 제1 면(11a)측 또는 반도체 칩(13)의 제1 면(13a)에 마련된다. 단, 액형의 접착제 등을 이용하여도 좋다.
도 1의 (A) 및 도 1의 (B)에 나타내는 바와 같이, 모든 반도체 칩(13)을 기판(11)의 제1 면(11a)에 미리 정해진 간격으로 배열하여 접착제를 경화시키면, 반도체 칩 배열 공정은 종료한다. 전술한 바와 같이, 기판(11)의 제1 면(11a)에는 반도체 칩(13)의 제1 면(13a)이 대면하고 있기 때문에, 반도체 칩(13)의 제2 면(13b)이 외부에 노출된다.
반도체 칩 배열 공정 후에는, 복수의 반도체 칩(13)이 배열된 기판(11)의 제1 면(11a)측을 밀봉하는 밀봉 공정을 실시한다. 도 2의 (A)는 기판(11)의 제1 면(11a)측에 밀봉재(15)가 도포되는 모습을 모식적으로 나타내는 일부 단면 측면도이며, 도 2의 (B)는 제1 면(11a) 측을 밀봉층(17)으로 밀봉한 기판(11)을 모식적으로 나타내는 단면도이다.
밀봉 공정에서는, 먼저, 기판(11)의 제1 면(11a)에 액형의 밀봉재(15)를 도포한다. 밀봉재(15)의 도포는, 예컨대, 도 2의 (A)에 나타내는 스핀 도포 장치(2)로 수행된다. 스핀 도포 장치(2)는, 기판(11)의 제2 면(11b)측을 유지하기 위한 척 테이블(4)을 구비하고 있다. 척 테이블(4)은, 모터 등의 회전 구동원(도시하지 않음)에 연결되어 있고, 연직 방향으로 대략 평행한 회전축의 둘레로 회전한다.
척 테이블(4)의 상면은, 기판(11)의 제2 면(11b)측을 흡인, 유지하는 유지면(4a)으로 되어 있다. 이 유지면(4a)은, 척 테이블(4)의 내부에 형성된 흡인로(도시하지 않음) 등을 통하여 흡인원(도시하지 않음)에 접속되어 있다. 흡인원의 부압을 유지면(4a)에 작용시킴으로써, 기판(11)을 척 테이블(4)에서 유지할 수 있다. 척 테이블(4)의 상방에는, 이후의 공정에 견딜 수 있는 내열성을 갖는 수지 등으로 이루어지는 액형의 밀봉재(15)를 적하하기 위한 노즐(6)이 배치되어 있다.
밀봉재(15)를 도포할 때에는, 먼저, 기판(11)의 제2 면(11b)측을 척 테이블(4)의 유지면(4a)에 접촉시키고, 흡인원의 부압을 작용시킨다. 이에 의해, 기판(11)은, 복수의 반도체 칩(13)이 배열된 제1 면(11a)측이 상방에 노출된 상태로 척 테이블(4)에 유지된다. 또한, 기판(11)의 제2 면(11b)에는, 보호 테이프 등을 접착해 두어도 좋다.
다음에, 척 테이블(4)을 회전시켜, 노즐(6)로부터 액형의 밀봉재(15)를 적하한다. 본 실시형태에서는, 에폭시계의 수지로 이루어지는 밀봉재(15)를 이용하지만, 밀봉재(15)의 재질 등에 제한은 없다. 이에 의해, 복수의 반도체 칩(13)이 배열된 기판(11)의 제1 면(11a)측에 밀봉재(15)를 도포할 수 있다. 또한, 밀봉재(15)는, 반도체 칩(13)의 제2 면(13b)을 덮을 정도로 두껍게 도포하는 것이 바람직하다.
밀봉재(15)를 도포한 후에는, 건조, 가열 등의 처리를 실시하여, 밀봉재(15)를 경화시킨다. 이에 의해, 복수의 반도체 칩(13)과 함께 기판(11)의 제1 면(11a)측을 밀봉한 밀봉층(17)이 완성된다. 또한, 밀봉층(17)을 형성한 후에는, 연삭, 절삭 등의 방법으로 밀봉층(17)의 표면(17a)측을 평탄화하는 것이 바람직하다. 밀봉층(17)의 표면(17a)이 평탄하면, 이후의 기판 박화 공정에서 기판(11)의 제2 면(11b)을 평탄하게 가공하기 쉬워진다.
밀봉 공정 후에는, 기판(11)의 제2 면(11b)을 연삭하여 기판(11)을 미리 정해진 두께까지 박화하는 기판 박화 공정을 실시한다. 도 3의 (A)는 기판(11)의 제2 면(11b)이 연삭되는 모습을 모식적으로 나타내는 일부 단면 측면도이며, 도 3의 (B)는 박화 후의 기판(11)을 모식적으로 나타내는 단면도이다.
기판 박화 공정은, 예컨대, 도 3의 (A)에 나타내는 연삭 장치(12)로 수행된다. 연삭 장치(12)는, 기판(11)에 형성된 밀봉층(17)의 표면(17a)측을 유지하기 위한 척 테이블(14)을 구비하고 있다. 척 테이블(14)은, 모터 등의 회전 구동원(도시하지 않음)에 연결되어 있고, 연직 방향으로 대략 평행한 회전축의 둘레로 회전한다. 또한, 척 테이블(14)의 하방에는, 테이블 이동 기구(도시하지 않음)가 마련되어 있고, 척 테이블(14)은, 이 테이블 이동 기구에 의해 수평 방향으로 이동한다.
척 테이블(14)의 상면은, 기판(11)에 형성된 밀봉층(17)의 표면(17a)측을 흡인, 유지하는 유지면(14a)으로 되어 있다. 이 유지면(14a)은, 척 테이블(14)의 내부에 형성된 흡인로(도시하지 않음) 등을 통하여 흡인원(도시하지 않음)에 접속되어 있다. 흡인원의 부압을 유지면(14a)에 작용시킴으로써, 기판(11)을 척 테이블(14)에서 유지할 수 있다.
척 테이블(14)의 상방에는, 연삭 유닛(16)이 배치되어 있다. 연삭 유닛(16)은, 연삭 유닛 승강 기구(도시하지 않음)에 지지된 스핀들 하우징(18)을 구비한다. 스핀들 하우징(18)에는, 스핀들(20)이 수용되어 있고, 스핀들(20)의 하단부에는, 원반형의 마운트(22)가 고정되어 있다.
마운트(22)의 하면에는, 마운트(22)와 대략 동직경의 연삭 휠(24)이 장착되어 있다. 연삭 휠(24)은, 스테인레스, 알루미늄 등의 금속 재료로 형성된 휠 베이스(26)를 구비하고 있다. 휠 베이스(26)의 하면에는, 복수의 연삭 지석(28)이 환형으로 배열되어 있다.
스핀들(20)의 상단측(기단측)에는, 모터 등의 회전 구동원(도시하지 않음)이 연결되어 있다. 연삭 휠(24)은, 이 회전 구동원으로부터 전달되는 회전력에 의해, 연직 방향으로 대략 평행한 회전축의 둘레로 회전한다.
기판 박화 공정에서는, 먼저, 기판(11)에 형성된 밀봉층(17)의 표면(17a)측을 척 테이블(14)의 유지면(14a)에 접촉시키고, 흡인원의 부압을 작용시킨다. 이에 의해, 기판(11)은, 제2 면(11b)측이 상방에 노출된 상태로 척 테이블(14)에 유지된다. 또한, 밀봉층(17)의 표면(17a)에는, 보호 테이프 등을 접착해 두어도 좋다.
다음에, 척 테이블(14)을 연삭 휠(24)의 하방으로 이동시킨다. 그리고, 도 3의 (A)에 나타내는 바와 같이, 척 테이블(14)과 연삭 휠(24)을 각각 회전시키고, 순수 등의 연삭액을 공급하면서 스핀들 하우징(18)을 하강시킨다. 스핀들 하우징(18)의 하강량은, 기판(11)의 제2 면(11b)에 연삭 지석(28)의 하면이 눌릴 정도로 조정된다.
이에 의해, 기판(11)의 제2 면(11b)측을 연삭할 수 있다. 이 연삭은, 예컨대, 기판(11)의 두께를 측정하면서 수행된다. 도 3의 (B)에 나타내는 바와 같이, 기판(11)이 마무리 두께까지 박화되면, 기판 박화 공정은 종료한다.
기판 박화 공정 후에는, 기판(11)의 미리 정해진 위치에 관통 전극을 형성하는 관통 전극 형성 공정을 실시한다. 도 4의 (A)는 기판(11)의 미리 정해진 위치에 관통 구멍(11c)이 형성되는 모습을 모식적으로 나타내는 단면도이며, 도 4의 (B)는 관통 전극(23)이 형성된 기판(11)을 모식적으로 나타내는 단면도이다.
본 실시형태에 따른 관통 전극 형성 공정에서는, 먼저, 기판(11)의 제2 면(11b)을 덮는 레지스트막(19)을 형성한다. 이 레지스트막(19)은, 예컨대, 포토 리소그래피 등의 방법으로, 관통 구멍(11c)을 형성하고자 하는 제2 면(11b)측의 영역이 노출되도록 형성되고, 이후의 플라즈마 에칭에 대한 내성을 갖추고 있다.
레지스트막(19)을 형성한 후에는, 도 4의 (A)에 나타내는 바와 같이, 제2 면(11b)측의 노출된 영역을 플라즈마 에칭으로 가공하여 관통 구멍(11c)을 형성한다. 구체적으로는, 예컨대, 기판(11)이 반입된 진공 챔버(도시하지 않음)의 처리 공간을 감압하여, 플라즈마 에칭용의 원료 가스를 미리 정해진 유량으로 공급한다. 이 상태에서, 처리 공간 내의 전극(도시하지 않음)에 미리 정해진 고주파 전력을 공급하면, 라디칼이나 이온을 포함하는 플라즈마(21)가 발생한다.
플라즈마(21)를 기판(11)의 노출된 영역에 작용시키면, 기판(11)의 상기 영역(및 접착제)은 제거된다. 이에 의해, 기판(11)의 제2 면(11b)측으로부터 반도체 칩(13)의 제1 면(13a)까지 도달하는 관통 구멍(11c)을 형성할 수 있다. 또한, 이 관통 구멍(11c)은, 반도체 칩(13)의 접속 단자에 대응하는 위치에 형성된다.
플라즈마 에칭용의 원료 가스의 종류나 공급량, 전극에 공급되는 고주파 전력 등의 조건은, 기판(11)의 재질이나 관통 구멍(11c)의 크기 등에 따라 적절하게 설정된다. 예컨대, 실리콘으로 이루어지는 기판(11)에 관통 구멍(11c)을 형성하는 경우에는, SF6, O2, 불활성 가스 등의 혼합 가스를 원료 가스로서 이용하면 좋다.
관통 구멍(11c)을 형성한 후에는, 애싱 등의 방법으로 레지스트막(19)을 제거하고, 도 4의 (B)에 나타내는 바와 같이, 관통 구멍(11c) 내에 금속을 매설하여 관통 전극(23)을 형성한다. 구체적으로는, 예컨대, 관통 구멍(11c)의 측벽(내벽)을 덮는 절연막(도시하지 않음)을 형성하고, 다음에, 반도체 칩(13)의 접속 단자에 접하는 관통 전극(23)을 마련한다. 절연막 및 관통 전극(23)의 형성 방법에 제한은 없지만, 예컨대, CVD법, 스퍼터링법, 진공 증착법 등을 이용할 수 있다.
절연막은, 예컨대, 산화실리콘(SiO2), 질화실리콘(Si3N4), 산화질화실리콘(SiOxNy), 각종 금속의 산화물이나 질화물(산질화물을 포함함) 등을 이용하여 형성된다. 한편, 관통 전극(23)은, 티탄(Ti), 탄탈(Ta), 텅스텐(W), 알루미늄(Al), 구리(Cu) 등을 이용하여 형성된다. 단, 절연막 및 관통 전극(23)의 재료에 제한은 없고, 사양 등에 따라 임의로 변경할 수 있다.
관통 전극 형성 공정 후에는, 관통 전극(23)에 접속되는 배선을 포함하는 배선층을 기판(11)의 제2 면(11b)측에 형성하는 배선층 형성 공정을 실시한다. 도 5는, 배선층(25)이 형성된 기판(11)을 모식적으로 나타내는 단면도이다. 배선층(25)은, 예컨대, CVD법, 스퍼터링법, 진공 증착법 등의 방법으로 형성되는 절연막(도시하지 않음)이나 배선(도시하지 않음) 등을 포함하고 있다.
이 배선층(25)에 의해, 관통 전극(23)과 외부의 배선 기판(도시하지 않음) 등을 전기적으로 접속할 수 있다. 또한, 배선층(25)의 형성 방법이나 형성 조건 등에 제한은 없고, 적절한 방법, 조건을 적절하게 조합하여 이용할 수 있다. 배선층(25)이 형성되면, 배선층 형성 공정은 종료되고, 본 실시형태에 따른 반도체 장치(1)가 완성된다. 또한, 완성 후의 반도체 장치(1)는, 다이싱 등의 방법으로 임의의 단위로 분할되어도 좋다.
이상과 같이, 본 실시형태에 따른 반도체 장치의 제조 방법에서는, 종래와 같이 미리 기판(11)에 관통 전극(23)을 형성해 두는 것은 아니라, 기판(11)에 반도체 칩(13)을 배열하고 나서 관통 전극(23)을 형성하기 때문에, 마이크로 범프 등의 볼록형의 단자를 마련하지 않아도 반도체 칩(13)에 관통 전극(23)을 접속할 수 있다. 즉, 본 실시형태에 따른 반도체 장치의 제조 방법에 따르면, 반도체 칩(13)에 마이크로 범프를 형성할 필요가 없기 때문에, 제조 비용을 낮게 억제할 수 있다.
또한, 본 발명은 상기 실시형태의 기재에 제한되지 않고 여러 가지 변경하여 실시 가능하다. 예컨대, 상기 실시형태에서는, 반도체 칩 배열 공정 후에 밀봉 공정을 실시하고 있지만, 이 밀봉 공정을 생략할 수도 있다. 또한, 밀봉 공정을 생략하는 경우에는, 기판 박화 공정 등에 있어서 반도체 칩(13) 등이 파손되지 않도록, 반도체 칩(13)의 제2 면(13b)측에 보호 테이프 등을 접착해 두는 것이 바람직하다.
또한, 상기 실시형태의 관통 전극 형성 공정에서는, 플라즈마 에칭을 이용하여 기판(11)에 관통 구멍(11c)을 형성하고 있지만, 레이저 가공, 드릴 가공 등의 방법으로 기판(11)에 관통 구멍(11c)을 형성할 수도 있다. 그 외에, 상기 실시형태에 따른 구조, 방법 등은, 본 발명의 목적의 범위를 일탈하지 않는 한에 있어서 적절하게 변경하여 실시할 수 있다.
1 : 반도체 장치 11 : 기판
11a : 제1 면 11b : 제2 면
11c : 관통 구멍 13 : 반도체 칩
13a : 제1 면 13b : 제2 면
15 : 밀봉재 17 : 밀봉층
17a : 표면 19 : 레지스트막
21 : 플라즈마 23 : 관통 전극
25 : 배선층 2 : 스핀 도포 장치
4 : 척 테이블 4a : 유지면
6 : 노즐 12 : 연삭 장치
14 : 척 테이블 14a : 유지면
16 : 연삭 유닛 18 : 스핀들 하우징
20 : 스핀들 22 : 마운트
24 : 연삭 휠 26 : 휠 베이스
28 : 연삭 지석

Claims (2)

  1. 반도체 장치의 제조 방법으로서,
    지지체가 되는 기판의 제1 면에 미리 정해진 간격으로 복수의 반도체 칩을 배열하는 반도체 칩 배열 공정과,
    상기 기판의 상기 제1 면과는 반대측의 제2 면을 연삭하여 상기 기판을 미리 정해진 두께까지 박화하는 기판 박화 공정과,
    박화된 상기 기판의 미리 정해진 위치에, 상기 제2 면측으로부터 상기 반도체 칩에 도달하는 관통 구멍을 형성한 후, 상기 관통 구멍에 금속을 매설하여 관통 전극을 형성하는 관통 전극 형성 공정과,
    상기 기판의 상기 제2 면측에 배선층을 형성하는 배선층 형성 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 관통 전극 형성 공정에서는, 상기 반도체 칩에 형성되어 있는 접속 단자에 접하는 관통 전극을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020160120682A 2015-10-07 2016-09-21 반도체 장치의 제조 방법 KR20170041627A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-199701 2015-10-07
JP2015199701A JP2017073472A (ja) 2015-10-07 2015-10-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20170041627A true KR20170041627A (ko) 2017-04-17

Family

ID=58405378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160120682A KR20170041627A (ko) 2015-10-07 2016-09-21 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US20170103919A1 (ko)
JP (1) JP2017073472A (ko)
KR (1) KR20170041627A (ko)
CN (1) CN107017220A (ko)
DE (1) DE102016219365A1 (ko)
TW (1) TW201724293A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6887722B2 (ja) * 2016-10-25 2021-06-16 株式会社ディスコ ウェーハの加工方法及び切削装置
KR102407502B1 (ko) * 2017-07-20 2022-06-13 미쓰이 가가쿠 토세로 가부시키가이샤 전자 장치의 제조 방법
JP7241518B2 (ja) * 2018-12-04 2023-03-17 株式会社ディスコ パッケージデバイスの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617681B1 (en) 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
US6475877B1 (en) * 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
US6905914B1 (en) * 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
JP4840769B2 (ja) * 2006-07-04 2011-12-21 セイコーインスツル株式会社 半導体パッケージの製造方法
WO2008105535A1 (ja) * 2007-03-01 2008-09-04 Nec Corporation 半導体装置及びその製造方法
CN101990433B (zh) * 2008-02-07 2014-11-05 马萨诸塞眼科耳科诊所 提高Atoh1表达的化合物
JP2010251688A (ja) * 2009-03-25 2010-11-04 Nec Toppan Circuit Solutions Inc 部品内蔵印刷配線板及びその製造方法
JP5214550B2 (ja) * 2009-07-06 2013-06-19 株式会社テラミクロス 電力半導体装置の製造方法
US20110186960A1 (en) * 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
JP5755043B2 (ja) * 2011-06-20 2015-07-29 株式会社ディスコ 半導体ウエーハの加工方法
US9117813B2 (en) * 2012-06-15 2015-08-25 General Electric Company Integrated circuit package and method of making same
CN104051421B (zh) * 2013-03-13 2017-03-01 稳懋半导体股份有限公司 结合基板通孔与金属凸块的半导体晶片结构及其制程方法
KR102077153B1 (ko) * 2013-06-21 2020-02-14 삼성전자주식회사 관통전극을 갖는 반도체 패키지 및 그 제조방법
US9177831B2 (en) * 2013-09-30 2015-11-03 Intel Corporation Die assembly on thin dielectric sheet
US9209048B2 (en) * 2013-12-30 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Two step molding grinding for packaging applications
US9406650B2 (en) * 2014-01-31 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and packaged semiconductor devices
KR101579673B1 (ko) * 2014-03-04 2015-12-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
US9455243B1 (en) * 2015-05-25 2016-09-27 Inotera Memories, Inc. Silicon interposer and fabrication method thereof

Also Published As

Publication number Publication date
DE102016219365A1 (de) 2017-04-13
CN107017220A (zh) 2017-08-04
JP2017073472A (ja) 2017-04-13
US20170103919A1 (en) 2017-04-13
TW201724293A (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
US20220139869A1 (en) Direct bonding methods and structures
CN102163559B (zh) 堆叠装置的制造方法及装置晶片处理方法
CN103964365B (zh) 用于密封环结构的方法和装置
US7833895B2 (en) TSVS having chemically exposed TSV tips for integrated circuit devices
US10515837B2 (en) Method of wafer bonding of dissimilar thickness die
JP2009021462A (ja) ウェーハの加工方法
KR20160123959A (ko) 팬아웃 상호 접속 구조 및 그 형성 방법
JP2009181981A (ja) 半導体装置の製造方法および半導体装置
US10140498B2 (en) Wafer-level packaging sensing device and method for forming the same
US11688639B2 (en) Semiconductor device and method
JP6529321B2 (ja) デバイスパッケージの製造方法
CN111566799B (zh) 用于形成半导体装置的后柱方法
JP2003257930A (ja) 半導体装置およびその製造方法
US10141291B2 (en) Semiconductor device and method of manufacturing the same
US11691870B2 (en) Semiconductor device including a microelectromechanical structure and an associated integrated electronic circuit
KR20170041627A (ko) 반도체 장치의 제조 방법
TW201611216A (zh) 半導體封裝件及其承載結構暨製法
US20180247822A1 (en) Method Of Fabricating A Semiconductor Wafer Including A Through Substrate Via (TSV) And A Stepped Support Ring On A Back Side Of The Wafer
US10957542B2 (en) Method of processing wafer
CN111276397B (zh) 晶片的加工方法
JP5223215B2 (ja) ウェハー構造体及びその製造方法
TWI855551B (zh) 半導體裝置及其製造方法
TW201727779A (zh) 製造半導體封裝的方法
JP2020092106A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application