KR20160123959A - 팬아웃 상호 접속 구조 및 그 형성 방법 - Google Patents

팬아웃 상호 접속 구조 및 그 형성 방법 Download PDF

Info

Publication number
KR20160123959A
KR20160123959A KR1020150164667A KR20150164667A KR20160123959A KR 20160123959 A KR20160123959 A KR 20160123959A KR 1020150164667 A KR1020150164667 A KR 1020150164667A KR 20150164667 A KR20150164667 A KR 20150164667A KR 20160123959 A KR20160123959 A KR 20160123959A
Authority
KR
South Korea
Prior art keywords
layer
forming
vias
sacrificial
sacrificial layer
Prior art date
Application number
KR1020150164667A
Other languages
English (en)
Other versions
KR101817839B1 (ko
Inventor
유시앙 후 (제임스)
충쉬 리우
훙주이 쿠오
밍다 쳉
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20160123959A publication Critical patent/KR20160123959A/ko
Application granted granted Critical
Publication of KR101817839B1 publication Critical patent/KR101817839B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

방법은 캐리어 위에 접착층을 형성하는 단계, 접착층 위에 희생층을 형성하는 단계, 희생층 위에 관통 비아를 형성하는 단계 및 희생층 위에 디바이스 다이를 배치하는 단계를 포함한다. 상기 방법은 디바이스 다이 및 관통 비아를 몰딩하고 평탄화하는 단계, 접착제층을 제거하는 것에 의해 캐리어를 분리하는 단계, 및 희생층을 제거하는 단계를 더 포함한다.

Description

팬아웃 상호 접속 구조 및 그 형성 방법{FAN-OUT INTERCONNECT STRUCTURE AND METHODS FORMING THE SAME}
본 개시는 팬아웃 상호 접속 구조 및 그 형성 방법에 관한 것이다.
최신 회로의 제조는 통상적으로 여러 단계를 포함한다. 우선, 집적 회로가 반도체 웨이퍼 - 각각 집적 회로를 포함하는 다수의 똑같은 반도체 칩 - 상에 제조된다. 그 후, 반도체 웨이퍼로부터 반도체 칩이 소잉(sawing)되고 패키징된다. 패키징 프로세스는 정밀한 반도체 칩을 보호하는 것과 내부 집적 칩을 외부 핀에 접속시키는 것의 2가지 주(主) 목적을 갖는다.
보다 많은 기능에 대한 요구가 증가함에 따라, 패키지 온 패키지(Package-on-Package; PoP) 기술 - 패키지의 통합 능력을 확대시키기 위해 2개 이상의 패키지가 접합됨 - 이 개발되었다. 높은 통합도에 의해, 결과적인 PoP의 전기적 성능이 향상되어, 구성요소들 간의 짧은 접속 경로로 인한 이점이 있을 수 있다. PoP 기술을 사용하기 위해, 패키지 설계는 더 유연해지고 덜 복잡해진다. 출시 시기도 또한 단축된다.
본 개시의 실시예는 몇몇 유리한 피쳐(feature)를 갖는다. LTHC와 같은 접착층을 보호하기 위해 희생층을 사용함으로써, 패키징 프로세스 중에 접착층이 손상되지 않고, 이에 따라 접착층이 캐리어의 분리 중에 적절히 기능할 수 있다. 따라서, 분리 프로세스에서, 희생층 상에 형성된 패키지는 손상되지 않는다.
본 개시의 예시적인 실시예에 따르면, 방법은 캐리어 위에 접착층을 형성하는 단계, 접착층 위에 희생층을 형성하는 단계, 희생층 위에 관통 비아를 형성하는 단계, 및 희생층 위에 디바이스 다이를 배치하는 단계를 포함한다. 상기 방법은 디바이스 다이 및 관통 비아를 몰딩하고 평탄화하는 단계, 접착층을 제거하는 것에 의해 캐리어를 분리하는 단계, 및 희생층을 제거하는 단계를 더 포함한다.
본 개시의 변형예에 따르면, 방법은 캐리어 위에 LTHC를 형성하는 단계, LTHC층 위에 희생층을 형성하는 단계, 희생층 위에 금속 시드층을 형성하는 단계, 금속 시드층 위에 관통 비아를 도금하는 단계 및 관통 비아로 덮이지 않은 금속 시드층의 부분을 에칭하는 단계를 포함한다. 디바이스 다이는 희생층 위에 배치된다. 디바이스 다이와 관통 비아는 그 후에 몰딩 재료로 몰딩되고 평탄화되며, 디바이스 다이 표면에 있는 도전성 피쳐와 관통 비아가 몰딩 재료를 통해 노출되다. 그 후, 캐리어는, LTHC층을 분해하기 위해 LTHC층에 광을 투사시키는 것에 의해 분리된다. 다음에, 희생층이 제거된다.
본 개시의 다른 변형예에 따르면, 방법은 캐리어 위에 접착층을 형성하는 단계, 접착층 위에 제1 티타늄층을 스퍼터링하는 단계, 및 제1 티타늄층의 부분을 폴리머층을 통해 노출시키도록 제1 티타늄층 위에 폴리머층을 형성하고 패터닝하는 단계를 포함한다. 상기 방법은, 폴리머층 위에 있는 제1 부분과 폴리머층에 있는 개고 내로 연장되어 제1 티타늄층과 접촉하는 제2 부분을 포함하는 금속 시드층을 형성하는 단계를 더 포함한다. 금속 시드층은 제1 티타늄층과 접촉하는 제2 티타늄층과 제2 티타늄층 위에 있는 구리층을 포함한다. 관통 비아는 금속 시드층 위에 도금된다. 그 후, 관통 비아로 덮이지 않는 제2 티타늄층과 구리층의 일부 부분이 에칭된다. 디바이스 다이는 폴리머층 위에 배치된다. 상기 방법은 몰딩 재료로 디바이스 다이와 관통 비아를 몰딩하는 단계와, 제1 티타늄층으로부터 접착층과 캐리어를 제거하기 위해 캐리어를 분리하는 단계, 및 제1 티타늄층 전체를 제거하도록 에칭하는 단계를 더 포함한다.
본 개시의 양태는 첨부도면과 함께 읽을 때에 아래의 상세한 설명으로부터 가장 잘 이해된다. 업계에서의 표준 관행에 따르면, 다양한 피쳐들이 실축척으로 도시되지는 않는다. 사실상, 다양한 피쳐들의 치수는 설명의 명확성을 위해 임의로 증대되거나 축소될 수 있다.
도 1 내지 도 12는 몇몇 실시예에 따른 패키지의 형성에 있어서 중간 단계의 단면도.
도 13 내지 도 23은 변형예에 따른 패키지의 형성에 있어서 중간 단계의 단면도.
도 24는 몇몇 실시예에 따른 패키지를 형성하기 위한 프로세스 흐름을 예시하는 도면.
아래의 개시는, 제공되는 보호 대상의 상이한 피쳐를 구현하기 위한 많은 상이한 실시예 또는 예를 제공한다. 구성요소 및 배열의 특정 예는 본 개시를 단순화하기 위해 아래에서 설명된다. 이들은 단지 예일 뿐, 제한하려는 의도가 없음은 물론이다. 예컨대, 후속하는 설명에서 제2 피쳐 위에 또는 제2 피쳐 상에 제1 피쳐를 형성하는 것은, 제1 피쳐와 제2 피쳐가 집적 접촉하도록 형성되는 실시예를 포함하고, 제1 피쳐와 제2 피쳐 사이에 다른 피쳐가 형성되어 제1 피쳐와 제2 피쳐가 직접 접촉하지 않을 수 있는 실시예도 또한 포함할 수 있다. 또한, 본 개시는 다양한 예에서 참조번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 간략화와 명확성을 목적으로 하는 것이지, 그 자체로 설명되는 다양한 실시예 및/또는 구성 간의 관계를 나타내는 것은 아니다.
또한, 도면에 예시된 바와 같은 다른 요소(들) 또는 피쳐(들)에 대한 하나의 요소 또는 피쳐의 관계를 설명하는 설명의 용이성을 위해, "하부", "아래에", "하부의", "상부", "위쪽의" 등등과 같은 공간적으로 상대적인 용어가 여기에서 사용될 수도 있다. 공간적으로 상대적인 용어는, 도면에 묘사된 방향 외에, 사용 또는 동작에서 디바이스의 상이한 방향을 포괄하도록 의도된다. 장치는 다르게 배향될 수도 있고(90도 회전되거나 또는 다른 배향일 수도 있고), 여기에서 사용되는 공간적으로 상대적인 서술어(descriptor)는 마찬가지로 그에 따라 해석될 수도 있다.
다양한 예시적인 실시예에 따르면, 팬아웃 패키지 및 팬아웃 패키지의 형성 방법이 제공된다. 실시예의 변경이 설명된다. 다양한 도면과 예시적인 실시예 전반에 걸쳐, 유사한 도면부호는 유사한 요소를 지칭하는 데 사용된다.
도 1 내지 도 23은 몇몇 실시예에 따른 패키지 형성에 있어서 중간 단계의 단면도를 예시한다. 도 1 내지 도 23에 도시한 단계들은 도 24에 도시한 프로세스 흐름(200)에서도 개략적으로 예시된다. 이어지는 설명에서는, 도 1 내지 도 23에 도시한 프로세스 단계를, 도 24의 프로세스 단계를 참고로 하여 설명한다.
도 1을 참고하면, 캐리어(30)가 마련되고, 캐리어(30) 위에 접착층(32)이 배치된다. 캐리어(30)는 블랭크 글래스 캐리어, 블랭크 세라믹 캐리어 등일 수 있고, 라운드형 평면도 형상을 갖는 반도체 웨이퍼 형상을 가질 수 있다. 캐리어(30)는 때때로 캐리어 웨이퍼라고도 칭한다. 접착층(32)은 광-열 변환( Light-to-Heat Conversion; LTHC) 재료로 형성될 수 있지만, 예컨대 다른 타입의 접착제가 사용될 수 있다. 본 개시의 몇몇 실시예에 따르면, 접착층(32)은 광의 열을 받아 분해되는 기능을 갖고, 이에 따라 상부에 형성된 구조로부터 캐리어(30)를 해제시킬 수 있다.
그 후, 접착층(32) 위에 희생층(34)이 형성된다. 개별 단계가 도 24에 도시한 프로세스에서의 단계(202)로 제시된다. 희생층(34)은 접착층(32)을 보호하는 기능을 갖는다. 희생층(34)의 재료는 도 2 내지 도 7에 도시한 후속하는 프로세스에서 사용되는 화학물에 대해 저항성이 있도록 선택된다. 더욱이, 희생층(34)은 충분히 치밀하기 때문에, 도 2 내지 도 7에 도시한 프로세스에서 사용되는 화학물은 희생층(34)을 관통 - 접착층(32)을 손상시킴 - 하지 않는다. 본 개시의 몇몇 실시예에 따르면, 희생층(34)은 헥사메틸다이실란스(HexaMethylDiSilance; HMDS)와 같은 유기 재료로 형성되는 유기층이다. 몇몇 예시적인 실시예에서, 희생층(34)의 형성은 챔버에 캐리어(30)를 배치하는 단계와, 챔버 내로 HMDS를 전달하는 단계를 포함한다. HMDS의 압력은 1 대기압일 수도 있고, 1 대기압보다 높거나 낮을 수도 있다. 캐리어(30)의 온도는 약 100 ℃ 내지 약 150 ℃ 범위일 수 있다. HMDS 가스의 결합부는 하부 접착층(32)의 표면 결합부와 결합되어 희생층(34)을 형성한다. 예컨대, 접착층(32)이 LTHC층이 되고, HMDS 가스는 LTHC층의 OH 작용기와 결합되어 접착층(32)을 형성한다. 결과적인 LTHC층은 1개 또는 2개의(또는 5개 미만과 같이 약간 더 많은) 모노층만큼 얇을 수 있다. 형성 시간은 약 2 분 내지 약 5분 범위일 수 있다. 따라서, LTHC층(34)의 두께(T1)는 수 옹스트롬 내지 약 20 옹스트롬 범위일 수 있다.
본 개시의 변형예에 따르면, 희생층(34)은 티타늄층과 같은 금속층일 수 있다. 티타늄을 사용하여 희생층(34)을 형성하는 것의 유익한 피쳐는, 희생층(34)이 티타늄으로 형성되는 경우에 후속 형성되는 금속 시드층에서 티타늄층을 제거하는 것과 동시에 희생층이 제거될 수 있기 때문에 후속 프로세스 단계에서 에칭 프로세스가 생략될 수 있다는 점이다. 이들 실시예에서, 희생층(34)은 스퍼터링과 같은 물리적 기상 증착(Physical Vapor Deposition; PVD)을 사용하여 형성될 수 있다.
본 개시의 다른 변형예에 따르면, 희생층(34)은, 실리콘 디옥사이드층일 수 있는 산화물층과 같은 무기 유전체층이다. 이러한 실시예에서, 희생층(34)은 화학적 기상 증착(Chemical Vapor Deposition; CVD), 플라즈마 증대 화학적 기상 증착(Plasma Enhance Chemical Vapor Deposition; PECVD), 또는 다른 적용 가능한 방법을 사용하여 형성될 수 있다.
도 2를 참고하면, 유전체층(36)이 희생층(34) 위에 형성된다. 개별 단계가 도 24에 도시한 프로세스 흐름에서 단계 204로 제시되어 있다. 단계 204는 점선으로 도시되어 있는데, 그 이유는 도 13 내지 도 23에 도시한 실시예와 같은 몇몇 실시예에서 유전체층(36)이 형성되지 않기 때문이다. 유전체층(36)의 바닥면은 희생층(34)의 상부면과 접촉한다. 본 개시의 몇몇 실시예에 따르면, 유전체층(36)은 폴리머로 형성되는데, 상기 폴리머는 폴리벤즈옥사졸(PBO), 폴리이미드 등과 같은 감광성 폴리머일 수 있다. 변형예에서, 유전체층(36)은 실리콘 질화물과 같은 질화물, 실리콘 산화물과 같은 산화물, 포스포실리케이트 글래스(PhosphoSilicate Glass; PSG), 보로실리케이트 글래스(BSG), 붕소 도핑된 포스포실리케이트 글래스(Boron-doped PhosphoSilicate Glass; BPSG) 등으로 형성된다. 그 후, 유전체층(36)이 패터닝되어 내부에 개구(38)가 형성된다. 따라서, 희생층(34)은 유전체층(36)에 있는 개구(38)를 통해 노출된다.
도 3을 참고하면, 시드층(40)이, 예컨대 PVD를 통해 희생층(34) 위에 형성된다. 개별 단계는 도 24에 도시한 프로세스 흐름에서 단계 206으로 제시된다. 시드층(40)은 구리, 알루미늄, 티타늄 또는 이들의 다층을 포함하는 금속 시드층일 수 있다. 몇몇 실시예에서, 시드층(40)은 티타늄층(도시하지 않음) 및 티타늄층 위에 있는 구리층(도 3에는 도시되어 있지 않고, 도 14를 참고함)과 같은 제1 금속층을 포함한다. 이들 실시예에서, 시드층(40)은 희생층(34)과 접촉하는 몇몇 부분을 갖는다. 변형예에서, 시드층(40)은 단일 구리층을 포함한다.
도 4 내지 도 7은 관통 비아의 형성을 예시한다. 개별 단계는 도 24에 도시한 프로세스 흐름에서 단계 208로서 제시된다. 도 4에 도시한 바와 같이, 포토레지스트(42)가 시드층(40) 위에 도포된 다음, 패터닝된다. 본 개시의 몇몇 실시예에 따르면, 포토레지스트(42)는, 금속 시드층(40) 상에 적층되는 건조 필름이다. 변형예에 따르면, 포토레지스트(42)는 스핀 코팅에 의해 형성된다. 패터닝(노광 및 현상)의 결과로서, 개구(44)가 포토레지스트(42) 내에 형성되고, 상기 개구를 통해 시드층(40)의 몇몇 부분이 노출된다.
도 5에 도시한 바와 같이, 관통 비아(46)는 도금 - 전기 도금 또는 무전해 도금일 수 있음 - 을 통해 개구(44)에 형성된다. 관통 비아(46)는 시드층(40)의 노출 부분 상에 도금된다. 관통 비아(46)는 도전성이며, 구리, 알루미늄, 텅스텐, 니켈 또는 그 합금을 포함하는 금속 비아일 수 있다. 관통 비아(46)의 평면도 형상은, 제한하는 것은 아니지만, 직사각형, 정사각형, 원형 등을 포함한다. 관통 비아(46)의 높이는 후속 배치되는 디바이스 다이(48)의 두께에 의해 결정되며(도 8), 관통 비아(46)의 높이는 다양한 실시예에서 디바이스 다이(48)의 두께보다 약간 더 크거나 동일하다.
관통 비아(46)의 도금 후, 포토레지스트(42)가 제거되고, 결과적인 구조가 도 6에 도시되어 있다. 그 결과, 포토레지스트(42)로 덮인 시드층(40)의 부분이 노출된다. 다음에, 도 7에 도시한 바와 같이, 시드층(40)의 노출 부분을 제거하기 위해 에칭 단계가 실시되며, 이때 에칭은 이방성 또는 등방성 에칭일 수 있다. 개별 단계는 도 24에 도시한 프로세스 흐름에서 단계 210으로 제시된다. 다른 한편, 관통 비아(46)와 겹쳐지는 시드층(40)의 부분은 에칭되지 않은 상태로 유지된다. 본 설명 전반에 걸쳐, 남아 있는 시드층(40)의 하부 부분은 관통 비아(46)의 바닥 부분이라고 칭한다. 시드층(40)이 관통 비아(46)의 상부 부분과의 구별되는 인터페이스를 갖는 것으로 도시되어 있지만, 시드층(40)이 각각의 상부 관통 비아(46)의 재료와 유사하거나 동일한 재료로 형성될 때에 시드층(40)은 그 사이에 구별되는 인터페이스 없이 관통 비아(46)와 병합될 수 있다. 예컨대, 시드층(40)에 있는 구리층은 구별되는 인터페이스 없이 관통 비아(46)와 병합될 수 있다. 변형예에서는, 시드층(40)과 관통 비아(46)의 상부 도금 부분 사이에 구별되는 인터페이스가 존재한다. 예컨대, 시드층(40)에 있는 티타늄층은 구리 함유 관통 비아(46)와 구별될 수 있다. 시드층(40)을 에칭한 결과, 유전체층(36)이 노출된다.
도 2 내지 도 7에 도시한 바와 같이, LTHC층일 수 있는 접착층(32)이 존재하는 동안에 복수 개의 프로세스가 실시된다. 이들 프로세스는, 예컨대 유전체층(36)의 패터닝, 포토레지스트(42)의 현상, 포토레지스트(42)의 제거, 시드층(40)의 에칭 및 이들 프로세스에 후속하는 대응하는 세정 프로세스를 포함한다. 접착층(32)은, 화학물에 노출된 경우에 이들 프로세스에서 사용되는 화학물로 인해 손상되는 경향이 있을 수 있다. 접착층(32)이 손상되면, 도 9 및 도 10에 도시한 바와 같은 분리 프로세스에서, 캐리어(30)로부터 패키지(62)(도 9)를 분리하기 어렵고, 패키지(62)가 손상될 수 있다. 유리하게는, 본 개시의 실시예에 따르면, 희생층(34)은 화학물이 도 2 내지 도 7에 도시한 프로세스에서 접착층(32)에 도달하는 것을 차단하는 데 사용되며, 접착층(32)은 손상으로부터 보호된다.
도 8은 희생층(34) 위에 디바이스 다이(48)를 배치하는 것을 예시한다. 개별 단계는 도 24에 도시한 프로세스 흐름에서 단계 212로서 제시된다. 디바이스 다이(48)는 다이 부착 필름(50)을 통해 유전체층(36)에 접착될 수 있다. 도 8은 단일 디바이스 다이(48)의 배치를 예시하지만, 복수 개의 다이(48)가 유전체층(36) 위에 배치될 수 있고, 배치된 복수 개의 다이(48)는 복수 개의 행 및 복수 개의 열을 포함하는 어레이로서 배열될 수 있다.
역시 도 8을 참고하면, 몰딩 재료(52)가 디바이스 다이(48)와 관통 비아(46) 상에 몰딩된다. 개별 단계는 도 24에 도시한 프로세스 흐름에서 단계 214로 제시된다. 몰딩 재료(52)는 유체로 분배된 다음, 경화된다. 몰딩 재료(52)는 디바이스 다이(48)와 관통 비아(46) 사이의 간극을 충전하고, 유전체층(36)과 접촉할 수 있다. 몰딩 재료(52)는 몰딩 화합물, 몰딩 언더필, 에폭시 또는 수지를 포함할 수 있다. 몰딩 프로세스 후, 몰딩 재료(52)의 상부면은 금속 필라(pillar)(54)와 관통 비아(46)의 상부단보다 높다.
다음에, 관통 비아(46)가 노출될 때까지 화학 기계적 연마(Chemical Mechanical Polish; CMP) 또는 연삭 단계와 같은 평탄화 단계가 얇은 몰딩 재료(52)에 대해 수행된다. 개별 단계도 또한 도 24에 도시한 프로세스 흐름에서 단계 214로 제시된다. 금속 필라(54)는 디바이스 다이(48) 내부의 집적 회로에 전기적으로 커플링된다. 평탄화로 인해, 관통 비아(46)의 상부면은 금속 필라(54)의 상부면과 실질적으로 동일한 높이(또는 동일한 평면)이고, 몰딩 재료(52)의 상부면과 실질적으로 동일한 높이(또는 동일한 평면)이다.
도 9를 참고하면, 유전체층(56)과 각각의 재배선 라인(ReDistribution Line; RDL)(58) 중 하나 이상의 층이 몰딩 재료(52), 관통 비아(46) 및 금속 필라(54) 위에 형성되다. 개별 단계는 도 24에 도시한 프로세스 흐름에서 단계 216으로 제시된다. RDL(58)은, 디바이스 다이(48)의 정면측에 있기 때문에 정면측 RDL로 칭한다. 본 개시의 몇몇 실시예에 따르면, 유전체층(56)은 PBO, 폴리이미드 등과 같은 폴리머(들)로 형성된다. 본 개시의 변형예에 따르면, 유전체층(56)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등과 같은 무기 유전체 재료로 형성된다.
재배선 라인(RDL)(58)은 금속 필라(54)와 관통 비아(46)에 전기적으로 커플링되도록 형성된다. RDL(58)은 또한 금속 필라(54)와 관통 비아(46)를 상호 접속시킬 수 있다. RDL(58)은 금속 트레이스(금속 라인)와 금속 트레이스 아래에 놓이고 금속 트레이스에 접속되는 비아를 포함할 수 있다. 본 개시의 몇몇 실시예에 따르면, RDL(58)은 도금 프로세스를 통해 형성되고, RDL(58) 각각은 시드층(도시하지 않음)과 이 시드층 위에 도금된 금속제 재료를 포함한다. 시드층과 도금된 금속제 재료는 동일한 재료 또는 상이한 재료로 형성될 수 있다.
도 9는 몇몇 예시적인 실시예에 따른 전기 도전체(60)의 형성도 또한 예시한다. 전기 도전체(60)는 RDL(58), 금속 필라(54) 및/또는 관통 비아(46)에 전기적으로 커플링된다. 전기 도전체(60)의 형성은 RDL(58) 위에 솔더 볼을 배치하는 것과, 그 후에 솔더 볼을 리플로우(reflow) 처리하는 것을 포함할 수 있다. 변형예에 따르면, 전기 도전체(60)의 형성은 RDL(58) 위에 솔더 영역을 형성하기 위해 도금 단계를 수행하는 것과, 그 다음에 솔더 영역을 리플로우 처리하는 것을 포함한다. 전기 도전체(60)는 또한 금속 필라 또는 금속 필라 및 솔더 캡을 포함할 수 있으며, 이들도 또한 도금을 통해 형성될 수 있다. 본 설명 전반에 걸쳐, 디바이스 다이(48), 관통 비아(46), 몰딩 재료(52), RDL(58) 및 유전체층(56)을 포함하는 결합 구조는 패키지(62) - 복수 개의 디바이스 다이(48)를 포함하는 복합 웨이퍼일 수 있음 - 로 칭하겠다.
도 9는 2개의 RDL층(58)을 예시한다. 변형예에 따르면, 각각의 패키지의 라우팅 요건에 따라 단일 RDL층(58) 또는 2개보다 많은 RDL층(58)이 있을 수 있다. 본 개시의 다른 변형예에 따르면, RDL은 없고, 전기 도전체(60)가 관통 비아(46)와 금속 필라(54) 위에 직접 형성되며, 도전체(60)와 하부 관통 비아(46) 사이의 RDL뿐만 아니라 금속 필라(54)도 존재하지 않는다.
다음에, 패키지(62)는 캐리어(30)로부터 분리되고, 이어서 다이-소우(die-saw) 단계에서 소잉된다. 몇몇 예시적인 분리 프로세스에서, 다이싱 테이프(64)(도 10)가 패키지(62)에 부착되어 전기 도전체(60)를 보호하며, 다이싱 테이프(64)는 다이싱 프레임(66)에 의해 고정된다. 분리는, 예컨대 UV광 또는 레이저를 접착층(32)(도 9)에 투사시키는 것에 의해 수행된다. 예컨대, 접착층(32)이 LTHC로 형성될 때, 광 또는 레이저로부터 생성되는 열은 LTHC가 분해되게 하며, 이에 따라 캐리어(30)가 패키지(62)로부터 분리된다. 결과적인 구조가 도 10에 도시되어 있다.
도 10은 캐리어(30)의 분리 후의 결과적인 구조를 예시한다. 분리 프로세스의 결과로서, 희생층(34)의 재료에 따라 희생층(34)이 남아 있을 수도 있고 제거될 수도 있다. 따라서, 희생층(34)은 여기에서는 점선으로 도시되어 있다. 희생층(34)이 HMDS로 형성되는 실시예에서, HMDS은 매우 얇기 때문에 분해된 접착층(32)과 함께 제거될 수 있고(그리고 전체적으로 제거될 수 있으며), 희생층(34)을 제거하는 추가의 공정이 불필요하다.
분리 후에 희생층(34)이 남아 있는 경우, 희생층(34) - 완전히 제거될 것임 - 을 제거하기 위해 에칭 프로세스가 수행된다. 개별 단계는 도 24에 도시한 프로세스 흐름에서 단계 218로서 제시된다. 희생층(34)이 티타늄 또는 실리콘 산화물과 같은 무기 유전체 재료로 형성되는 실시예에서, 희생층(34)은 시드층(40)의 남아 있는 부분에 있는 티타늄층과 함께 제거될 수 있다. 예컨대, 불화수소(HF) 가스 또는 희석된 HF 용액은 티타늄 또는 실리콘 산화물로 형성된 희생층(34)을 에칭하는 데 사용될 수 있다. 추가로, 시드층(40)에 있는 티타늄층도 또한 동일한 에칭 프로세스로 제거된다. 금속 시드층(40)에 있는 구리는 노출되고, 이에 따라 후속 형성되는 배면 RDL 또는 솔더 영역과 같은 전기 도전체가 상부에 형성될 수 있다. 결과적인 구조가 도 11에 도시되어 있다.
도 11에서, 시드층(40)의 상부 부분은 관통 비아(46)의 상부면으로부터 완전히 제거되는 것으로 도시되어 있지만, 금속 시드층(40)의 상부 부분에 있는 구리층은 실제적으로 관통 비아(46)의 상부면 상에 남아 있을 수 있다. 시드층(40)의 구리층도 또한 희생층(34)의 에칭 과정에서 발생하는 오버에칭으로 인해 관통 비아(46)의 상부면으로부터 제거될 수 있다.
도 12는 몇몇 예시적인 실시예에 따른 배면 RDL 및/또는 전기 도전체의 형성을 예시한다. 개별 단계는 도 24에 도시한 프로세스 흐름에서 단계 220으로 제시된다. 유전체층(70)과 RDL(72)은 디바이스 다이(48)의 배면 상에 형성되고, RDL(72)은 관통 비아(46)에 전기적으로 커플링된다. 본 개시의 몇몇 실시예에 따르면, 단일 배면 RDL층이 존재한다. 변형예에 따르면, 도 12에 도시한 바와 같이 예시한 RDL(72)은 1개가 넘는 RDL층에 해당하며, 비아는 상이한 RDL층에 있는 상이한 금속 트레이스들을 상호 접속시키도록 형성된다. 유전체층(70)은 PBO, BCB, 폴리이미드와 같은 폴리머 또는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 재료로 형성될 수도 있다. 전기 도전체(74)는 또한 솔더 영억, 솔더 캡을 지닌 금속 필라 등일 수 있다.
후속 단계에서, 패키지(62)는, 각각 하나의 디바이스 다이(48)와 대응하는 관통 비아(46)를 포함하는 복수 개의 패키지로 소잉된다. 패키지는 그 후에 다른 패키지 구성요소에 접합되어 PoP 패키지를 형성할 수 있다.
도 13 내지 도 23은 변형예에 따른 팬아웃 패키지의 형성에 있어서 중간 단계의 단면도를 예시한다. 달리 특정하지 않는 한, 이들 실시예에서의 구성요소의 재료 및 형성 방법은, 도 1 내지 도 12에 도시한 실시예에서의 유사한 도면 부호에 의해 지칭되는 유사한 구성요소와 기본적으로 동일하다. 도 13 내지 도 23에 도시한 구성요소의 형성 프로세스 및 재료에 관한 상세는 이에 따라 도 1 내지 도 12에 도시한 실시예의 설명에서 확인할 수 있다.
도 13을 참고하면, 접착층(32)은 캐리어(30) 상에 형성되고, 접착층(32) 위에 희생층(34)을 형성하는 것이 후속한다. 희생층(34)은 몇몇 실시예에 따르면 HMDS로 형성될 수 있다. HMDS의 형성은 기본적으로 도 1에 도시한 실시예의 경우와 동일할 수 있고, 이에 따라 여기에서 반복 설명하지 않는다. 따라서, 희생층(34)은 몇몇 실시예에 따르면 모노층 커플일 수 있다.
다음으로, 도 14를 참고하면, 금속 시드층(40)이 희생층(34) 위에 형성되고, 금속 시드층(40)의 바닥면 전부가 희생층(34)의 상부면과 접촉한다. 몇몇 실시예에 따르면, 시드층(40)은 금속층(40A)과, 이 금속층(40A) 위에 구리층(40B)을 포함한다. 금속층(40A)과 구리층(40B)은 상이한 금속을 포함하고/포함하거나 상이한 조성을 갖고, 금속층(40A)은 내부에 구리를 포함할 수도 있고 포함하지 않을 수도 있다. 몇몇 예시적인 실시예에서, 금속층(40A)은 티타늄과 같은 비구리 금속으로 형성된다. 따라서, 금속층(40A)은 티타늄층(40A)이라고도 하며, 다른 비구리 금속으로 형성될 수도 있다. 티타늄층은 희생층(34)과 접촉한다. 시드층(40)은 평탄하며, 상부면과 바닥면 양자 모두가 이들 실시예에서는 평탄하다.
다음에 도 15를 참고하면, 포토레지스트(42)는 시드층(40) 위에 형성되고, 그 다음에 패터닝되어, 시드층(40)의 몇몇 부분이 포토레지스트(42)에 있는 개구(44)를 통해 노출된다. 도 16은, 예컨대 도금을 통한 관통 비아(46)의 형성을 예시한다. 다음으로, 포토레지스트(42)가 제거되고, 제거된 포토레지스트(42) 하부에 있는 금속 시드층(40)의 부분이 노출된다. 결과적인 구조가 도 17에 도시되어 있다.
도 17은 시드층(40)에 있는 구리층(40B)의 제거를 예시하며, 제거된 구리 부분(40B)은 점선을 사용하여 도시한다. 관통 비아(46)와 겹쳐지는 구리층(40B)의 부분은 상부의 관통 비아(46)와 병합되고, 이에 따라 별도로 예시하지 않는다. 구리 부분(40B)의 제거 후에, 도 18에 도시한 바와 같이 시드층(40)에 있는 티타늄 층(40A)이 노출되고, 다음 단계까지 에칭되지 않은 상태로 남아 있을 수 있다.
도 15 내지 도 18에 도시한 단계에서, 희생층(34)은 이들 프로세스 단계에서 사용되는 화학물이 접착층(32)에 도달하는 것을 방지한다. 희생층(34)은 얇을 수 있지만, 화학물에 대해 저항성이 있다. 더욱이, 희생층(34)은 치밀한 층이며, 이에 따라 화학물이 희생층(34)을 통과하여 접착층(32)에 도달하는 것이 불가능하다.
도 19는 디바이스 다이(48)의 배치 및 몰딩 재료(52)로 관통 비아(46)와 디바이스 다이(48)를 몰딩하는 것을 예시한다. 다음에, 금속 필라(54)와 관통 비아(46)를 노출시키기 위해 평탄화가 수행되며, 이 경우 금속 필라(54), 관통 비아(46) 및 몰딩 재료(52)의 상부면은 서로 동일한 높이이다. 후속 단계에서는 도 20에 도시한 바와 같이, 유전체층(56), RDL(58) 및 전기 도전체(60)를 포함하는 패키지(62) 부분이 형성된다.
그 후에 패키지(62)는 캐리어(30)로부터 분리된다. 몇몇 예시적인 분리 프로세스에서, 전기 도전체(60)를 보호하기 위해 다이싱 테이프(64)(도 21)가 패키지(62)에 부착되고, 다이싱 테이프(64)는 다이싱 프레임(66)에 의해 고정된다. 분리는, 예컨대 접착층(32)에 UV광 또는 레이저를 투사하는 것에 의해 수행된다(도 20). 예컨대, 접착층(32)이 LTHC로 형성되는 경우에, 광 또는 레이저로부터 생성되는 열은 LTHC가 분해되도록 하며, 이에 따라 캐리어(30)가 패키지(62)로부터 분리된다. 희생층(34)이 매우 얇기 때문에, 분리의 결과로서 희생층(34)은 또한 패키지(62)로부터 분리된다. 결과적인 구조가 도 10에 도시되어 있으며, 도 20에 도시된 바와 같은 희생층(34)은 더 이상 도시되어 있지 않다.
도 21에 도시한 바와같이, 금속 시드층에 있는 층(40A)은 디바이스 다이(48), 관통 비아(46) 및 몰딩 재료(52) 위에 남겨진다. 더욱이, 시드층(40A)의 상부면과 바닥면은 평탄할 수 있다. 다음으로, 에칭 단계가 수행되어, 시드층(40A)이 제거되고, 결과적인 구조가 도 22에 도시되어 있다. 몇몇 예시적인 실시예에서, 시드층(40A)은 건식 에칭 단계에서 에칭되고, 이 경우에 HF 가스가 사용될 수 있다. 그 결과, 관통 비아(46), 다이 부착 필름(50) 및 몰딩 재료(52)가 노출된다.
후속하는 프로세스 단계에서는 도 23에 도시한 바와 같이, 유전체층(70), RDL(72) 및 전기 도전체(74)가 형성된다. 패키지(62)는 복수 개의 패키지로 소잉될 수 있고, 상기 패키지는 다른 구성요소와 접합되어 PoP 패키지를 형성할 수 있다.
본 개시의 실시예는 몇몇 유리한 피쳐를 갖는다. LTHC와 같은 접착층을 보호하기 위해 희생층을 사용함으로써, 패키징 프로세스 중에 접착층이 손상되지 않고, 이에 따라 접착층이 캐리어의 분리 중에 적절히 기능할 수 있다. 따라서, 분리 프로세스에서, 희생층 상에 형성된 패키지는 손상되지 않는다.
본 개시의 예시적인 실시예에 따르면, 방법은 캐리어 위에 접착층을 형성하는 단계, 접착층 위에 희생층을 형성하는 단계, 희생층 위에 관통 비아를 형성하는 단계, 및 희생층 위에 디바이스 다이를 배치하는 단계를 포함한다. 상기 방법은 디바이스 다이 및 관통 비아를 몰딩하고 평탄화하는 단계, 접착층을 제거하는 것에 의해 캐리어를 분리하는 단계, 및 희생층을 제거하는 단계를 더 포함한다.
본 개시의 변형예에 따르면, 방법은 캐리어 위에 LTHC를 형성하는 단계, LTHC층 위에 희생층을 형성하는 단계, 희생층 위에 금속 시드층을 형성하는 단계, 금속 시드층 위에 관통 비아를 도금하는 단계 및 관통 비아로 덮이지 않은 금속 시드층의 부분을 에칭하는 단계를 포함한다. 디바이스 다이는 희생층 위에 배치된다. 디바이스 다이와 관통 비아는 그 후에 몰딩 재료로 몰딩되고 평탄화되며, 디바이스 다이 표면에 있는 도전성 피쳐와 관통 비아가 몰딩 재료를 통해 노출되다. 그 후, 캐리어는, LTHC층을 분해하기 위해 LTHC층에 광을 투사시키는 것에 의해 분리된다. 다음에, 희생층이 제거된다.
본 개시의 다른 변형예에 따르면, 방법은 캐리어 위에 접착층을 형성하는 단계, 접착층 위에 제1 티타늄층을 스퍼터링하는 단계, 및 제1 티타늄층의 부분을 폴리머층을 통해 노출시키도록 제1 티타늄층 위에 폴리머층을 형성하고 패터닝하는 단계를 포함한다. 상기 방법은, 폴리머층 위에 있는 제1 부분과 폴리머층에 있는 개고 내로 연장되어 제1 티타늄층과 접촉하는 제2 부분을 포함하는 금속 시드층을 형성하는 단계를 더 포함한다. 금속 시드층은 제1 티타늄층과 접촉하는 제2 티타늄층과 제2 티타늄층 위에 있는 구리층을 포함한다. 관통 비아는 금속 시드층 위에 도금된다. 그 후, 관통 비아로 덮이지 않는 제2 티타늄층과 구리층의 일부 부분이 에칭된다. 디바이스 다이는 폴리머층 위에 배치된다. 상기 방법은 몰딩 재료로 디바이스 다이와 관통 비아를 몰딩하는 단계와, 제1 티타늄층으로부터 접착층과 캐리어를 제거하기 위해 캐리어를 분리하는 단계, 및 제1 티타늄층 전체를 제거하도록 에칭하는 단계를 더 포함한다.
전술한 설명은 당업자가 본 개시의 양태를 보다 양호하게 이해할 수 있도록 다수의 실시예의 피쳐를 개괄한다. 당업자는, 동일한 목적을 실행하기 위한 및/또는 본원에서 도입되는 실시예의 동일한 이점을 달성하기 위한 다른 프로세스 또는 구조를 설계하거나 수정하기 위한 기초로서, 본 개시를 당업자가 쉽게 사용할 수도 있다는 것을 인식해야 한다. 또한, 이러한 등가의 구성이 본 개시의 취지와 범위를 벗어나지 않는다는 것과, 그리고 당업자가 본 개시의 취지와 범위를 벗어나지 않으면서 본원에서 다양한 변경, 대체, 수정을 가할 수도 있다는 것을, 당업자는 인식해야 한다.

Claims (10)

  1. 캐리어 위에 접착층을 형성하는 단계;
    접착층 위에 희생층을 형성하는 단계;
    희생층 위에 관통 비아(through-via)를 형성하는 단계;
    희생층 위에 디바이스 다이를 배치하는 단계;
    디바이스 다이와 관통 비아를 몰딩하고 평탄화하는 단계;
    접착층을 제거하는 것에 의해 캐리어를 분리하는 단계; 및
    희생층을 제거하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 희생층을 형성하는 단계는 헥사메틸다이실란스(HexaMethylDiSilance; HMDS)층을 형성하는 것을 포함하는 것인 방법.
  3. 제2항에 있어서, 상기 희생층을 제거하는 단계는 캐리어를 분리하는 것과 동일한 단계에 의해 수행되는 것인 방법.
  4. 제1항에 있어서, 상기 희생층을 형성하는 단계는 금속층 또는 무기 유전체층을 형성하는 것을 포함하는 것인 방법.
  5. 제4항에 있어서, 상기 희생층을 제거하는 단계는 캐리어를 분리한 후에 희생층 전체를 에칭하는 것을 포함하는 것인 방법.
  6. 제1항에 있어서, 상기 희생층을 형성하는 단계는 티타늄층을 형성하는 것을 포함하는 것인 방법.
  7. 제1항에 있어서, 상기 관통 비아를 형성하는 단계 이전에, 희생층의 부분을 유전체층에 있는 개구를 통해 노출시키도록 희생층 위에 유전체층을 형성하고 패터닝하는 단계;
    희생층 위에 금속 시드층을 형성하고, 금속 시드층에서부터 시작하여 관통 비아를 도금하는 단계
    를 더 포함하고, 상기 금속 시드층은 유전체층에 있는 개구 내로 연장되는 것인 방법.
  8. 제1항에 있어서, 상기 관통 비아를 형성하는 단계는
    희생층 위에 금속 시드층을 형성하는 것; 및
    금속 시드층에서부터 시작하여 관통 비아를 도금하는 것
    을 포함하고, 상기 금속 시드층 전체는 평탄한 층으로서 형성되는 것인 방법.
  9. 캐리어 위에 광-열 변환(Light To Heat Conversion; LTHC)층을 형성하는 단계;
    LTHC층 위에 희생층을 형성하는 단계;
    희생층 위에 금속 시드층을 형성하는 단계;
    금속 시드층 위에 관통 비아를 도금하는 단계;
    관통 비아로 덮이지 않은 금속 시드층의 부분을 에칭하는 단계;
    희생층 위에 디바이스 다이를 배치하는 단계;
    몰딩 재료로 디바이스 다이와 관통 비아를 몰딩하고, 디바이스 다이, 관통 비아 및 몰딩 재료를 평탄화하는 단계로서, 디바이스 다이 표면에 있는 도전성 피쳐(feature) 및 관통 비아가 몰딩 재료를 통해 노출되는 것인, 평탄화 단계;
    LTHC층을 분해하기 위해 LTHC층에 광을 투사시키는 것에 의해 캐리어를 분리하는 단계; 및
    희생층을 제거하는 단계
    를 포함하는 방법.
  10. 캐리어 위에 접착층을 형성하는 단계;
    접착층 위에 제1 티타늄층을 스퍼터링하는 단계;
    제1 티타늄층의 부분이 폴리머층을 통해 노출되도록 제1 티타늄층 위에 폴리머층을 형성하고 패터닝하는 단계;
    폴리머층 위에 있는 제1 부분과, 제1 티타늄층과 접촉하도록 폴리머층에 있는 개구 내로 연장되는 제2 부분을 포함하는 금속 시드층을 형성하는 단계로서, 금속 시드층은 제1 티타늄층과 접촉하는 제2 티타늄층과 제2 티타늄층 위에 있는 구리층을 포함하는 것인 단계;
    금속 시드층 위에 관통 비아를 도금하는 단계;
    관통 비아로 덮이지 않은 제2 티타늄층과 구리층의 부분을 에칭하는 단계;
    폴리머층 위에 디바이스 다이를 배치하는 단계;
    몰딩 재료로 디바이스 다이와 관통 비아를 몰딩하고 디바이스 다이와 관통 비아를 평탄화하는 단계;
    제1 티타늄층으로부터 접착층과 캐리어를 제거하기 위해 캐리어를 분리하는 단계; 및
    제1 티타늄층 전체를 제거하도록 에칭하는 단계
    를 포함하는 방법.
KR1020150164667A 2015-04-17 2015-11-24 팬아웃 상호 접속 구조 및 그 형성 방법 KR101817839B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/690,015 US9659805B2 (en) 2015-04-17 2015-04-17 Fan-out interconnect structure and methods forming the same
US14/690,015 2015-04-17

Publications (2)

Publication Number Publication Date
KR20160123959A true KR20160123959A (ko) 2016-10-26
KR101817839B1 KR101817839B1 (ko) 2018-02-21

Family

ID=57129923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150164667A KR101817839B1 (ko) 2015-04-17 2015-11-24 팬아웃 상호 접속 구조 및 그 형성 방법

Country Status (3)

Country Link
US (3) US9659805B2 (ko)
KR (1) KR101817839B1 (ko)
CN (1) CN106057773B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180109708A (ko) * 2017-03-27 2018-10-08 신에쓰 가가꾸 고교 가부시끼가이샤 적층체 및 그의 제조 방법
KR20190003293A (ko) * 2017-06-30 2019-01-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전자기 간섭에 대한 차폐부를 갖는 반도체 디바이스
KR20200060647A (ko) 2018-11-22 2020-06-01 (주)이녹스첨단소재 Rdl 형성 공정용 양면 접착 테이프, 이를 포함하는 적층체 및 이를 이용한 팬-아웃 패키지 제작 공정
KR102456653B1 (ko) * 2021-04-19 2022-10-19 알에프에이치아이씨 주식회사 Ⅲ-ⅴ족 화합물 반도체 패키징 방법, 및 이를 이용하여 제조된 ⅲ-ⅴ족 화합물 반도체 패키지

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048222B2 (en) * 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
US10177115B2 (en) * 2014-09-05 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming
US10504827B2 (en) * 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US11056436B2 (en) * 2016-06-07 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out structure with rugged interconnect
US10083949B2 (en) 2016-07-29 2018-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Using metal-containing layer to reduce carrier shock in package formation
US10529698B2 (en) 2017-03-15 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming same
JP6662337B2 (ja) * 2017-03-27 2020-03-11 信越化学工業株式会社 半導体装置及びその製造方法、並びに積層体
US10269589B2 (en) * 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a release film as isolation film in package
CN107611006A (zh) * 2017-08-23 2018-01-19 长江存储科技有限责任公司 一种芯片后端金属制程工艺
US10636757B2 (en) * 2017-08-29 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit component package and method of fabricating the same
DE102018111389A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung und Herstellungsverfahren
EP3547360A1 (de) * 2018-03-29 2019-10-02 Siemens Aktiengesellschaft Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
US20220278075A1 (en) * 2019-07-24 2022-09-01 Nantong Tongfu Microelectronics Co., Ltd Packaging structure and formation method thereof
US20210202472A1 (en) * 2019-12-27 2021-07-01 Intel Corporation Integrated circuit structures including backside vias
KR20210095442A (ko) 2020-01-23 2021-08-02 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US11315862B2 (en) * 2020-01-31 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US11894357B2 (en) * 2020-09-10 2024-02-06 Sj Semiconductor (Jiangyin) Corporation System-level packaging structure and method for LED chip
CN113130420A (zh) * 2021-03-19 2021-07-16 南通越亚半导体有限公司 一种嵌埋封装结构及其制造方法
CN113161319B (zh) * 2021-04-23 2022-03-22 长鑫存储技术有限公司 半导体结构及其制作方法
CN113517255B (zh) * 2021-04-23 2023-09-22 长鑫存储技术有限公司 半导体结构及其制作方法
CN113161323B (zh) * 2021-04-23 2022-03-22 长鑫存储技术有限公司 半导体结构及其制作方法
US20230099827A1 (en) * 2021-09-24 2023-03-30 Intel Corporation Technologies for high throughput additive manufacturing for integrated circuit components

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225191B1 (en) * 1996-04-12 2001-05-01 Lucent Technologies Inc. Process for the manufacture of optical integrated circuits
US7425464B2 (en) * 2006-03-10 2008-09-16 Freescale Semiconductor, Inc. Semiconductor device packaging
US7682972B2 (en) * 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US20110006297A1 (en) * 2007-12-12 2011-01-13 Idemitsu Kosan Co., Ltd. Patterned crystalline semiconductor thin film, method for producing thin film transistor and field effect transistor
US9324672B2 (en) 2009-08-21 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package
US8393077B2 (en) * 2009-09-15 2013-03-12 Hewlett-Packard Development Company, L.P. Fabrication of passive electronic components
US8242013B2 (en) * 2010-03-30 2012-08-14 Alpha & Omega Semiconductor Inc. Virtually substrate-less composite power semiconductor device and method
EP2557597A4 (en) 2010-04-07 2014-11-26 Shimadzu Corp RADIATION DETECTOR AND METHOD FOR MANUFACTURING SAME
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8912033B2 (en) * 2010-10-08 2014-12-16 Tsmc Solid State Lighting Ltd. Dicing-free LED fabrication
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8865525B2 (en) * 2010-11-22 2014-10-21 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US20130037929A1 (en) * 2011-08-09 2013-02-14 Kay S. Essig Stackable wafer level packages and related methods
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8653626B2 (en) * 2012-07-18 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures including a capacitor and methods of forming the same
US8981432B2 (en) * 2012-08-10 2015-03-17 Avogy, Inc. Method and system for gallium nitride electronic devices using engineered substrates
US9508674B2 (en) 2012-11-14 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control of semiconductor die package
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US9431369B2 (en) * 2012-12-13 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna apparatus and method
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9035461B2 (en) * 2013-01-30 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
TWI547077B (zh) 2013-04-29 2016-08-21 立錡科技股份有限公司 與電子變壓器相容之切換式電源供應器及其控制方法
US8952544B2 (en) 2013-07-03 2015-02-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9184104B1 (en) * 2014-05-28 2015-11-10 Stats Chippac, Ltd. Semiconductor device and method of forming adhesive layer over insulating layer for bonding carrier to mixed surfaces of semiconductor die and encapsulant
US20160023242A1 (en) * 2014-07-28 2016-01-28 Osram Sylvania Inc. Method of making wavelength converters for solid state lighting applications
CN104332456A (zh) * 2014-09-04 2015-02-04 华进半导体封装先导技术研发中心有限公司 晶圆级扇出型堆叠封装结构及其制造工艺

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180109708A (ko) * 2017-03-27 2018-10-08 신에쓰 가가꾸 고교 가부시끼가이샤 적층체 및 그의 제조 방법
KR20190003293A (ko) * 2017-06-30 2019-01-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전자기 간섭에 대한 차폐부를 갖는 반도체 디바이스
US10510682B2 (en) 2017-06-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference
US10510679B2 (en) 2017-06-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference
KR20200042450A (ko) * 2017-06-30 2020-04-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전자기 간섭에 대한 차폐부를 갖는 반도체 디바이스
US10867936B2 (en) 2017-06-30 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference
US11527486B2 (en) 2017-06-30 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference
KR20200060647A (ko) 2018-11-22 2020-06-01 (주)이녹스첨단소재 Rdl 형성 공정용 양면 접착 테이프, 이를 포함하는 적층체 및 이를 이용한 팬-아웃 패키지 제작 공정
KR102456653B1 (ko) * 2021-04-19 2022-10-19 알에프에이치아이씨 주식회사 Ⅲ-ⅴ족 화합물 반도체 패키징 방법, 및 이를 이용하여 제조된 ⅲ-ⅴ족 화합물 반도체 패키지

Also Published As

Publication number Publication date
US20200211887A1 (en) 2020-07-02
US9659805B2 (en) 2017-05-23
US11355378B2 (en) 2022-06-07
CN106057773A (zh) 2016-10-26
US20220301919A1 (en) 2022-09-22
CN106057773B (zh) 2018-11-06
US20170263489A1 (en) 2017-09-14
US10586724B2 (en) 2020-03-10
US20160307788A1 (en) 2016-10-20
KR101817839B1 (ko) 2018-02-21

Similar Documents

Publication Publication Date Title
KR101817839B1 (ko) 팬아웃 상호 접속 구조 및 그 형성 방법
US10515875B2 (en) Interconnect structure for package-on-package devices
US11488842B2 (en) Method of making semiconductor device package including conformal metal cap contacting each semiconductor die
CN109216315B (zh) 半导体封装及其制造方法
US20230005832A1 (en) Semiconductor device and manufacturing method thereof
TWI588950B (zh) 封裝半導體裝置以及形成封裝半導體裝置之方法
KR102296825B1 (ko) 센서 패키지 및 방법
US8629042B2 (en) Method for stacking semiconductor dies
TW201724418A (zh) 積體電路封裝的形成方法
US10522470B1 (en) Package structure and method of fabricating the same
KR102480685B1 (ko) 반도체 디바이스 및 제조 방법
TW201830531A (zh) 封裝單體化的方法
US11309279B2 (en) Package structure of wafer-level system-in-package
US12033883B2 (en) Fan-out interconnect structure and methods forming the same
TW202414546A (zh) 封裝件及製造半導體裝置的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant