CN113161323B - 半导体结构及其制作方法 - Google Patents

半导体结构及其制作方法 Download PDF

Info

Publication number
CN113161323B
CN113161323B CN202110444198.2A CN202110444198A CN113161323B CN 113161323 B CN113161323 B CN 113161323B CN 202110444198 A CN202110444198 A CN 202110444198A CN 113161323 B CN113161323 B CN 113161323B
Authority
CN
China
Prior art keywords
layer
substrate
conductive
pad
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110444198.2A
Other languages
English (en)
Other versions
CN113161323A (zh
Inventor
张丽霞
刘杰
应战
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110444198.2A priority Critical patent/CN113161323B/zh
Publication of CN113161323A publication Critical patent/CN113161323A/zh
Application granted granted Critical
Publication of CN113161323B publication Critical patent/CN113161323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48159—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例提供一种半导体结构及其制作方法，包括：基底以及位于基底上的接合垫，且基底暴露出接合垫表面；接合柱，位于接合垫远离基底的表面且与接合垫相接触；第一器件，位于基底上，且与接合柱相互间隔；焊垫，位于第一器件远离基底的表面；介质层，环绕接合柱的侧壁；电磁屏蔽层，至少位于接合柱顶面、介质层顶面和介质层远离接合柱的侧壁；引线，引线的一端与焊垫接触电连接，引线的另一端与电磁屏蔽层接触电连接。本发明实施例有利于提高引线与电磁屏蔽层和焊垫之间的连接强度，和防止接合柱和第一器件之间的电干扰，以提高半导体结构的稳定性。

Description

半导体结构及其制作方法
技术领域
本发明实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法。
背景技术
随着技术进步，半导体封装的集成度和整合度逐步增强，电子设备向微型化、高速、高可靠、低成本和低功耗的方向发展。半导体封装中的连接通常是通过引线键合实现的。引线键合(Wire Bonding)是用金属丝将芯片的I/O端与对应的封装引脚或基板上焊盘互连。固相焊接过程，采用加热、加压和超声波能量，破坏表面氧化层和污染，产生塑性变形，界面亲密接触发生电子共享和原子扩散形成焊点。
发明内容
本发明实施例解决的技术问题为提供一种半导体结构及其制作方法，有利于提高引线与电磁屏蔽层和焊垫之间的连接强度，和防止接合柱和第一器件之间的电干扰，以提高半导体结构的稳定性。
为解决上述问题，本发明实施例提供一种半导体结构，包括：基底以及位于所述基底上的接合垫，且所述基底暴露出所述接合垫表面；接合柱，位于所述接合垫远离所述基底的表面且与所述接合垫相接触；第一器件，位于所述基底上，且与所述接合柱相互间隔；焊垫，位于所述第一器件远离所述基底的表面；介质层，环绕所述接合柱的侧壁；电磁屏蔽层，至少位于所述接合柱顶面、所述介质层顶面和所述介质层远离所述接合柱的侧壁；引线，所述引线的一端与所述焊垫接触电连接，所述引线的另一端与所述电磁屏蔽层接触电连接。
相应地，本发明实施例还提供一种半导体结构的制作方法，包括：提供基底，所述基底上具有接合垫，且所述基底暴露出所述接合垫表面；在所述接合垫远离所述基底的表面形成接合柱；在所述接合柱的侧壁形成介质层；至少在所述接合柱顶面、所述介质层顶面和所述介质层远离所述接合柱的侧壁形成电磁屏蔽层；在所述基底上形成第一器件，且所述第一器件远离所述基底的表面具有焊垫，所述第一器件与所述电磁屏蔽层相互间隔；采用引线连接所述接合柱和所述焊垫。
与相关技术相比，本发明实施例提供的技术方案具有以下优点：
上述技术方案中，在接合垫上设置接合柱，在基底指向第一器件的方向上，有利于降低连接接合柱和焊垫的引线两端点之间的高度差，降低引线的弯曲弧度，即使在引线两端点的间距减小的情况下，也可以通过降低引线两端点之间的高度差来缓解引线的弯曲弧度，从而有利于提高引线与接合柱和焊垫之间的连接强度，以提高半导体结构的稳定性。此外，介质层环绕接合柱的侧壁，有利于避免接合柱侧壁被氧化或者腐蚀和对接合柱起支撑作用，电磁屏蔽层包裹接合柱以及介质层暴露出的表面，有利于防止相邻接合柱以及接合柱和第一器件之间的电磁干扰。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。
图1至图3为本发明一实施例提供的半导体结构对应的剖面结构示意图；
图4至图9为本发明又一实施例提供的半导体结构的剖面结构示意图；
图10至图16为另一实施例提供的半导体结构的形成方法中各步骤对应的结构示意图；
图17至图22为再一实施例提供的半导体结构的形成方法中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前引线与芯片的I/O端与封装引脚或基板上焊盘之间的连接强度有待提高，半导体结构的稳定性有待提高。
经分析发现，为追求更高的封装集成度，芯片的I/O端与封装引脚或基板上焊盘之间的间距不可避免会进一步缩减。此时，芯片的I/O端与封装引脚或基板上的焊盘之间的高度差，会进一步增大连接芯片的I/O端与封装引脚或基板上的焊盘的引线的弯曲程度，使得引线在芯片的I/O端与封装引脚或基板上的焊盘处更容易因弯曲程度过大而开裂。
为解决上述问题，本发明实施提供一种半导体结构及其制作方法，半导体结构中，在接合垫上设置接合柱，在基底指向第一器件的方向上，有利于降低连接接合柱和焊垫的引线两端点之间的高度差，降低引线的弯曲弧度，即使在引线两端点的间距减小的情况下，也可以通过降低引线两端点之间的高度差来缓解引线的弯曲弧度，从而有利于提高引线与接合柱和焊垫之间的连接强度，以提高半导体结构的稳定性。此外，介质层环绕接合柱的侧壁，有利于避免接合柱侧壁被氧化或者腐蚀和对接合柱起支撑作用，电磁屏蔽层包裹接合柱以及介质层暴露出的表面，有利于防止相邻接合柱以及接合柱和第一器件之间的电磁干扰。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
本发明一实施例提供一种半导体结构，以下将结合附图对本发明一实施例提供的半导体结构进行详细说明。图1至图3为本发明一实施例提供的半导体结构对应的剖面结构示意图。
参考图1，半导体结构包括：基底100以及位于基底100上的接合垫110；接合柱102，位于接合垫110远离基底100的表面且与接合垫110相接触；第一器件101，位于基底100上，且与接合柱102相互间隔；焊垫111，位于第一器件101远离基底100的表面；介质层112，环绕接合柱102的侧壁；电磁屏蔽层122，至少位于接合柱102顶面、介质层112顶面和介质层112远离接合柱102的侧壁；引线103，引线103的一端与焊垫111接触电连接，引线103的另一端与电磁屏蔽层122接触电连接。
具体地，基底100暴露出接合垫110表面，且接合柱102与接合垫110相接触电连接，电磁屏蔽层122与接合柱102顶面相接触电连接，使得电信号能通过接合柱102、电磁屏蔽层122以及引线103在基底100和焊垫111之间传递。
此外，基底100远离接合垫110的一侧还可以具有封装垫120，用于实现基底100与其他结构连接时的定位。其中，接合垫110和封装垫120的材料均可以为金、铝、铜、金基合金或者铝基合金等导电材料中的至少一种。具体地，铝基合金是指包含超过50％的铝的材料，例如，铝材料中可以掺杂有硅(例如，1％的硅)。
在基底100指向第一器件101的方向上，电磁屏蔽层122顶面与焊垫111顶面之间的高度差不大于焊垫111的厚度。如此，控制连接电磁屏蔽层122和焊垫111的引线103的两端点之间的高度差在焊垫111的厚度范围内波动，有利于保证引线103两端点之间具有较低的高度差，从而有利于缓解引线103的弯曲程度，从而有利于提高引线103与接合柱102和焊垫111之间的连接强度，以提高半导体结构的稳定性。
进一步地，引线103的一端与焊垫111键合形成第一键合点a，引线103的另一端与电磁屏蔽层122键合形成第二键合点b，且第一键合点a不低于第二键合点b。
在其他实施例中，第一键合点也可以略低于第二键合点，只需保证第一键合点和第二键合点之间的高度差不大于焊垫的厚度即可。
在一些例子中，继续参考图1，第一键合点a为楔形键合点，靠近第一键合点a的部分引线103沿平行于焊垫111顶面的方向上延伸，接合柱102顶面与焊垫111顶面齐平。此外，第二键合点b也为楔形键合点，靠近第二键合点b的部分引线103沿平行于电磁屏蔽层122顶面的方向上延伸。
楔形键合中，靠近第一键合点a的部分引线103沿平行于焊垫111顶面的方向上延伸，则引线103在第一键合点a处的切线方向与焊垫111顶面之间夹角为较小的锐角，譬如，该锐角小于45°，当电磁屏蔽层122顶面与焊垫111顶面齐平时，有利于保证第一键合点a和第二键合点b共处一个平面，从而可以使得引线103在第二键合点b处的切线方向与电磁屏蔽层122顶面之间夹角也为较小的锐角，从而缓解引线103的弯折程度，以降低引线103在第一键合点a处产生的作用力的大小，以及降低引线103在第二键合点b处产生的作用力的大小，从而进一步降低第一键合点a和第二键合点b开裂的概率。
其中，接合柱102和介质层112在基底100上的组合正投影位于接合垫110在基底100上的正投影中，介质层112仅环绕接合柱102的侧壁，如此，有利于避免接合柱102侧壁被氧化或者腐蚀，以及避免接合柱102受外力影响时相对于基底100发生偏移或者倾倒。其中，介质层112的材料包括氧化硅、氮化硅或者氮氧化硅中的至少一种。
由于介质层112仅位于接合柱102的侧壁，电磁屏蔽层122位于介质层112远离接合柱102的侧壁，如此，电磁屏蔽层122可以仅包裹接合柱102和介质层112，以防止接合柱102受电磁干扰。其中，电磁屏蔽层122的材料包括银导电漆、铜导电漆、镍导电漆、银包铜粉和镍包铜粉等电磁屏蔽材料中的至少一种。
在其他例子中，第二键合点处还可以具有防护层，即防护层还位于电磁屏蔽层顶面，有利于避免第二键合点被氧化或者腐蚀，以保证引线在电磁屏蔽层顶面处良好的连接强度。
在又一些例子中，参考图2，第一键合点a和第二键合点b均为楔形键合点。其中，接合柱102在基底100上的正投影与接合垫110在基底100上的正投影重合，介质层112沿接合柱102的侧壁延伸，除了环绕接合柱102的侧壁外，还环绕接合垫110的侧壁，如此，有利于避免接合柱102侧壁和接合垫110侧壁被氧化或者腐蚀，且对接合柱102和接合垫110起支撑作用，有利于避免接合柱102和接合垫110受外力影响时相对于基底100发生偏移或者倾倒。
由于介质层112还位于接合垫110的侧壁，电磁屏蔽层122位于介质层112远离接合柱102的侧壁，如此，电磁屏蔽层122对接合垫110也具有良好的保护效果，有利于对接合柱102和接合垫110整体起到良好的防电磁干扰作用。
在另一些例子中，参考图3，第一键合点a包括球形键合点，靠近第一键合点a的部分引线103沿垂直于焊垫111顶面的方向上延伸，电磁屏蔽层122顶面高于焊垫111顶面。此外，第二键合点b也为楔形键合点，靠近第二键合点b的部分引线103沿平行于接合柱102顶面的方向上延伸。
球形键合中，靠近第一键合点a的部分引线103沿垂直于焊垫111顶面的方向上延伸，则引线103在第一键合点a处的切线方向与焊垫111顶面之间夹角为较大的锐角，譬如，该锐角大于45°，当电磁屏蔽层122顶面高于焊垫111顶面时，可以降低引线103在第二键合点b处的切线方向与电磁屏蔽层122顶面之间夹角，使得该夹角为较小的锐角，从而缓解引线103的弯折程度，以降低引线103在第一键合点a处产生的作用力的大小，以及降低引线103在第二键合点b处产生的作用力的大小，从而进一步降低第一键合点a和第二键合点b开裂的概率。
在其他实施例中，第二键合点也可以为球形键合点。
上述例子中，电磁屏蔽层122覆盖接合柱102和介质层112暴露出的表面，在其他例子中，电磁屏蔽层还可以位于位于第一器件靠近基底的底面与基底之间，用于防止第一器件与基底之间的电磁干扰。
本实施例中，在基底100指向第一器件101的方向上，接合柱102的截面形状为矩形，则接合柱102可以为圆柱状结构、椭圆柱状结构或者方柱状结构。在其他实施例中，接合柱的截面形状也可以为正梯形，则接合柱可以为圆台结构，有利于增大接合柱和基底之间的接触面积，增强基底对接合柱的支撑效果，有利于提高接合柱的稳定性。
本实施例中，引线103包括引线颈部c，引线颈部c位于引线103沿第一键合点a向上延伸的折弯处，电磁屏蔽层122和第一器件101之间具有间隔，引线颈部c位于间隔中。
由于引线颈部c位于引线103沿第一键合点a向上延伸的折弯处，因此，在基底100指向第一器件101的方向上，引线颈部c为引线103的最高点。
采用引线103连接电磁屏蔽层122和焊垫111时，在第一键合点a处会产生作用方向为远离焊垫111的第一作用力，在第二键合点b处会产生作用方向为远离电磁屏蔽层122的第二作用力。由于引线颈部c位于覆盖介质层112侧壁的电磁屏蔽层122与焊垫111的间隔中，有利于降低引线103在第一键合点a处的切线方向与焊垫111顶面之间夹角，以及降低引线103在第二键合点b处的切线方向与电磁屏蔽层122顶面之间夹角，缓解引线103的弯折程度，从而有利于降低引线103在第一键合点a处产生的第一作用力的大小，以及降低引线103在第二键合点b处产生的第二作用力的大小，从而进一步降低第一键合点a和第二键合点b开裂的概率。
此外，引线颈部c位于电磁屏蔽层122与焊垫111的间隔中，且第一键合点a和第二键合点b之间的高度差较小，因而可以在保证引线103的弯折程度较小的情况下，缩减电磁屏蔽层122与焊垫111的间隔，以提高半导体结构的封装密度，同时保证引线103与电磁屏蔽层122与焊垫111之间的良好的连接强度。
半导体结构还包括：塑封层104，塑封层104填充电磁屏蔽层122与焊垫111之间的间隔，且覆盖引线颈部c。
塑封层104覆盖引线颈部c，有利于保护引线103不受其他结构的干扰，此外，塑封层104对引线颈部c具有良好的支撑加固的作用，有利于进一步降低第一键合点a和第二键合点b开裂的概率。其中，塑封层104的材料包括聚合成型树脂或者低温热玻璃复合材料等电绝缘材料。
此外，塑封层104还包裹第一器件101和电磁屏蔽层122，用于保护第一器件101、电磁屏蔽层122和被电磁屏蔽层122包裹的接合柱102和介质层112不受其他结构的干扰。
本实施例中，在第一器件101和基底100之间还可以具有粘合层105，以增强第一器件101与基底100之间的连接强度。
本实施例中，第一器件101可以为控制器件或者存储器件。需要说明的是，在其他实施例中，对第一器件的功能不做限制，第一器件为半导体结构中常用的半导体器件。
综上所述，接合垫110上具有接合柱102，接合柱102顶面还具有电磁屏蔽层122，在基底100指向第一器件101的方向上，有利于降低连接电磁屏蔽层122和焊垫111的引线103两端点之间的高度差，从而降低引线103的弯曲程度，从而有利于降低第一键合点a和第二键合点b开裂的概率。此外，环绕接合柱102侧壁的介质层112，一方面对接合柱102具有良好的支撑效果，有利于避免接合柱102受外力影响时相对于基底100发生偏移或者倾倒，另一方面有利于避免接合柱102侧壁被氧化或者腐蚀。而且，电磁屏蔽层122包裹接合柱102以及介质层112暴露出的表面，有利于防止相邻接合柱102以及接合柱102和第一器件101之间的电磁干扰。
本发明又一实施例还提供一种半导体结构，该半导体结构与前一实施例大致相同，主要区别包括在第一器件远离基底的一侧还具有第二器件。以下将结合附图对本发明又一实施例提供的半导体结构的制作方法进行详细说明，需要说明的是，与前述实施例相同或者相应的部分，可参考前述实施例的详细描述，在此不再赘述。
图4至图9为本发明又一实施例提供的半导体结构的剖面结构示意图。
参考图4，半导体包括：基底200以及位于基底200上的接合垫210，且基底200暴露出接合垫210表面；接合柱202，位于接合垫210远离基底200的表面且与接合垫210相接触；第一器件201，位于基底200上，且与接合柱202相互间隔；焊垫211，位于第一器件201远离基底200的表面；介质层212，环绕接合柱202的侧壁；电磁屏蔽层222，至少位于接合柱202顶面、介质层212顶面和介质层212远离接合柱202的侧壁；引线203，引线203的一端与焊垫211接触电连接，引线203的另一端与电磁屏蔽层222接触电连接。
在此基础上，半导体结构还包括：第二器件206，位于第一器件201远离基底200的一侧；导电垫230，位于基底200上，且导电垫230与接合垫210之间相互间隔；焊盘216，位于第二器件206远离基底200的表面；导电柱207，位于导电垫230远离基底200的表面且与导电垫230相接触，且在基底200指向第一器件201的方向上，导电柱207顶面不低于接合柱202顶面；保护层217，环绕导电柱207侧壁；电磁阻挡层227，至少位于导电柱207顶面、保护层217顶面和保护层217远离导电柱207的侧壁，且电磁阻挡层227和电磁屏蔽层222之间相互间隔；导电线208，导电线208一端与焊盘216接触电连接，导电线208的另一端与电磁阻挡层227接触电连接。
具体地，导电柱207与导电垫230接触电连接，电磁阻挡层227与导电柱207顶面相接触电连接，使得电信号能通过导电柱207、电磁阻挡层227以及导电线208在基底200和焊垫211之间传递。
本实施例中，第一器件201为控制器件，第二器件206为存储器件。需要说明的是，在其他实施例中，对第一器件和第二器件的功能不做限制，第一器件和第二器件均为半导体结构中常用的半导体器件。
其中，电磁屏蔽层222的材料包括银导电漆、铜导电漆、镍导电漆、银包铜粉和镍包铜粉等电磁屏蔽材料中的至少一种，且电磁阻挡层227的材料与电磁屏蔽层222的材料相同。
具体地，导电线208的一端与焊盘216键合形成第三键合点f，导电线208的另一端与电磁阻挡层227电连接形成第四键合点g。
本实施例中，第三键合点f和第四键合点g均为楔形键合点，在其他实施例中，第三键合点和第四键合点也可以均为球形键合点，或者第三键合点为楔形键合点，第四键合点为球形键合点，或者第三键合点为球形键合点，第四键合点为楔形键合点。
进一步地，在基底200指向第一器件201的方向上，导电柱207的截面形状为矩形，则导电柱207可以为圆柱状结构、椭圆柱状结构或者方柱状结构。在其他实施例中，导电柱的截面形状也可以为正梯形，则导电柱可以为圆台结构。
其中，导电柱207和导电线208的材料均可以为金、铝、铜、金基合金或者铝基合金等导电材料中的至少一种。
导电线208包括导电线颈部h，导电线颈部h位于导电线208沿第三键合点f向上延伸的折弯处，电磁阻挡层227和焊盘216之间具有间隔，导电线颈部h位于间隔中。
采用导电线208连接电磁阻挡层227和第二器件206上的焊盘216时，在第三键合点f处会产生作用方向为远离焊盘216的第三作用力，在第四键合点g处会产生作用方向为远离电磁阻挡层227的第四作用力。由于导电线颈部h位于电磁阻挡层227与焊盘216的间隔中，有利于降低导电线208在第三键合点f处的切线方向与焊盘216顶面之间夹角，以及降低导电线208在第四键合点g处的切线方向与电磁阻挡层227顶面之间夹角，缓解导电线208的弯折程度，从而有利于降低导电线208在第三键合点f处产生的第三作用力的大小，以及降低导电线208在第四键合点g处产生的第四作用力的大小，从而进一步降低第三键合点f和第四键合点g开裂的概率。
本实施例中，保护层217沿导电柱207的侧壁延伸，除了环绕导电柱207的侧壁外，还环绕导电垫230的侧壁，如此，有利于避免导电柱207侧壁和导电垫230侧壁被氧化或者腐蚀，且对导电柱207和导电垫230起支撑作用，有利于避免导电柱207和导电垫230受外力影响时相对于基底200发生偏移和避免导电柱207和导电垫230倾倒。其中，保护层217的材料包括氧化硅、氮化硅或者氮氧化硅中的至少一种。
在其他实施例中，保护层也可以仅位于导电柱侧壁，或者第四键合点处还可以具有防护层，即防护层还位于电磁阻挡层顶面，有利于避免第四键合点被氧化或者腐蚀，以保证导电线在电磁阻挡层顶面处良好的连接强度。
本实施例中，接合柱202、介质层212、电磁屏蔽层222、引线203和第一器件201围成的区域在基底200上的正投影为第一投影，第二器件206在基底200上的正投影为第二投影，第二投影覆盖第一投影，且导电柱207、保护层217和电磁阻挡层227在基底200上的组合正投影为第三投影，第三投影位于第一投影之外。
此外，第一器件201和第二器件206之间具有塑封层204，塑封层204包裹第一器件201、电磁屏蔽层222和引线203。当第二投影覆盖第一投影时，由于塑封层204的存在，在第一器件201上形成第二器件206时，防止第二器件206的底面与引线203相接触，导致引线203受到损伤。
需要说明的是，在其他实施例中，第一器件在基底上的正投影也可以小于第二器件在基底上的正投影，只需满足塑封层包裹第一器件、电磁屏蔽层和引线，即可对引线达到良好的保护效果，避免第二器件与引线相接触。
半导体结构还包括：密封层209，密封层209覆盖第二器件206、电磁阻挡层227以及导电线208。密封层209覆盖导电线颈部h，有利于保护导电线208不受其他结构的干扰，此外，密封层209对导电线颈部h具有良好的支撑加固的作用，有利于进一步降低第三键合点f和第四键合点g开裂的概率。其中，密封层209的材料包括聚合成型树脂或者低温热玻璃复合材料等电绝缘材料。
进一步地，密封层209在基底200上的正投影覆盖基底200，对基底200也具有良好的保护效果。
在一些例子中，第二器件206由单个芯片构成，以下将结合图4和图5对半导体结构进行说明。
在一个例子中，参考图4，接合柱202顶面与导电柱207顶面齐平，且电磁屏蔽层222顶面与电磁阻挡层227顶面齐平，接合柱202为单层结构。
在又一个例子中，参考图5，在基底200指向所述第一器件201的方向上，电磁阻挡层227顶面与焊盘216顶面之间的高度差不大于焊盘216的厚度。
具体地，电磁阻挡层227顶面与焊盘216顶面齐平，有利于保证第三键合点f和第四键合点g共处一个平面，从而可以使得导电线208在第三键合点f处的切线方向与焊盘216顶面之间夹角为较小的锐角，譬如，该锐角小于45°，导电线208在第四键合点g处的切线方向与电磁阻挡层227顶面之间夹角也为较小的锐角，从而缓解导电线208的弯折程度，以降低导电线208在第三键合点f处产生的作用力的大小，以及降低导电线208在第四键合点g处产生的作用力的大小，从而进一步降低第三键合点f和第四键合点g开裂的概率。
在其他实施例中，电磁阻挡层顶面可以略低于焊盘顶面，或者电磁阻挡层顶面可以略高于焊盘顶面，保证第三键合点和第四键合点之间具有较低的高度差即可。
在又一些例子中，第二器件206包括多个芯片堆叠的封装体，且芯片沿基底200指向第一器件201的方向依次堆叠设置，每一芯片具有暴露在芯片远离基底200表面的焊盘216。以下将结合图6和图9对半导体结构进行说明。
需要说明的是，图6至图9示意出的第二器件206包括依次堆叠的三个芯片，相邻芯片之间通过粘接层219连接在一起。在其他实施例中，对芯片的数量不做限制，对相邻芯片之间的连接方式也不做限制。
在一个例子中，参考图6，不同芯片的至少一个焊盘216与同一电磁阻挡层227电连接，电磁阻挡层227顶面与电磁屏蔽层222顶面齐平，导电柱207为单层结构。
具体地，不同的芯片上的焊盘216通过不同的导电线208与同一电磁阻挡层227电连接。由于导电垫230上具有导电柱207，不同程度上，均有利于降低第三键合点f和第四键合点g之间的高度差，从而可以不同程度上地降低导电线208的弯曲弧度，从而有利于降低第三键合点f和第四键合点g开裂的概率。
在又一个例子中，参考图7，不同芯片的至少一个焊盘216与同一电磁阻挡层227电连接，且靠近第二器件206的芯片为底层芯片226，在基底200指向第一器件201的方向上，电磁阻挡层227顶面与底层芯片226上的焊盘216顶面之间的高度差不大于焊盘216的厚度。
具体地，电磁阻挡层227顶面与底层芯片226上的焊盘216顶面齐平，有利于保证底层芯片226上的焊盘216上的第三键合点f和第四键合点g共处一个平面，从而可以使得导电线208在该第三键合点f处的切线方向与焊盘216顶面之间夹角为较小的锐角，与该第三键合点f连接同一导电线208的第四键合点g处的切线方向与电磁阻挡层227顶面之间夹角也为较小的锐角，从而进一步缓解该导电线208的弯折程度，从而进一步降低第三键合点f和第四键合点g开裂的概率。
此外，电磁阻挡层227顶面与底层芯片226上的焊盘216顶面齐平，一方面，有利于降低导电线208的长度，从而降低导电线208的电阻，从而有利于提高电信号在导电线208上的传递速率；另一方面，有利于防止相邻导电线208之间短路。
在其他实施例中，电磁阻挡层顶面可以略低于底层芯片上的焊盘顶面，或者电磁阻挡层顶面可以略高于底层芯片上的焊盘顶面，保证第三键合点和第四键合点之间具有较低的高度差即可。
在另一例子中，参考图8，在基底200指向第一器件201的方向上，与同一导电线208电连接的电磁阻挡层227和焊盘216中，电磁阻挡层227顶面与焊盘216顶面之间的高度差不大于焊盘216的厚度。
具体地，与同一导电线208电连接的电磁阻挡层227和焊盘216中，该电磁阻挡层227顶面均与焊盘216顶面齐平，有利于进一步缓解每一导电线208的弯折程度，从而进一步降低第三键合点f和第四键合点g开裂的概率。此外，不同的导电线208位于不同的平面上，有利于进一步防止相邻导电线208之间短路。
在其他实施例中，与同一导电线电连接的电磁阻挡层和焊盘中，电磁阻挡层顶面可以略低于焊盘顶面，或者电磁阻挡层顶面可以略高于焊盘顶面，保证第三键合点和第四键合点之间具有较低的高度差即可。
在再一个例子中，参考图9，第二器件206露出焊盘216的侧壁，相邻第二器件206上的焊盘216之间具有金属层，用于电连接相邻第二器件206上的焊盘216，焊盘216和金属层共同构成电连接结构，导电线208的一端与电连接结构顶面接触电连接。
本实施例中，焊盘216和金属层为一体结构，则不同的芯片可以通过同一导电线208与同一电磁阻挡层227电连接，有利于降低导电线208的数量。此外，电磁阻挡层227顶面与电连接结构顶面可以齐平，一方面，有利于降低导电线208的长度，从而降低导电线208的电阻；另一方面，有利于缓解导电线208的弯折程度，从而降低第三键合点f和第四键合点g开裂的概率。
此外，覆盖保护层217和导电柱207暴露出的表面的电磁阻挡层227，有利于防止导电柱207与第二器件206之间的电磁干扰。
上述例子中，导电柱207可以为单层结构，也可以为叠层结构。而且，保护层217与保护层217环绕的导电柱207一一对应，保护层217的顶面和与该保护层217对应的导电柱207的顶面齐平，对导电柱207的侧壁进行全面的保护和支撑。
综上所述，接合垫210上具有接合柱202，有利于降低连接接合柱202和焊垫211的引线203两端点之间的高度差，从而降低引线203的弯曲程度，以保证引线203与接合柱202和焊垫211之间良好的连接强度。此外，导电垫230上具有导电柱207，有利于降低第三键合点f和第四键合点g之间的高度差，从而降低导电线208的弯曲程度，从而有利于降低第三键合点f和第四键合点g开裂的概率。而且，由于可以降低导电线208的弯曲程度，则可以降低半导体结构的整体厚度，使得半导体结构朝着更小尺寸的方向发展。
此外，覆盖保护层217和导电柱207暴露出的表面的电磁阻挡层，有利于防止相邻导电柱207以及导电柱207与第二器件206之间的电磁干扰。
相应地，本发明另一实施例还提供一种半导体结构的制作方法，用于形成上述一实施例描述的半导体结构。
图10至图16为本实施例提供的半导体结构的形成方法中各步骤对应的结构示意图。
参考图10至图14，半导体结构的制作方法包括：提供基底100，基底100上具有接合垫110，且基底100暴露出接合垫110表面；在接合垫110远离基底100的表面形成接合柱102；在接合柱102的侧壁形成介质层112。
具体地，形成接合柱102和介质层112包括如下步骤：
参考图10，在基底100上形成牺牲层129，基底100上还具有封装垫120，且基底100暴露出接合垫110和封装垫120的表面。具体地，基底100具有相对的第一面和第二面，接合垫110位于第一面，封装垫120位于第二面。其中，牺牲层129的材料可以为氧化硅、氮化硅或者氮氧化硅中的至少一种。
参考图11，在基底100上形成具有开口的掩膜层139，且相邻开口之间预留有后续用于容纳第一器件的间距。其中，掩膜层139的材料可以为光刻胶。
参考图12，以掩膜层139为掩膜，图形化牺牲层129，形成露出基底100上接合垫110的通孔10；去除掩膜层139。
参考图13，形成填充满通孔10的接合柱102，接合柱102的材料为金、铝、铜、金基合金或者铝基合金等导电材料中的至少一种。
参考图14，去除部分牺牲层129(参考图13)，剩余环绕接合柱102侧壁的牺牲层129为保护介质层112；在基底100、接合柱102和介质层112的表面形成金属层159，用于后续形成电磁屏蔽层。其中，金属层159的材料包括银导电漆、铜导电漆、镍导电漆、银包铜粉和镍包铜粉等电磁屏蔽材料中的至少一种。
参考图15，去除部分金属层159，剩余位于接合柱102顶面、介质层112顶面和介质层112远离接合柱102的侧壁的金属层159为电磁屏蔽层122。
进一步地，在第一器件101靠近基底100的底面涂覆粘合层105，然后将涂覆粘合层105的第一器件101放置在基底100表面，且第一器件101远离基底100的表面具有焊垫111。此外，第一器件101位于电磁屏蔽层122的间隔中，且第一器件101与每一电磁屏蔽层122之间具有间隔，用于给后续采用引线电连接第一器件101上的焊垫111和接合柱102提供足够的空隙。在其他例子中，也可以将粘合层涂敷在基底上，然后将第一器件固定在粘合层上。
在其他实施例中，剩余的金属层还可以位于第一器件靠近基底的底面与基底之间。
参考图16，采用引线103连接电磁屏蔽层122和焊垫111，引线103的一端与第一器件101电连接形成第一键合点a，引线103的另一端与电磁屏蔽层122电连接形成第二键合点b。
在其他实施例中，引线在电磁屏蔽层上形成第二键合点之后，还在电磁屏蔽层顶面以及第二键合点周围形成防护层。
结合参考图16和图2，在第一器件101远离基底100的一侧形成塑封层104，塑封层104包裹第一器件101、电磁屏蔽层122和引线103。具体地，塑封层104远离基底100的顶面高于引线103的引线颈部c，用于防止后续进行其他工艺步骤时，引线103受到损伤。此外，塑封层104也可以用于防止第一器件101和接合柱102受到损伤。
综上所述，通过上述方法形成的半导体结构中，在接合垫110上形成接合柱102，有利于降低引线103的弯曲程度，从而有利于降低第一键合点a和第二键合点b开裂的概率。此外，在接合柱102的侧壁形成介质层112，以及在介质层112和接合柱102暴露出的表面覆盖电磁屁股比层122，有利于避免接合柱102受外力影响时相对于基底100发生偏移或者倾倒，以及防止相邻接合柱102以及接合柱102和第一器件101之间的电磁干扰。
本发明再一实施例还提供一种半导体结构的制作方法，用于形成上述又一实施例描述的半导体结构。
图17至图22为本实施例提供的半导体结构的形成方法中各步骤对应的结构示意图。
参考图17至图20，半导体结构的制作方法包括：基底200上具有与接合垫210相互间隔的导电垫230，且基底200暴露出导电垫230表面；在形成接合柱202和介质层212时，还形成与介质层212相互间隔的导电柱207和保护层217。
本实施例中，形成接合柱202、保护介质层212、导电柱207和保护支撑层217包括如下步骤：
参考图17，接合垫210和导电垫230位于基底200的同一面，在基底200上形成牺牲层229，牺牲层229覆盖接合垫210和导电垫230。
在基底200上形成具有开口的掩膜层239，且开口在基底200上的正投影与接合垫210或导电垫230在基底200上的正投影重合。其中，掩膜层239的材料可以为光刻胶。在其他实施例中，开口在基底上的正投影也可以位于接合垫或导电垫在基底上的正投影中。
参考图18，以掩膜层239(参考图17)为掩膜，图形化牺牲层229，形成露出基底200上接合垫210和导电垫230的通孔20；去除掩膜层239。
参考图19，形成填充满通孔20的接合柱202和导电柱207，其中，接合柱202与接合垫210相接触，导电柱207与导电垫230相接触，接合柱202和导电柱207的材料相同，接合柱202和导电柱207的材料均为金、铝、铜或者硅和铝的复合材料等导电材料中的至少一种。
在其他实施例中，在基底上形成牺牲层；图形化牺牲层，形成露出基底上接合垫和导电垫的第一通孔之后，形成填充满第一通孔的接合柱和底层导电柱；在牺牲层远离基底的一侧形成隔离层，隔离层覆盖接合柱和底层导电柱；图形化隔离层，形成露出底层导电柱的第二通孔；形成填充满第二通孔的顶层导电柱，底层导电柱和顶层导电柱共同构成导电柱。
参考图20，去除部分牺牲层229(参考图19)，剩余环绕接合柱202侧壁的牺牲层229为介质层212，剩余环绕导电柱207侧壁的牺牲层229为保护层217。
进一步地，在基底200、接合柱202、介质层212、导电柱207和保护层217的表面形成金属层259。
参考图21，去除部分金属层259，剩余位于接合柱202顶面、介质层212顶面和介质层212远离接合柱202的侧壁的金属层259(参考图20)为电磁屏蔽层222，剩余位于导电柱207顶面、保护层217顶面和保护层217远离导电柱207的侧壁的金属层259为电磁阻挡层227。
进一步地，在基底200上形成第一器件201；采用引线203连接电磁屏蔽层222和焊垫211的方法步骤与上述实施例相同，在此不做赘述。
在其他实施例中，当导电柱由底层导电柱和顶层导电柱共同构成时，先去除部分牺牲层和部分隔离层，剩余环绕接合柱侧壁的牺牲层为介质层，剩余环绕导电柱侧壁的牺牲层和隔离层共同构成支撑层；然后在基底上形成第一器件和采用引线连接电磁屏蔽层和焊垫。
在形成第一器件201之后，还包括如下步骤：
继续参考图21，在第一器件201远离基底200的一侧形成塑封层204，塑封层204包裹第一器件201、电磁屏蔽层222和引线203。具体地，塑封层204与电磁阻挡层227之间具有间隔。
参考图22，在塑封层204远离基底200的一侧先涂覆一层粘接层(图中未示出)，然后将第二器件206固定在粘接层上，且第二器件206在基底200上的正投影覆盖塑封层204在基底200上的正投影。
进一步地，采用导电线208连接电磁阻挡层227和第二器件206上的焊盘216，导电线208的一端与第二器件206上的焊盘216电连接形成第三键合点f，导电线208的另一端与电磁阻挡层227电连接形成第四键合点g。
在其他实施例中，导电线在电磁阻挡层上形成第四键合点之后，还在电磁阻挡层顶面以及第四键合点周围形成防护层。
结合参考图22和图4，在第二器件206远离基底200的一侧形成密封层209，密封层209包裹第二器件206、电磁阻挡层227以及导电线208。具体地，密封层209远离基底200的顶面高于导电线208的导电线颈部h，用于防止后续进行其他工艺步骤时，导电线208受到损伤。此外，密封层209，也可以用于防止第二器件206、导电柱207、保护层217和电磁阻挡层227受到损伤。
本实施例中，第二器件206由单个芯片构成。在其他实施例中，第二器件可以为包括多个芯片堆叠的封装体，且芯片沿基底指向第一器件的方向依次堆叠设置。其中，在垂直于基底表面的方向上，可以根据不同芯片与导电柱之间不同的连接方式，调节导电柱的高度，以降低第三键合点和第四键合点之间的高度差，提高导电线与第二器件和导电柱之间的连接强度。
综上所述，通过上述方法形成的半导体结构中，在接合垫210上形成接合柱202，在导电垫230上形成导电柱207，有利于降低引线203和导电线208的弯曲程度，从而有利于保证引线203与电磁屏蔽层222和焊垫211之间良好的连接强度，以及保证导电线208与电磁阻挡层227和焊盘216之间良好的连接强度。此外，在接合柱202的侧壁形成介质层212，在导电柱207的侧壁形成保护层217，有利于避免接合柱202和导电柱207受外力影响时相对于基底200发生偏移或者倾倒，电磁屏蔽层222覆盖介质层212和接合柱202暴露的表面，电磁阻挡层227覆盖保护层217和导电柱207暴露的表面，有利于防止导电柱207和接合柱202与其他电学器件之间的电磁干扰。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (11)

1.一种半导体结构，其特征在于，包括：
基底以及位于所述基底上的接合垫；
接合柱，位于所述接合垫远离所述基底的表面且与所述接合垫接触；
第一器件，位于所述基底上，且与所述接合柱相互间隔；
焊垫，位于所述第一器件远离所述基底的表面；
介质层，环绕所述接合柱的侧壁；
电磁屏蔽层，至少位于所述接合柱顶面、所述介质层顶面和所述介质层远离所述接合柱的侧壁，且在所述基底指向所述第一器件的方向上，所述电磁屏蔽层顶面与所述焊垫顶面之间的高度差不大于所述焊垫的厚度；
引线，所述引线的一端与所述焊垫电连接，所述引线的另一端与所述电磁屏蔽层电连接；
第二器件，位于所述第一器件远离所述基底的一侧；
导电垫，位于所述基底上，所述导电垫与所述接合垫之间相互间隔；
焊盘，位于所述第二器件远离所述基底的表面；
导电柱，位于所述导电垫远离所述基底的表面且与所述导电垫接触，且在所述基底指向所述第一器件的方向上，所述导电柱顶面不低于所述接合柱顶面；
保护层，环绕所述导电柱的侧壁；
电磁阻挡层，至少位于所述导电柱顶面、所述保护层顶面和所述保护层远离所述导电柱的侧壁，且所述电磁阻挡层和所述电磁屏蔽层之间相互间隔；
导电线，所述导电线的一端与所述焊盘接触电连接，所述导电线的另一端与所述电磁阻挡层接触电连接。
2.根据权利要求1所述的半导体结构，其特征在于，所述引线的一端与所述焊垫键合形成第一键合点，所述引线的另一端与所述电磁屏蔽层键合形成第二键合点，所述第一键合点不低于所述第二键合点。
3.根据权利要求2所述的半导体结构，其特征在于，所述引线包括引线颈部，所述引线颈部位于所述引线沿所述第一键合点向上延伸的折弯处，所述电磁屏蔽层和所述第一器件之间具有间隔，所述引线颈部位于所述间隔中。
4.根据权利要求3所述的半导体结构，其特征在于，还包括：塑封层，所述塑封层填充所述间隔，且覆盖所述引线颈部。
5.根据权利要求1所述的半导体结构，其特征在于，在所述基底指向所述第一器件的方向上，所述介质层还环绕所述接合垫的侧壁。
6.根据权利要求1所述的半导体结构，其特征在于，所述电磁屏蔽层的材料包括银导电漆、铜导电漆、镍导电漆、银包铜粉和镍包铜粉中的至少一种，且所述电磁阻挡层的材料与所述电磁屏蔽层的材料相同。
7.根据权利要求1所述的半导体结构，其特征在于，所述接合柱、所述引线、所述介质层、所述电磁屏蔽层和所述第一器件围成的区域在所述基底上的正投影为第一投影，所述第二器件在所述基底上的正投影为第二投影，所述第二投影覆盖所述第一投影，且所述导电柱、所述保护层和所述电磁阻挡层在所述基底上的组合正投影为第三投影，所述第三投影位于所述第一投影之外；
半导体结构还包括：密封层，所述密封层覆盖所述第二器件、所述电磁阻挡层和所述导电线。
8.根据权利要求1所述的半导体结构，其特征在于，所述第二器件包括多个芯片堆叠的封装体，且多个所述芯片沿所述基底指向所述第一器件的方向依次堆叠设置。
9.根据权利要求8所述的半导体结构，其特征在于，所述第二器件露出所述焊盘的侧壁，相邻所述第二器件上的所述焊盘之间具有金属层，用于电连接相邻所述第二器件上的所述焊盘，所述焊盘和所述金属层共同构成电连接结构，所述导电线的一端与所述电连接结构顶面接触电连接。
10.一种半导体结构的制作方法，其特征在于，包括：
提供基底，所述基底上具有接合垫，且所述基底暴露出所述接合垫表面；
在所述接合垫远离所述基底的表面形成接合柱；
在所述接合柱的侧壁形成介质层；
至少在所述接合柱顶面、所述介质层顶面和所述介质层远离所述接合柱的侧壁形成电磁屏蔽层，且在所述基底指向第一器件的方向上，所述电磁屏蔽层顶面与所述焊垫顶面之间的高度差不大于焊垫的厚度；
在所述基底上形成第一器件，且所述第一器件远离所述基底的表面具有焊垫，所述第一器件与所述电磁屏蔽层相互间隔；
采用引线连接所述电磁屏蔽层和所述焊垫；
其中，所述基底上还具有与所述接合垫相互间隔的导电垫；在形成所述接合柱和所述介质层时，还形成与所述介质层相互间隔的导电柱和保护层，具体的形成步骤包括：
在所述基底上形成牺牲层，所述牺牲层覆盖所述接合垫和所述导电垫；
图形化所述牺牲层，形成露出所述接合垫和所述导电垫的通孔；
形成填充满所述通孔的所述接合柱和所述导电柱，所述导电柱和所述导电垫接触；
去除部分所述牺牲层，剩余环绕所述接合柱侧壁的所述牺牲层为所述介质层,剩余环绕所述导电柱侧壁的所述牺牲层为所述保护层；
在形成所述第一器件之后，还包括：
在所述第一器件远离所述基底的一侧形成塑封层，所述塑封层包裹所述第一器件、所述接合柱、所述介质层、所述电磁屏蔽层和所述引线；
在所述塑封层远离所述基底的一侧形成第二器件；
采用导电线连接所述电磁屏蔽层 和所述第二器件。
11.根据权利要求10所述的半导体结构的制作方法，其特征在于，在形成所述电磁屏蔽层时，还形成电磁阻挡层，具体的形成步骤包括：
在所述基底、所述接合柱、所述介质层、所述导电柱和所述保护层的表面形成金属层；
去除部分金属层，剩余位于所述接合柱顶面、所述介质层顶面和所述介质层远离所述接合柱的侧壁的金属层为所述电磁屏蔽层，剩余位于所述导电柱顶面、所述保护层顶面和所述保护层远离所述导电柱的侧壁的金属层为所述电磁阻挡层。
CN202110444198.2A 2021-04-23 2021-04-23 半导体结构及其制作方法 Active CN113161323B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110444198.2A CN113161323B (zh) 2021-04-23 2021-04-23 半导体结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110444198.2A CN113161323B (zh) 2021-04-23 2021-04-23 半导体结构及其制作方法

Publications (2)

Publication Number Publication Date
CN113161323A CN113161323A (zh) 2021-07-23
CN113161323B true CN113161323B (zh) 2022-03-22

Family

ID=76870017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110444198.2A Active CN113161323B (zh) 2021-04-23 2021-04-23 半导体结构及其制作方法

Country Status (1)

Country Link
CN (1) CN113161323B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117954410A (zh) * 2022-10-17 2024-04-30 长鑫存储技术有限公司 半导体封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW462122B (en) * 2000-12-18 2001-11-01 United Microelectronics Corp Air gap semiconductor structure and the manufacturing method thereof
KR20030089288A (ko) * 2002-05-17 2003-11-21 삼성전자주식회사 반도체 칩의 범프 및 그의 제조방법과 이를 이용한 ｃｏｇ패키지
TW201419485A (zh) * 2012-11-14 2014-05-16 Taiwan Semiconductor Mfg 半導體晶粒封裝與其形成方法
CN104051383A (zh) * 2013-03-15 2014-09-17 台湾积体电路制造股份有限公司 封装的半导体器件、封装半导体器件的方法以及PoP器件
DE102017127139A1 (de) * 2017-06-30 2019-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung mit einer Abschirmung gegen elektromagnetische Störbeeinflussung
CN111446175A (zh) * 2020-04-07 2020-07-24 华进半导体封装先导技术研发中心有限公司 射频芯片集成封装结构及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7410894B2 (en) * 2005-07-27 2008-08-12 International Business Machines Corporation Post last wiring level inductor using patterned plate process
US20070238222A1 (en) * 2006-03-28 2007-10-11 Harries Richard J Apparatuses and methods to enhance passivation and ILD reliability
US9659805B2 (en) * 2015-04-17 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and methods forming the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW462122B (en) * 2000-12-18 2001-11-01 United Microelectronics Corp Air gap semiconductor structure and the manufacturing method thereof
KR20030089288A (ko) * 2002-05-17 2003-11-21 삼성전자주식회사 반도체 칩의 범프 및 그의 제조방법과 이를 이용한 ｃｏｇ패키지
TW201419485A (zh) * 2012-11-14 2014-05-16 Taiwan Semiconductor Mfg 半導體晶粒封裝與其形成方法
CN104051383A (zh) * 2013-03-15 2014-09-17 台湾积体电路制造股份有限公司 封装的半导体器件、封装半导体器件的方法以及PoP器件
DE102017127139A1 (de) * 2017-06-30 2019-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung mit einer Abschirmung gegen elektromagnetische Störbeeinflussung
CN111446175A (zh) * 2020-04-07 2020-07-24 华进半导体封装先导技术研发中心有限公司 射频芯片集成封装结构及其制备方法

Also Published As

Publication number Publication date
CN113161323A (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
JP5118942B2 (ja) スルーシリコンビアスタックパッケージ及びその製造方法
US8492902B2 (en) Multi-layer TSV insulation and methods of fabricating the same
JP4775007B2 (ja) 半導体装置及びその製造方法
TWI453840B (zh) 半導體元件的製造方法
CN116705737A (zh) 半导体封装
US20040183173A1 (en) Semiconductor device
US20080001296A1 (en) Bond pad structures and semiconductor devices using the same
CN110718528A (zh) 半导体封装件
US20080174020A1 (en) Electronic device having metal pad structure and method of fabricating the same
CN113161323B (zh) 半导体结构及其制作方法
CN116072637A (zh) 半导体封装
CN101494212A (zh) 焊垫结构、包括该焊垫结构的半导体器件及其制造方法
US20230245828A1 (en) Capacitor wire and electronic device including the same
TWI441312B (zh) 具有打線結構之三維立體晶片堆疊封裝結構
CN113161319B (zh) 半导体结构及其制作方法
CN113517255B (zh) 半导体结构及其制作方法
CN101621046B (zh) 使用具有空隙的穿通电极的半导体封装
TWI744825B (zh) 晶片嵌入式基板結構與晶片封裝結構及其製造方法
CN111312665B (zh) 封装结构及其制造方法
US10636760B2 (en) Semiconductor packages
CN214753746U (zh) 一种堆叠半导体器件封装结构
US11694904B2 (en) Substrate structure, and fabrication and packaging methods thereof
CN113851451B (zh) 一种基于可塑性基板的芯片3d堆叠的封装结构及其制造方法
CN113140550A (zh) 一种堆叠半导体器件封装结构及其制备方法
US11769737B2 (en) Semiconductor package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant