CN214753746U - 一种堆叠半导体器件封装结构 - Google Patents
一种堆叠半导体器件封装结构 Download PDFInfo
- Publication number
- CN214753746U CN214753746U CN202121123645.6U CN202121123645U CN214753746U CN 214753746 U CN214753746 U CN 214753746U CN 202121123645 U CN202121123645 U CN 202121123645U CN 214753746 U CN214753746 U CN 214753746U
- Authority
- CN
- China
- Prior art keywords
- substrate
- chip
- semiconductor device
- conductive
- stacked semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 175
- 239000004033 plastic Substances 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims description 65
- 239000010410 layer Substances 0.000 claims description 49
- 239000011241 protective layer Substances 0.000 claims description 20
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 239000003822 epoxy resin Substances 0.000 claims description 9
- 229920000647 polyepoxide Polymers 0.000 claims description 9
- 238000000465 moulding Methods 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 10
- 238000000034 method Methods 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 15
- 238000004021 metal welding Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73259—Bump and HDI connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种堆叠半导体器件封装结构。堆叠半导体器件封装结构包括：基板；层叠设置于基板上的n个芯片，第一个芯片与基板的距离最小，距离基板越近，芯片的尺寸越大；第k个芯片远离基板的表面以及靠近基板的表面均设置有连接部，第k个芯片通过靠近基板表面的连接部连接第k‑1个芯片；其中，2≤k≤n，k和n均为正整数；导电连接体，导电连接体设置基板上，并位于芯片的周围；塑封体，塑封体塑封各芯片和导电连接体，并暴露出导电连接体和第n个芯片远离基板表面的连接部；重布线层，连接暴露出的导电连接体和暴露出的连接部。本实用新型达到了提高堆叠半导体器件封装结构的可靠性的效果。
Description
技术领域
本实用新型实施例涉及半导体技术领域，尤其涉及一种堆叠半导体器件封装结构。
背景技术
随着半导体制造技术的发展，现在大多需要将多个半导体芯片堆叠连接在一起，以实现更多功能。
目前，传统的叠芯方式都是使用金属焊线将芯片焊盘和基板上对应焊盘连接起来。这种连接方式使得焊线在塑封过程中，还可能出现金属焊线偏移，塌陷，断裂等风险。
实用新型内容
本实用新型提供一种堆叠半导体器件封装结构，以实现提高半导体器件的可靠性。
本实用新型实施例提供了一种堆叠半导体器件封装结构，该堆叠半导体器件封装结构包括：
基板；
层叠设置于所述基板上的n个芯片，第一个所述芯片与所述基板的距离最小，距离所述基板越近，所述芯片的尺寸越大；第k个所述芯片远离所述基板的表面以及靠近所述基板的表面均设置有连接部，第k个所述芯片通过靠近所述基板表面的连接部连接第k-1个所述芯片；其中，2≤k≤n，k和n均为正整数；
导电连接体，所述导电连接体设置所述基板上，并位于所述芯片的周围；
塑封体，所述塑封体塑封各所述芯片和所述导电连接体，并暴露出所述导电连接体和第n个所述芯片远离所述基板表面的连接部；
重布线层，连接暴露出的所述导电连接体和暴露出的所述连接部。
可选地，堆叠半导体器件封装结构还包括保护层；
所述保护层设置在暴露出的所述导电连接体和暴露出的所述连接部上；
所述保护层覆盖所述导电连接体和所述芯片。
可选地，第k个所述芯片远离所述基板的表面的连接部与靠近所述基板的表面的连接部连接。
可选地，所述连接部包括锡球。
可选地，所述导电连接体垂直于所述基板与所述芯片连接的表面。
可选地，所述导电连接体的高度大于或等于所述芯片的高度之和。
可选地，所述导电连接体包括金属立柱。
可选地，所述金属立柱包括圆柱形金属立柱或长方体金属立柱；
所述圆柱形金属立柱的直径为1-2mm；
所述长方体金属立柱的底面边长为1-2mm。
可选地，所述塑封体为环氧树脂。
可选地，所述保护层的厚度大于或等于所述重布线层的厚度。
本实用新型通过设置基板，在基板上层叠设置n个芯片，不同芯片的大小可能不同，距离基板越近，芯片的尺寸越大。第一个芯片贴装在基板上，然后第k个芯片靠近基板表面的连接部与第一个芯片远离基板的表面的连接部连接，使得不同的芯片连接在一起。第n个芯片远离基板的表面的连接部暴露在塑封体之外，导电连接体远离基板的表面暴露在塑封体之外，使得重布线层可以将暴露出的导电连接体与暴露出的连接部连接在一起，从而实现了将第n个芯片与基板连接，又由于各个芯片之间通过连接部连接，使得各个芯片均与基板连接在一起，从而不用每个芯片的表面通过金属焊线与基板连接，减少了金属焊线的使用，减小了半导体封装结构的厚度。而且连接第n个芯片与基板的导电连接体是一体的，与现有技术中每设置一个芯片，设置一层连接体相比，更加稳固，可以避免出现偏移、塌陷、断裂等的风险，提高了半导体器件的可靠性。本实用新型解决了半导体器件封装结构中容易出现金属焊线偏移、塌陷、断裂的问题，达到了提高堆叠半导体器件封装结构的可靠性的效果。
附图说明
图1是本实用新型实施例提供的一种堆叠半导体器件封装结构的示意图；
图2是本实用新型实施例提供的另一种堆叠半导体器件封装结构的示意图；
图3是本实用新型实施例提供的一种堆叠半导体器件封装结构的制备方法的流程图；
图4是本实用新型实施例提供的另一种堆叠半导体器件封装结构的制备方法的流程图；
图5是本实用新型实施例提供的另一种堆叠半导体器件封装结构的制备方法的流程图；
图6-图10是本实用新型实施例提供的一种薄膜晶体管的制备方法各步骤对应的剖面图。
具体实施方式
下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。
图1为本实用新型实施例提供的一种堆叠半导体器件封装结构的示意图，参见图1，堆叠半导体器件封装结构包括：基板110；层叠设置于基板110上的 n个芯片120，第一个芯片120与基板110的距离最小，距离基板110越近，芯片120的尺寸越大；第k个芯片120远离基板110的表面以及靠近基板110的表面均设置有连接部121，第k个芯片120通过靠近基板表面的连接部121连接第k-1个芯片120；其中，2≤k≤n，k和n均为正整数；导电连接体130，导电连接体130设置基板110上，并位于芯片120的周围；塑封体140，塑封体140塑封各芯片120和导电连接体130，并暴露出导电连接体130和第n个芯片120远离基板110表面的连接部121；重布线层150，连接暴露出的导电连接体130和暴露出的连接部121。
具体地，基板110例如可以是玻璃基板，也可以是其他基板，这里并不进行限定。基板110具有支撑和固定的作用，为芯片120的封装提供基础。基板 110上层叠设置n个芯片120，不同芯片120的大小可能不同，距离基板110越近，芯片120的尺寸越大，第一个芯片120与基板110的距离最小，所以，第一个芯片120最大，第n个芯片120最小，n的具体取值可以根据实际情况进行确定，这里并不进行限定。图1中只示出了包含两个芯片120的情况，但并不是进行限定。第一个芯片120远离基板110的表面设置有连接部121，第k 个芯片120靠近基板110的表面和远离基板110的表面均设置有连接部121，第一个芯片120例如是贴装在基板110上，然后第k个芯片120靠近基板110 表面的连接部121与第一个芯片120远离基板110的表面的连接部121连接，例如是通过倒装焊接的方式连接，使得不同的芯片120连接在一起。第n个芯片120远离基板110的表面的连接部121暴露在塑封体140之外，导电连接体 130远离基板110的表面暴露在塑封体140之外，使得重布线层150 (Redistribution Layer，RDL)可以将暴露出的导电连接体120与暴露出的连接部121连接在一起，从而实现了将第n个芯片120与基板110连接，又由于各个芯片120之间通过连接部121连接，使得各个芯片120均与基板110连接在一起，从而不用每个芯片120的表面通过金属焊线与基板110连接，减少了金属焊线的使用，减小了半导体器件封装结构的厚度。而且连接第n个芯片120 与基板110的导电连接体130是一体的，与现有技术中每设置一个芯片，设置一层连接体相比，更加稳固，可以避免出现偏移、塌陷、断裂等的风险，提高了堆叠半导体器件封装结构的可靠性。
本实施例的技术方案，通过设置基板，在基板上层叠设置n个芯片，不同芯片的大小可能不同，距离基板越近，芯片的尺寸越大。第一个芯片贴装在基板上，然后第k个芯片靠近基板表面的连接部与第一个芯片远离基板的表面的连接部连接，使得不同的芯片连接在一起。第n个芯片远离基板的表面的连接部暴露在塑封体之外，导电连接体远离基板的表面暴露在塑封体之外，使得重布线层可以将暴露出的导电连接体与暴露出的连接部连接在一起，从而实现了将第n个芯片与基板连接，又由于各个芯片之间通过连接部连接，使得各个芯片均与基板连接在一起，从而不用每个芯片的表面通过金属焊线与基板连接，减少了金属焊线的使用，减小了半导体封装结构的厚度。而且连接第n个芯片与基板的导电连接体是一体的，与现有技术中每设置一个芯片，设置一层连接体相比，更加稳固，可以避免出现偏移、塌陷、断裂等的风险，提高了半导体器件的可靠性。本实施例的技术方案解决了半导体器件封装结构中容易出现金属焊线偏移、塌陷、断裂的问题，达到了提高堆叠半导体器件封装结构的可靠性的效果。
在上述技术方案的基础上，图2是本实用新型实施例提供的另一种堆叠半导体器件封装结构的示意图，可选地，参见图2，堆叠半导体器件封装结构还包括保护层160；保护层160设置在暴露出的导电连接体130和暴露出的连接部121上；保护层160覆盖导电连接体130和芯片120。
具体地，保护层160具有防尘、绝缘、防水的效果，避免导电连接体130 和芯片120受到损伤，达到了保护导电连接体130和芯片120的效果。保护层 160还可以保护重布线层150，避免重布线层150受到损坏，从而保证了导电连接体130和芯片120之间连接的可靠性，达到了提高堆叠半导体器件封装结构的可靠性的效果。
可选地，参见图2，第k个芯片120远离基板110的表面的连接部121与靠近基板110的表面的连接部121连接。
具体地，可以通过硅通孔技术(Through Silicon Via，TSV)将第k个芯片120远离基板110的表面的连接部121与靠近基板110的表面的连接部121 连接起来，由于硅通孔技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，可以有效地实现芯片层叠，制造出结构更复杂、性能更强大、更具成本效率的半导体器件。第k个芯片120远离基板110的表面的连接部121与靠近基板110的表面的连接部121连接，使得所有的芯片120 可以连接在一起，所以只需第n个芯片120通过导电连接体130与基板110连接即可，从而不用每个芯片120的表面通过金属焊线与基板110连接，减少了金属焊线的使用，减小了堆叠半导体器件封装结构的厚度。
可选地，参见图2，连接部121包括锡球。
具体地，连接部121例如可以是锡球，锡球是用来代替IC元件封装结构中的引脚，从而满足电性互连以及机械连接要求的一种连接件。因此，利用连接部121可以有效的连接各个芯片120，也可以连接芯片120与导电连接体130。并且锡球最小直径可为0.14mm，锡球的具体直径可以根据实际需求进行确定，例如根据所需的半导体器件封装结构的厚度来确定，对于厚度要求较薄的半导体器件，可以选择较小直径的锡球，从而使得堆叠半导体器件封装结构的厚度不会过大。
可选地，参见图2，导电连接体130垂直于基板110与芯片120连接的表面。
具体地，导电连接体130垂直于基板110与芯片120连接的表面，从而使得导电连接体130不会轻易坍塌和弯曲，相比于现有技术中的金属弧线，垂直于基板110与芯片120连接的表面的导电连接体130更加可靠，从而提高了堆叠半导体器件封装结构的可靠性。
可选地，参见图2，导电连接体130的高度大于或等于芯片120的高度之和。
具体地，导电连接体130的高度大于或等于所有芯片120的高度之和，从而保证导电连接体130暴露在塑封体140之外的部分可以和第n个芯片120暴露在塑封体140之外的连接部121进行连接。如果导电连接体130的高度小于所有芯片120的高度之和，则不利于重布线层150的形成，不利于导电连接体 130与第n个芯片120的连接部121的连接。
可选地，参见图2，导电连接体130包括金属立柱。
具体地，导电连接体130可以包括金属立柱，金属立柱稳固性好，不会轻易坍塌和弯曲，可靠性强。导电连接体130也可以包括金属焊线，金属焊线的直径约为20um，设置金属焊线的直径较大，可以避免金属焊线倾斜和坍塌，提高半导体器件封装结构的可靠性。导电连接体130也可以是其他导体，这里并不进行限定。
可选地，参见图2，金属立柱包括圆柱形金属立柱或长方体金属立柱；圆柱形金属立柱的直径为1-2mm；长方体金属立柱的底面边长为1-2mm。
具体地，导电连接体130包括金属立柱时，金属立柱例如可以是圆柱形金属立柱，圆柱形金属立柱的直径可以为1-2mm，使得直径较大，可以保证金属立柱不会轻易坍塌；金属立柱也可以是长方体金属立柱，长方体金属立柱的底面边长可以为1-2mm，底面边长较大，可以保证金属立柱不会轻易坍塌，提高了堆叠半导体器件封装结构的可靠性。
可选地，参见图2，塑封体140为环氧树脂。
具体地，环氧树脂可与多种类型的固化剂发生交联反应而形成不溶、不熔的具有三向网状结构的高聚物，其具有优良的绝缘性能、力学性能及化学稳定性等，所以将环氧树脂作为塑封体140可以实现良好的绝缘、防水等性能，从而更好的保护芯片120和导电连接体130，进一步提高了堆叠半导体器件封装结构的可靠性。
可选地，参见图2，保护层160的厚度大于或等于重布线层150的厚度。
具体地，设置保护层160的厚度大于或等于重布线层150的厚度，从而可以保证保护层160可以完全覆盖重布线层150，确保了对重布线层150的保护，避免重布线层150受到损坏，从而保证了导电连接体130和芯片120之间连接的可靠性，达到了提高堆叠半导体器件封装结构的可靠性的效果。
在上述技术方案的基础上，本实施方案通过形成保护层，可以保护导电连接体和芯片，并且保护层的厚度大于或等于重布线层的厚度，确保了对重布线层的保护，避免重布线层受到损坏，从而保证了导电连接体和芯片之间连接的可靠性，达到了提高堆叠半导体器件封装结构的可靠性的效果。而且，导电连接体可以包括金属立柱，金属立柱稳固性好，不会轻易坍塌和弯曲，可靠性强。将环氧树脂作为塑封体可以实现良好的绝缘、防水等性能，从而更好的保护芯片和导电连接体，进一步提高了堆叠半导体器件封装结构的可靠性。
本实施例的技术方案还提供了一种堆叠半导体器件封装结构的制备方法，图3是本实用新型实施例提供的一种堆叠半导体器件封装结构的制备方法的流程图，图6-图10是本实用新型实施例提供的一种薄膜晶体管的制备方法各步骤对应的剖面图，参见图3，堆叠半导体器件封装结构的制备方法包括：
S310、提供基板。
具体地，参见图6，提供基板110，基板110例如可以是玻璃基板，也可以是其他基板，这里并不进行限定。基板110具有支撑和固定的作用，为半导体器件的封装提供基础。
S320、于基板上层叠设置n个芯片，第一个芯片与基板的距离最小，距离基板越近，芯片的尺寸越大；第k个芯片远离基板的表面以及靠近基板的表面均设置有连接部，第k个芯片通过靠近基板表面的连接部连接第k-1个芯片；其中，2≤k≤n，k和n均为正整数。
具体地，参见图7，于基板110上层叠设置n个芯片120，不同芯片120的大小可能不同，距离基板110越近，芯片120的尺寸越大，第一个芯片120与基板110的距离最小，所以，第一个芯片120最大，第n个芯片120最小，n 的具体取值可以根据实际情况进行确定，这里并不进行限定。图1中只示出了包含两个芯片120的情况，但并不是进行限定。第一个芯片120远离基板110 的表面设置有连接部121，第k个芯片120靠近基板110的表面和远离基板110的表面均设置有连接部121，第一个芯片120例如是贴装在基板110上，然后第k个芯片120靠近基板110表面的连接部121与第一个芯片120远离基板110 的表面的连接部121连接，使得不同的芯片120连接在一起。
可选地，连接部121包括锡球。
具体地，连接部121例如可以是锡球，锡球是用来代替IC元件封装结构中的引脚，从而满足电性互连以及机械连接要求的一种连接件。因此，利用连接部121可以有效的连接各个芯片120，也可以连接芯片120与导电连接体130。并且锡球最小直径可为0.14mm，锡球的具体直径可以根据实际需求进行确定，例如根据所需的半导体器件封装结构的厚度来确定，对于厚度要求较薄的半导体器件，可以选择较小直径的锡球，从而使得堆叠半导体器件封装结构的厚度不会过大。
S330、在基板上设置导电连接体，并且导电连接体位于芯片的周围。
具体地，参见图8，在基板110上设置导电连接体130，导电连接体130位于芯片120的周围。可选地，导电连接体130垂直于基板110与芯片120连接的表面。从而使得导电连接体130不会轻易坍塌和弯曲，相比于现有技术中的金属弧线，垂直于基板110与芯片120连接的表面的导电连接体130更加可靠，从而提高了堆叠半导体器件封装结构的可靠性。
可选地，导电连接体130包括金属立柱。
具体地，导电连接体130可以包括金属立柱，金属立柱稳固性好，不会轻易坍塌和弯曲，可靠性强。导电连接体130也可以包括金属焊线，金属焊线的直径约为20um，设置金属焊线的直径较大，可以避免金属焊线倾斜和坍塌，提高半导体器件封装结构的可靠性。导电连接体130也可以是其他导体，这里并不进行限定。
可选地，金属立柱包括圆柱形金属立柱或长方体金属立柱；圆柱形金属立柱的直径为1-2mm；长方体金属立柱的底面边长为1-2mm。
具体地，导电连接体130包括金属立柱时，金属立柱例如可以是圆柱形金属立柱，圆柱形金属立柱的直径可以为1-2mm，使得直径较大，可以保证金属立柱不会轻易坍塌；金属立柱也可以是长方体金属立柱，长方体金属立柱的底面边长可以为1-2mm，底面边长较大，可以保证金属立柱不会轻易坍塌，提高了堆叠半导体器件封装结构的可靠性。
可选地，导电连接体130的高度大于或等于芯片120的高度之和。
具体地，导电连接体130的高度大于或等于所有芯片120的高度之和，从而保证导电连接体130暴露在塑封体140之外的部分可以和第n个芯片120暴露在塑封体140之外的连接部121进行连接。如果导电连接体130的高度小于所有芯片120的高度之和，则不利于重布线层150的形成，不利于导电连接体 130与第n个芯片120的连接部121的连接。
S340、在基板上形成塑封体，塑封体塑封各芯片和导电连接体，并暴露出导电连接体和第n个芯片远离基板表面的连接部。
具体地，参见图10，在基板上形成塑封体140，塑封体140塑封各芯片120 和导电连接体130，并暴露出导电连接体130和第n个芯片120远离基板110 表面的连接部121。可选地，参见图9，为了保证塑封完全，可以先形成完全覆盖各芯片120和导电连接体130的塑封体140。参见图10，再经过研磨，暴露出导电连接体130和第n个芯片120远离基板110表面的连接部121，注意研磨时不要磨损芯片120。
可选地，塑封体140为环氧树脂。
具体地，环氧树脂可与多种类型的固化剂发生交联反应而形成不溶、不熔的具有三向网状结构的高聚物，其具有优良的绝缘性能、力学性能及化学稳定性等，所以将环氧树脂作为塑封体140可以实现良好的绝缘、防水等性能，从而更好的保护芯片120和导电连接体130，进一步提高了堆叠半导体器件封装结构的可靠性。
S350、在暴露出的导电连接体和暴露出的连接部上形成重布线层，重布线层连接暴露出的导电连接体和暴露出的连接部。
具体地，参见图1，在暴露出的导电连接体130和暴露出的连接部121上形成重布线层150(Redistribution Layer，RDL)，重布线层150可以将暴露出的导电连接体120与暴露出的连接部121连接在一起，从而实现了将第n个芯片120与基板110连接，又由于各个芯片120之间通过连接部121连接，使得各个芯片120均与基板110连接在一起，从而不用每个芯片120的表面通过金属焊线与基板110连接，减少了金属焊线的使用，减小了半导体器件封装结构的厚度。
在上述实施方案的基础上，图4是本实用新型实施例提供的另一种堆叠半导体器件封装结构的制备方法的流程图，图6-图10是本实用新型实施例提供的一种薄膜晶体管的制备方法各步骤对应的剖面图，可选地，参见图4，堆叠半导体器件封装结构的制备方法包括：
S410、提供基板。
参见图6，提供基板110。
S420、于基板上层叠设置n个芯片，第一个芯片与基板的距离最小，距离基板越近，芯片的尺寸越大；第k个芯片远离基板的表面以及靠近基板的表面均设置有连接部，第k个芯片通过靠近基板表面的连接部连接第k-1个芯片；其中，2≤k≤n，k和n均为正整数。
参见图7，于基板110上层叠设置n个芯片120，第一个芯片120与基板 110的距离最小，距离基板110越近，芯片120的尺寸越大；第k个芯片120 靠近基板110的表面和远离基板110的表面均设置有连接部121。
S430、在基板上设置导电连接体，并且导电连接体位于芯片的周围。
参见图8，在基板110上设置导电连接体130，导电连接体130位于芯片120的周围。
S440、在基板上形成塑封体，塑封体塑封各芯片和导电连接体，并暴露出导电连接体和第n个芯片远离基板表面的连接部。
参见图10，在基板上形成塑封体140，塑封体140塑封各芯片120和导电连接体130，并暴露出导电连接体130和第n个芯片120远离基板110表面的连接部121。
S450、在暴露出的导电连接体和暴露出的连接部上形成重布线层，重布线层连接暴露出的导电连接体和暴露出的连接部。
参见图1，在暴露出的导电连接体130和暴露出的连接部121上形成重布线层150。
S460、在暴露出的导电连接体和暴露出的连接部上形成保护层；其中，保护层覆盖导电连接体和芯片。
具体地，参见图2，在暴露出的导电连接体130和暴露出的连接部121上形成保护层160。保护层160具有防尘、绝缘、防水的效果，避免导电连接体 130和芯片120受到损伤，达到了保护导电连接体130和芯片120的效果。保护层160还可以保护重布线层150，避免重布线层150受到损坏，从而保证了导电连接体130和芯片120之间连接的可靠性，达到了提高堆叠半导体器件封装结构的可靠性的效果。
可选地，参见图2，保护层160的厚度大于或等于重布线层150的厚度。
具体地，设置保护层160的厚度大于或等于重布线层150的厚度，从而可以保证保护层160可以完全覆盖重布线层150，确保了对重布线层150的保护，避免重布线层150受到损坏，从而保证了导电连接体130和芯片120之间连接的可靠性，达到了提高堆叠半导体器件封装结构的可靠性的效果。
在上述实施方案的基础上，图5是本实用新型实施例提供的另一种堆叠半导体器件封装结构的制备方法的流程图，图6-图10是本实用新型实施例提供的一种薄膜晶体管的制备方法各步骤对应的剖面图，可选地，参见图5，堆叠半导体器件封装结构的制备方法包括：
S510、提供基板。
参见图6，提供基板110。
S520、将第k个芯片远离基板的表面的连接部与靠近基板的表面的连接部通过硅通孔技术连接。
具体地，可以通过硅通孔技术(Through Silicon Via，TSV)将第k个芯片120远离基板110的表面的连接部121与靠近基板110的表面的连接部121 连接起来，由于硅通孔技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，可以有效地实现芯片层叠，制造出结构更复杂、性能更强大、更具成本效率的半导体器件。第k个芯片120远离基板110的表面的连接部121与靠近基板110的表面的连接部121连接，使得所有的芯片120 可以连接在一起，所以只需第n个芯片120通过导电连接体130与基板110连接即可，从而不用每个芯片120的表面通过金属焊线与基板110连接，减少了金属焊线的使用，减小了半导体器件封装结构的厚度。
S530、于基板上层叠设置n个芯片，第一个芯片与基板的距离最小，距离基板越近，芯片的尺寸越大；第k个芯片远离基板的表面以及靠近基板的表面均设置有连接部，第k个芯片通过靠近基板表面的连接部连接第k-1个芯片；其中，2≤k≤n，k和n均为正整数。
参见图7，于基板110上层叠设置n个芯片120，第一个芯片120与基板 110的距离最小，距离基板110越近，芯片120的尺寸越大；第k个芯片120 靠近基板110的表面和远离基板110的表面均设置有连接部121。
S540、在基板上设置导电连接体，并且导电连接体位于芯片的周围。
参见图8，在基板110上设置导电连接体130，导电连接体130位于芯片 120的周围。
S550、在基板上形成塑封体，塑封体塑封各芯片和导电连接体，并暴露出导电连接体和第n个芯片远离基板表面的连接部。
参见图10，在基板上形成塑封体140，塑封体140塑封各芯片120和导电连接体130，并暴露出导电连接体130和第n个芯片120远离基板110表面的连接部121。
S560、在暴露出的导电连接体和暴露出的连接部上形成重布线层，重布线层连接暴露出的导电连接体和暴露出的连接部。
参见图1，在暴露出的导电连接体130和暴露出的连接部121上形成重布线层150。
S570、在暴露出的导电连接体和暴露出的连接部上形成保护层；其中，保护层覆盖导电连接体和芯片。
参见图2，在暴露出的导电连接体130和暴露出的连接部121上形成保护层160。
注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。
Claims (10)
1.一种堆叠半导体器件封装结构，其特征在于，包括：
基板；
层叠设置于所述基板上的n个芯片，第一个所述芯片与所述基板的距离最小，距离所述基板越近，所述芯片的尺寸越大；第k个所述芯片远离所述基板的表面以及靠近所述基板的表面均设置有连接部，第k个所述芯片通过靠近所述基板表面的连接部连接第k-1个所述芯片；其中，2≤k≤n，k和n均为正整数；
导电连接体，所述导电连接体设置所述基板上，并位于所述芯片的周围；
塑封体，所述塑封体塑封各所述芯片和所述导电连接体，并暴露出所述导电连接体和第n个所述芯片远离所述基板表面的连接部；
重布线层，连接暴露出的所述导电连接体和暴露出的所述连接部。
2.根据权利要求1所述的堆叠半导体器件封装结构，其特征在于，还包括保护层；
所述保护层设置在暴露出的所述导电连接体和暴露出的所述连接部上；
所述保护层覆盖所述导电连接体和所述芯片。
3.根据权利要求1所述的堆叠半导体器件封装结构，其特征在于，第k个所述芯片远离所述基板的表面的连接部与靠近所述基板的表面的连接部连接。
4.根据权利要求1所述的堆叠半导体器件封装结构，其特征在于，所述连接部包括锡球。
5.根据权利要求1所述的堆叠半导体器件封装结构，其特征在于，所述导电连接体垂直于所述基板与所述芯片连接的表面。
6.根据权利要求1所述的堆叠半导体器件封装结构，其特征在于，所述导电连接体的高度大于或等于所述芯片的高度之和。
7.根据权利要求1所述的堆叠半导体器件封装结构，其特征在于，所述导电连接体包括金属立柱。
8.根据权利要求7所述的堆叠半导体器件封装结构，其特征在于，所述金属立柱包括圆柱形金属立柱或长方体金属立柱；
所述圆柱形金属立柱的直径为1-2mm；
所述长方体金属立柱的底面边长为1-2mm。
9.根据权利要求1所述的堆叠半导体器件封装结构，其特征在于，所述塑封体为环氧树脂。
10.根据权利要求2所述的堆叠半导体器件封装结构，其特征在于，所述保护层的厚度大于或等于所述重布线层的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202121123645.6U CN214753746U (zh) | 2021-05-24 | 2021-05-24 | 一种堆叠半导体器件封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202121123645.6U CN214753746U (zh) | 2021-05-24 | 2021-05-24 | 一种堆叠半导体器件封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN214753746U true CN214753746U (zh) | 2021-11-16 |
Family
ID=78624266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202121123645.6U Active CN214753746U (zh) | 2021-05-24 | 2021-05-24 | 一种堆叠半导体器件封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN214753746U (zh) |
-
2021
- 2021-05-24 CN CN202121123645.6U patent/CN214753746U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11469208B2 (en) | Method of manufacturing semiconductor package structure | |
| KR102145765B1 (ko) | 패키지 구조체 및 그 제조 방법 | |
| US6492726B1 (en) | Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection | |
| KR100871382B1 (ko) | 관통 실리콘 비아 스택 패키지 및 그의 제조 방법 | |
| US20180114781A1 (en) | Package structure and manufacturing method thereof | |
| KR20180130043A (ko) | 칩 스택들을 가지는 반도체 패키지 | |
| US20170221859A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN111613612A (zh) | 包括嵌入式表面贴装器件的半导体封装件及其形成方法 | |
| TW200847307A (en) | Semiconductor device and fabricating method thereof | |
| CN104752367A (zh) | 晶圆级封装结构及其形成方法 | |
| CN111033732A (zh) | 使用导线接合的混合式添加结构的可堆叠存储器裸片 | |
| US20200343163A1 (en) | Semiconductor device with through-mold via | |
| TW201123404A (en) | A module for use in a multi package assembly and a method of making the module and the multi package assembly | |
| CN111052366A (zh) | 具有保护机制的半导体装置及其相关系统、装置及方法 | |
| CN214753746U (zh) | 一种堆叠半导体器件封装结构 | |
| CN103681587A (zh) | 应力降低装置 | |
| CN209804651U (zh) | 半导体封装结构 | |
| CN113161323B (zh) | 半导体结构及其制作方法 | |
| CN116072637A (zh) | 半导体封装 | |
| CN113140550A (zh) | 一种堆叠半导体器件封装结构及其制备方法 | |
| CN101621046B (zh) | 使用具有空隙的穿通电极的半导体封装 | |
| CN113517255B (zh) | 半导体结构及其制作方法 | |
| CN101807559A (zh) | 堆栈式多封装构造装置、半导体封装构造及其制造方法 | |
| CN113161319B (zh) | 半导体结构及其制作方法 | |
| CN113851451B (zh) | 一种基于可塑性基板的芯片3d堆叠的封装结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of utility model: A stacked semiconductor device packaging structure Effective date of registration: 20220802 Granted publication date: 20211116 Pledgee: Huarong Bank of Xiangjiang Limited by Share Ltd. Zhuzhou Taishan branch Pledgor: Hunan Yuemo Advanced Semiconductor Co.,Ltd. Registration number: Y2022980011851 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20231127 Granted publication date: 20211116 Pledgee: Huarong Bank of Xiangjiang Limited by Share Ltd. Zhuzhou Taishan branch Pledgor: Hunan Yuemo Advanced Semiconductor Co.,Ltd. Registration number: Y2022980011851 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right |