CN101807559A - 堆栈式多封装构造装置、半导体封装构造及其制造方法 - Google Patents

堆栈式多封装构造装置、半导体封装构造及其制造方法 Download PDF

Info

Publication number
CN101807559A
CN101807559A CN200910006762A CN200910006762A CN101807559A CN 101807559 A CN101807559 A CN 101807559A CN 200910006762 A CN200910006762 A CN 200910006762A CN 200910006762 A CN200910006762 A CN 200910006762A CN 101807559 A CN101807559 A CN 101807559A
Authority
CN
China
Prior art keywords
packaging structure
substrate
semiconductor packaging
described semiconductor
electrical contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910006762A
Other languages
English (en)
Inventor
朱吉植
翁承谊
廖振凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN200910006762A priority Critical patent/CN101807559A/zh
Publication of CN101807559A publication Critical patent/CN101807559A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

一种半导体封装构造包含一基板、一芯片、一封胶化合物。该基板包含数个电性接点，位于该基板的上表面。该芯片固定且电性连接于该基板的上表面。该封胶化合物包覆该基板及芯片，并裸露出该基板的下表面，其中该封胶化合物包含数个开口，每一开口包围且裸露出每一电性接点。

Description

堆栈式多封装构造装置、半导体封装构造及其制造方法
技术领域
本发明有关于一种堆栈式多封装构造装置，更特别有关于一种堆栈式多封装构造装置的下封装构造，其封胶化合物具有开口，可包围且裸露出基板的电性接点。
背景技术
目前，堆栈式多封装构造(Package on Package；POP)装置主要是指将一半导体封装构造配置于另一半导体封装构造上，其基本目的是要增加密度以在每单位空间中产生更大的功能性，以及更好的区域性效能，因此可降低整个堆栈式多封装构造装置的总面积，同时也降低其成本。
参考图1，美国专利第7,101,731号，标题为“具有倒置封装构造堆栈在覆晶球格阵列封装构造的半导体多封装构造模块(Semiconductor multi-package module having inverted second package stacked over die-up flip-chip ball grid array(BGA)package)”，其现有技术揭示一种堆栈式多封装构造装置50的结构，亦即两个堆栈的多封装构造模块(Multi-Package Module；MPM)，并经由焊球28相互电性连接。在该堆栈式多封装构造装置50中，第一封装构造为“上”封装构造20，且第二封装构造为“下”封装构造10。该上封装构造20堆栈在该下封装构造10上。
然而，已知堆栈式多封装构造装置50的下封装构造10的下封胶化合物17并未具有任何开口，其包围且裸露出该下封装构造10的上表面的该接垫11或该焊球28。因此，已知堆栈式多封装构造装置50无法降低焊接后的焊料溢出风险(solder extrusion risk)，进而无法降低线路间短路的可能性。
参考图2，目前已发展另一种已知堆栈式多封装构造装置150的结构。该堆栈式多封装构造装置150包含一上封装构造120与一下封装构造110。另一种已知堆栈式多封装构造装置150大体上类似于图1的已知堆栈式多封装构造装置50，类似组件标示类似的标号。两者的不同处是在于该堆栈式多封装构造装置装置150的上封装构造120包含数个焊球128，配置该基板122的下表面的接垫上，以电性连接于该下封装构造110的芯片114的接垫115。该接垫115和绝缘层119两者可称为线路层，须经由一种重新分配层(Redistribution Layer；RDL)的微影蚀刻工艺而形成。由于该上封装构造120的焊球128插入该下封装构造110中，且该焊球128电性连接于该接垫115，因此该堆栈式多封装构造装置150中的该上封装构造120及该下封装构造110的相互连接将可达成。
然而，已知堆栈式多封装构造装置150的下封装构造110的下封胶化合物117亦未具有任何开口，其包围且裸露出该接垫115或该焊球128。因此，已知堆栈式多封装构造装置150无法降低焊接后的焊料溢出风险(solder extrusion risk)，进而无法降低线路间短路的可能性。
因此，便有需要提供一种堆栈式多封装构造装置，能够解决前述的问题。
发明内容
本发明提供一种堆栈式多封装构造装置，包含一下封装构造及一上封装构造。该第一芯片固定且电性连接于该第一基板的上表面。该第一封胶化合物包覆该第一基板及第一芯片，并裸露出该第一基板的下表面，其中该第一封胶化合物包含数个开口，每一开口包围且裸露出每一电性接点。该上封装构造堆栈在该下封装构造上，并包含一第二基板、一第二芯片及一第二封胶化合物。该第二基板具有一上表面及一下表面，该下表面相对于该上表面，且该第二基板的下表面电性连接于该第一基板的该些电性接点。该第二芯片固定且电性连接于该第二基板的上表面。该第二封胶化合物包覆该第二基板及第二芯片，并裸露出该第二基板的下表面。
根据本发明的堆栈式多封装构造装置，该下封装构造的封胶化合物具有开口，其包围且裸露出该下封装构造的基板的电性接点，用以降低焊接后的焊料溢出风险(solder extrusion risk)，进而降低线路间短路的可能性。再者，由于该开口包围该基板的电性接点，因此可定位该基板的电性接点的预焊剂或焊球，进而避免焊接后该上下封装构造之间的封装构造偏移(package offset)。
为了让本发明的上述和其它目的、特征、和优点能更明显，下文将配合附图，作详细说明如下。
附图说明
图1为现有技术的一堆栈式多封装构造装置的剖面示意图。
图2为现有技术的另一种堆栈式多封装构造装置的剖面示意图。
图3为本发明的第一实施例的堆栈式多封装构造装置的剖面示意图。
图4为本发明的另一实施例的堆栈式多封装构造装置的剖面示意图。
图5至9为本发明的该第一实施例的堆栈式多封装构造装置的下封装构造的制造方法的剖面示意图。
图10为本发明的第二实施例的堆栈式多封装构造装置的剖面示意图。
图11为本发明的另一实施例的堆栈式多封装构造装置的剖面示意图。
图12至16为本发明的该第二实施例的堆栈式多封装构造装置的下封装构造的制造方法的剖面示意图。
图17为本发明的一替代实施例的堆栈式多封装构造装置的下封装构造的制造方法的剖面示意图。
图18为本发明的另一替代实施例的堆栈式多封装构造装置的下封装构造的制造方法的剖面示意图。
主要组件符号说明：
10封装构造     11接垫
17封胶化合物
20封装构造     22基板
28焊球         50多封装构造装置
110封装构造
112基板        113黏胶
114芯片        115接垫
116焊线        117封胶化合物
118焊球        119绝缘层
120封装构造    122基板
123黏胶                  124芯片
125接垫
126焊线                  127封胶化合物
128焊球                  150多封装构造装置
200多封装构造装置        210封装构造
212基板                  213黏胶
214芯片                  216焊线
217封胶化合物            218电性接点
218a  接垫               218b焊球
220封装构造              222基板
223黏胶                  224芯片
226焊线                  227封胶化合物
228电性接点              228a接垫
228b焊球                 230中介基板
231焊线                  232黏胶
234电性接点
234a接垫                 234b预焊剂
236上表面                238下表面
242上表面                244下表面
246上表面                248下表面
252芯片                  256开口
300多封装构造装置        310封装构造
312基板                  313黏胶
314芯片                  316焊线
317封胶化合物            318电性接点
318a接垫                 318b焊球
320封装构造              322基板
323黏胶                  324芯片
326焊线                  327封胶化合物
328电性接点                328a接垫
328b焊球                   334电性接点
334a接垫                   334b预焊剂
342上表面                  344下表面
346上表面                  348下表面
352芯片                    356开口
356’开口
H1高度H2高度
具体实施方式
参考图3，其显示本发明的第一实施例的堆栈式多封装构造装置(Package On Package；POP)200。该堆栈式多封装构造装置200包含一下封装构造210一上封装构造220。
该下封装构造210包含一第一芯片214，其固定且电性连接于一第一基板212的上表面242。该第一基板212具有上金属层及下金属层，其可被图案化以提供适当的电路，并经由镀通孔相互电性连接。一中介基板(interposer)230可经由诸如黏胶232而固定于该第一芯片214上，并电性连接于该第一基板212的上表面242。该中介基板230可为一电路板或一基板。该中介基板230具有一上表面236及一下表面238，该下表面238相对于该上表面236并面向该第一芯片214。该中介基板230包含数个电性接点234，其位于该中介基板230的上表面236。在本实施例中，该电性接点234包含一接垫234a及一预焊剂(pre-solder)234b，该预焊剂234b配置于该接垫234a上；或者，在一替代实施例中，该电性接点234包含一接垫234a及一焊球(solder ball)(图未示)，该焊球配置于该接垫234a上。数个条焊线231用以将该中介基板230电性连接于该第一基板212的上表面242。一第一封胶化合物(molding compound)217包覆该第一基板212、第一芯片214、中介基板230及该些焊线231，并裸露出该第一基板212的下表面244。再者，该第一封胶化合物217包含数个开256，每一开口256包围且裸露出每一电性接点234。该开口256的剖面为锥形，诸如上宽下窄的方锥状或圆锥状；或者，该开口256的深度不小于该电性接点234的高度，藉此使该开口256具有较大的容积可容纳焊接后的焊料(solder)，诸如回焊后的预焊剂或焊球。此外，根据一优选实施例，该开口的口径小于或等于两相邻的该电性接点的间距。此外，根据一优选实施例，该开口的深度至少为该电性接点的二分之一高度。
该上封装构造220堆栈在该下封装构造210上。该上封装构造220包含一第二芯片224，其固定且电性连接于一第二基板222的上表面246。该第二基板的下表面248电性连接于该中介基板230的该些电性接点234。该上封装构造220的第二基板222亦具有上金属层及下金属层，其可被图案化以提供适当的电路，并经由镀通孔相互电性连接。一第二封胶化合物227包覆该第二基板222及第二芯片224，并裸露出该第二基板222的下表面248。
在本实施例中，根据该下封装构造210及该上封装构造220，该第一及第二芯片214、224分别经由黏胶213、223，诸如环氧树脂而固定于该第一及第二基板212、222的上表面242、246，且该第一及第二芯片214、224可分别经由数个条焊线216、226而打线接合于该第一及第二基板212、222的上表面242、246，以建立电性连接。该些焊线216、226亦分别由该第一封胶化合物217及第二下封胶化合物227所包覆。或者，在一替代实施例中，该第一及第二芯片214、224亦可分别经由数个凸决(图未示)而覆晶接合于该第一及第二基板212、222的上表面242、246。
数个电性接点228(诸如焊球228b与接垫228a的组合)固定于该第二基板222的下表面248，用以电性连接于该下封装构造210的该中介基板230的该些电性接点234。因此，该堆栈式多封装构造装置200中的该上封装构造220及该下封装构造210的相互连接将可达成。数个电性接点218(诸如焊球218b与接垫218a的组合)固定于该第一基板212的下表面244，用以电性连接于一外部电路板(图未示)。
参考图4，在另一实施例中，一第三芯片252可经由打线或覆晶接合工艺而固定且电性连接于该第一基板212的下表面244，用以提供更多功能。
根据本发明的该实施例的堆栈式多封装构造装置，该下封装构造的封胶化合物具有开口，其包围且裸露出该下封装构造之中介基板的电性接点，用以降低焊接后的焊料溢出风险(solder extrusion risk)，进而降低线路间短路的可能性。再者，由于该开口包围该中介基板的电性接点，因此可定位该中介基板的电性接点的预焊剂或焊球，进而避免焊接后该上下封装构造之间的封装构造偏移(package offset)。
参考图5至9，其显示本发明的该第一实施例的堆栈式多封装构造装置200的下封装构造(亦即半导体封装构造)210制造方法。参考图5，首先提供一基板212，其具有一上表面242及一下表面244，该下表面244相对于该上表面242。在本实施例中，可经由一黏胶213及数个条焊线216，将一芯片214固定且电性连接于该基板212的上表面242。参考图6，将一中介基板230固定于该芯片214上，并电性连接于该基板212，其中该中介基板230具有一上表面236及一下表面238，该下表面238相对于该上表面236并面向该芯片214。该中介基板230包含数个电性接点234，其位于该中介基板230的上表面236。在本实施例中，该电性接点234包含一接垫234a及一预焊剂234b，该预焊剂234b配置于该接垫234a上。然后，提供数个条焊线231，用以将该中介基板230电性连接于该基板212的上表面242。参考图7，模造一封胶化合物217，用以包覆该基板212、芯片214、中介基板230及焊线231，并裸露出该基板212的下表面244。参考图8，经由诸如一激光钻孔工艺，将该封胶化合物217形成有数个开口256，用以裸露出该中介基板230的该些电性接点234。参考图9，最后将数个焊球218b固定于该基板212的下表面248的接垫218a，如此以形成本发明的下封装构造210。
参考图10，其显示本发明的第二实施例的堆栈式多封装构造装置(POP)300。该堆栈式多封装构造装置300包含一下封装构造310一上封装构造320。
该下封装构造310包含一第一芯片314，其固定且电性连接于一第一基板312的上表面342。该第一基板312具有上金属层及下金属层，其可被图案化以提供适当的电路，并经由镀通孔相互电性连接。该第一基板312包含数个电性接点334，其位于该第一基板312的上表面342。在本实施例中，该电性接点334包含一接垫334a及一预焊剂(pre-solder)334b，该预焊剂334b配置于该接垫334a上；或者，在一替代实施例中，该电性接点234包含一接垫334a及一焊球(图未示)，该焊球配置于该接垫334a上。一第一封胶化合物317包覆该第一基板312及第一芯片314，并裸露出该第一基板312的下表面344。再者，该第一封胶化合物317包含数个开口356，每一开口356包围且裸露出每一电性接点334。该开口356的剖面为锥形，诸如上宽下窄的方锥状或圆锥状；或者，该开口356的深度不小于该电性接点334的高度，藉此该开口356具有较大的容积可容纳焊接后的焊料(solder)，诸如回焊后的预焊剂或焊球。此外，根据一优选实施例，该开口的口径小于或等于两相邻的该电性接点的间距。此外，根据一优选实施例，该开口的深度至少为该电性接点的二分之一高度。
该上封装构造320堆栈在该下封装构造310上。该上封装构造320包含一第二芯片324，其固定且电性连接于一第二基板322的上表面346。该第二基板的下表面348电性连接于该第一基板312的该些电性接点334。该上封装构造320的第二基板322亦具有上金属层及下金属层，其可被图案化以提供适当的电路，并经由镀通孔相互电性连接。一第二封胶化合物327包覆该第二基板322及第二芯片324，并裸露出该第二基板322的下表面348。
在本实施例中，根据该下封装构造310及该上封装构造320，该第一及第二芯片314、324分别经由黏胶313、323，诸如环氧树脂而固定于该第一及第二基板312、322的上表面342、346，且该第一及第二芯片314、324可分别经由数个条焊线316、326而打线接合于该第一及第二基板312、322的上表面342、346，以建立电性连接。该些焊线316、326亦分别由该第一封胶化合物317及第二封胶化合物327所包覆。或者，在一替代实施例中，该第一及第二芯片314、324亦可分别经由数个凸块(图未示)而覆晶接合于该第一及第二基板212、222的上表面342、346。
数个电性接点328(诸如焊球328b与接垫328a的组合)固定于该第二基板322的下表面348，用以电性连接于该下封装构造310的该第一基板312的该些电性接点334。因此，该堆栈式多封装构造装置300中的该上封装构造320及该下封装构造310的相互连接将可达成。数个电性接点318(诸如焊球318b与接垫318a的组合)固定于该第一基板312的下表面344，用以电性连接于一外部电路板(图未示)。
参考图11，在另一实施例中，一第三芯片352可经由打线或覆晶接合工艺而固定且电性连接于该第一基板312的下表面344，用以提供更多功能。
根据本发明的该实施例的堆栈式多封装构造装置，该下封装构造的封胶化合物具有开口，其包围且裸露出该下封装构造的基板的电性接点，用以降低焊接后的焊料溢出风险(solder extrusion risk)，进而降低线路间短路的可能性。再者，由于该开口包围该基板的电性接点，因此可定位该基板的电性接点的预焊剂或焊球，进而避免焊接后该上下封装构造之间的封装构造偏移(package offset)。
参考图12至16，其显示本发明的该第二实施例的堆栈式多封装构造装置300的下封装构造(亦即半导体封装构造)310制造方法。参考图12，首先提供一基板312，其具有一上表面342及一下表面344，该下表面344相对于该上表面342。该基板312包含数个电性接点334，其位于该基板312的上表面342。该基板312包含数个电性接点334，其位于该基板312的上表面342。在本实施例中，该电性接点334包含一接垫334a及一预焊剂334b，该预焊剂334b配置于该接垫334a上。可经由打线接合工艺，将一芯片314固定且电性连接于该基板312的上表面342。参考图13，经由一正常模具(非特制模具)模造一封胶化合物317，用以包覆该基板312及芯片314，并裸露出该基板312的下表面344。参考图14，经由诸如一激光减厚工艺，将位在该些电性接点334上的该封胶化合物317的厚度由H1减少为H2。换言之，利用激减厚工艺，将该封胶化合物317形成有梯形斜角的外形。参考图15，经由诸如一激光钻孔工艺，将该封胶化合物317形成有数个开口356，用以裸露出该基板312的该些电性接点334。换言之，利用激光钻孔工艺，将该开口356形成有上宽下窄的锥状或圆锥状。由于该封胶化合物317的厚度已由H1减少为H2，因此该封胶化合物317较容易裸露该基板312的该些电性接点334，进而该些电性接点334容易与该些电性接点328电性连接(如图10所示)。参考图16，最后将数个焊球318b固定于该基板312的下表面348的接垫318a，如此以形成本发明的下封装构造310。
在一替代实施例中，该封胶化合物317包覆该基板312及芯片314，并裸露出该基板312的下表面344，如图13所示。参考图17，先经由诸如激光钻孔工艺，将该封胶化合物317形成有数个开口356’，用以裸露出该基板312的该些电性接点334。然后，经由诸如一激光减厚工艺，将位在该些电性接点334上的该封胶化合物317的厚度由H1减少为H2，如图15所示。最后，将数个焊球318b固定于该基板312的下表面348的接垫318a，如此以形成本发明的下封装构造310，如图16所示。
在另一替代实施例中，直接经由诸如激光钻孔工艺，将该封胶化合物317形成有数个开口356’，用以裸露出该基板312的该些电性接点334，如图17所示。由于该封胶化合物317的厚度并未减少，因此该些开口356’具有较大的深度，进而具有较大的容积可容纳焊接后的焊料(solder)。参考图18，最后将数个焊球318b固定于该基板312的下表面348的接垫318a，如此以形成本发明的下封装构造310。
虽然本发明已以前述实施例揭示，然其并非用以限定本发明，任何本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与修改。因此本发明的保护范围当视后附的权利要求书所界定者为准。

Claims (35)

1.一种半导体封装构造，包含：
一基板，具有一上表面及一下表面，该下表面相对于该上表面；
一芯片，固定且电性连接于该基板的上表面；
一中介基板，固定于该芯片上，并电性连接于该基板的上表面，其中该中介基板具有一上表面及一下表面，该下表面相对于该上表面并面向该芯片，该中介基板包含数个电性接点，其位于该中介基板的上表面；以及
一封胶化合物，包覆该基板、中介基板及芯片，并裸露出该基板的下表面，其中该封胶化合物包含数个开口，每一开口包围且裸露出每一电性接点。
2.依权利要求1所述的半导体封装构造，其中该开口的深度至少为该电性接点的二分之一高度。
3.依权利要求1所述的半导体封装构造，其中该开口的深度不小于该电性接点的高度。
4.依权利要求1所述的半导体封装构造，其中该电性接点包含一接垫及一预焊剂，该预焊剂配置于该接垫上。
5.依权利要求1所述的半导体封装构造，其中该电性接点包含一接垫及一焊球，该焊球配置于该接垫上。
6.依权利要求1所述的半导体封装构造，其中该开口的口径小于或等于两相邻的该电性接点的间距。
7.依权利要求1所述的半导体封装构造，另包含：
另一半导体封装结构，配置于该封胶化合物上，并电性连接于该些电性接点。
8.依权利要求1所述的半导体封装构造，另包含：
另一芯片，固定且电性连接于该基板的下表面。
9.一种半导体封装构造制造方法，包含下列步骤：
提供一基板，其具有一上表面及一下表面，该下表面相对于该上表面；
将一芯片固定且电性连接于该基板的上表面；
将一中介基板固定于该芯片上，并电性连接于该基板的上表面，其中该中介基板具有一上表面及一下表面，该下表面相对于该上表面并面向该芯片，该中介基板包含数个电性接点，其位于该中介基板的上表面；
将一封胶化合物包覆该基板、中介基板及芯片，裸露出该基板的下表面；以及
将该封胶化合物形成有数个开口，其中每一开口包围且裸露出每一电性接点。
10.依权利要求9所述的半导体封装构造制造方法，其中经由一激光钻孔工艺将该封胶化合物形成有数个开口。
11.依权利要求9所述的半导体封装构造制造方法，其中该开口的深度至少为该电性接点的二分之一高度。
12.依权利要求9所述的半导体封装构造制造方法，其中该开口的深度不小于该电性接点的高度。
13.依权利要求1所述的半导体封装构造，其中该开口的口径小于或等于两相邻的该电性接点的间距。
14.依权利要求9所述的半导体封装构造制造方法，其中该电性接点包含一接垫及一预焊剂，该预焊剂配置于该接垫上。
15.依权利要求9所述的半导体封装构造制造方法，其中该电性接点包含一接垫及一焊球，该焊球配置于该接垫上。
16.依权利要求9所述的半导体封装构造制造方法，另包含：
配置另一半导体封装结构于该封胶化合物上，并电性连接于该些电性接点。
17.一种半导体封装构造，包含：
一基板，具有一上表面及一下表面，并包含数个电性接点，其中该下表面相对于该上表面，且该些电性接点位于该上表面；
一芯片，固定且电性连接于该基板的上表面；以及
一封胶化合物，包覆该基板及芯片，并裸露出该基板的下表面，其中该封胶化合物包含数个开口，每一开口包围且裸露出每一电性接点。
18.依权利要求17所述的半导体封装构造，其中该开口的深度至少为该电性接点的二分之一高度。
19.依权利要求17所述的半导体封装构造，其中该开口的深度不小于该电性接点的高度。
20.依权利要求17所述的半导体封装构造，其中该电性接点包含一接垫及一预焊剂，该预焊剂配置于该接垫上。
21.依权利要求17所述的半导体封装构造，其中该电性接点包含一接垫及一焊球，该焊球配置于该接垫上。
22.依权利要求17所述的半导体封装构造，其中该开口的口径小于或等于两相邻的该电性接点的间距。
23.依权利要求17所述的半导体封装构造，另包含：
另一半导体封装结构，配置于该封胶化合物上，并电性连接于该些电性接点。
24.依权利要求17所述的半导体封装构造，另包含：
另一芯片，固定且电性连接于该基板的下表面。
25.一种半导体封装构造制造方法，包含下列步骤：
提供一基板，其具有一上表面及一下表面，并包含数个电性接点，其中该下表面相对于该上表面，且该些电性接点位于该上表面；
将一芯片固定且电性连接于该基板的上表面；
将一封胶化合物包覆该基板及芯片，裸露出该基板的下表面；以及
将该封胶化合物形成有数个开口，其中每一开口包围且裸露出每一电性接点。
26.依权利要求25所述的半导体封装构造制造方法，其中经由一激光钻孔工艺将该封胶化合物形成有该些开口。
27.依权利要求26所述的半导体封装构造制造方法，其中该开口的深度至少为该电性接点的二分之一高度。
28.依权利要求25所述的半导体封装构造制造方法，其中该开口的深度不小于该电性接点的高度。
29.依权利要求25所述的半导体封装构造制造方法，其中该电性接点包含一接垫及一预焊剂，该预焊剂配置于该接垫上。
30.依权利要求25所述的半导体封装构造制造方法，其中该电性接点包含一接垫及一焊球，该焊球配置于该接垫上。
31.依权利要求26所述的半导体封装构造制造方法，其中该开口的口径小于或等于两相邻的该电性接点的间距。
32.依权利要求26所述的半导体封装构造制造方法，另包含：
配置另一半导体封装结构于该封胶化合物上，并电性连接于该些电性接点。
33.依权利要求25所述的半导体封装构造制造方法，其中在该封胶化合物的包覆步骤后，且在该些开口的形成步骤前，该半导体封装构造制造方法另包含下列步骤：
将位在该些电性接点上的该封胶化合物的厚度减少。
34.依权利要求25所述的半导体封装构造制造方法，其中在该些开口的形成步骤后，该半导体封装构造制造方法另包含下列步骤：
将位在该些电性接点上的该封胶化合物的厚度减少。
35.依权利要求33或34所述的半导体封装构造制造方法，其中经由一激光减厚工艺将位在该些电性接点上的该封胶化合物的厚度减少。
CN200910006762A 2009-02-17 2009-02-17 堆栈式多封装构造装置、半导体封装构造及其制造方法 Pending CN101807559A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910006762A CN101807559A (zh) 2009-02-17 2009-02-17 堆栈式多封装构造装置、半导体封装构造及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910006762A CN101807559A (zh) 2009-02-17 2009-02-17 堆栈式多封装构造装置、半导体封装构造及其制造方法

Publications (1)

Publication Number Publication Date
CN101807559A true CN101807559A (zh) 2010-08-18

Family

ID=42609281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910006762A Pending CN101807559A (zh) 2009-02-17 2009-02-17 堆栈式多封装构造装置、半导体封装构造及其制造方法

Country Status (1)

Country Link
CN (1) CN101807559A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157453A (zh) * 2011-01-17 2011-08-17 日月光半导体制造股份有限公司 堆栈式封装结构及其制造方法
CN103325745A (zh) * 2012-03-23 2013-09-25 株式会社东芝 半导体装置
US8643167B2 (en) 2011-01-06 2014-02-04 Advanced Semiconductor Engineering, Inc. Semiconductor package with through silicon vias and method for making the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8643167B2 (en) 2011-01-06 2014-02-04 Advanced Semiconductor Engineering, Inc. Semiconductor package with through silicon vias and method for making the same
CN102157453A (zh) * 2011-01-17 2011-08-17 日月光半导体制造股份有限公司 堆栈式封装结构及其制造方法
CN102157453B (zh) * 2011-01-17 2013-08-28 日月光半导体制造股份有限公司 堆栈式封装结构及其制造方法
CN103325745A (zh) * 2012-03-23 2013-09-25 株式会社东芝 半导体装置
CN103325745B (zh) * 2012-03-23 2016-03-16 株式会社东芝 半导体装置

Similar Documents

Publication Publication Date Title
US8143710B2 (en) Wafer-level chip-on-chip package, package on package, and methods of manufacturing the same
TWI499024B (zh) 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US7242081B1 (en) Stacked package structure
US8110910B2 (en) Stack package
US7795139B2 (en) Method for manufacturing semiconductor package
US8343803B2 (en) Lightweight and compact through-silicon via stack package with excellent electrical connections and method for manufacturing the same
US7838334B2 (en) Package-on-package device, semiconductor package and method for manufacturing the same
US7888785B2 (en) Semiconductor package embedded in substrate, system including the same and associated methods
US7790504B2 (en) Integrated circuit package system
CN102376668A (zh) 覆晶封装结构以及半导体芯片
TW201729291A (zh) 半導體封裝件及其製造方法
JP5358089B2 (ja) 半導体装置
KR101046253B1 (ko) Ｔｓｖ를 이용한 적층 칩 반도체 패키지
CN101807559A (zh) 堆栈式多封装构造装置、半导体封装构造及其制造方法
US10515883B2 (en) 3D system-level packaging methods and structures
KR20070040869A (ko) 돌기 및 홈이 형성된 금속 부재를 이용한 적층 패키지
US6812567B2 (en) Semiconductor package and package stack made thereof
KR101407564B1 (ko) 실장기판 및 전자장치
KR101111424B1 (ko) 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지
KR100772103B1 (ko) 적층형 패키지 및 그 제조 방법
KR20110004120A (ko) 반도체 패키지 및 그 제조방법
KR20090096181A (ko) 스택 패키지
CN100539102C (zh) 电路板嵌埋有半导体芯片的电性连接结构
CN113851451B (zh) 一种基于可塑性基板的芯片3d堆叠的封装结构及其制造方法
KR101363992B1 (ko) 적층 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100818