CN102157453B - 堆栈式封装结构及其制造方法 - Google Patents

堆栈式封装结构及其制造方法 Download PDF

Info

Publication number
CN102157453B
CN102157453B CN2011100266459A CN201110026645A CN102157453B CN 102157453 B CN102157453 B CN 102157453B CN 2011100266459 A CN2011100266459 A CN 2011100266459A CN 201110026645 A CN201110026645 A CN 201110026645A CN 102157453 B CN102157453 B CN 102157453B
Authority
CN
China
Prior art keywords
crystal grain
wafer
substrate
protective layer
several
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011100266459A
Other languages
English (en)
Other versions
CN102157453A (zh
Inventor
洪嘉临
陈仁川
张惠珊
杨国宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2011100266459A priority Critical patent/CN102157453B/zh
Publication of CN102157453A publication Critical patent/CN102157453A/zh
Application granted granted Critical
Publication of CN102157453B publication Critical patent/CN102157453B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

本发明关于一种堆栈式封装结构及其制造方法，该方法包括以下步骤：覆晶接合数个第一晶粒至一晶圆；进行回焊；形成一第一保护层于这些第一晶粒及该晶圆之间；薄化该晶圆；切割该晶圆以形成数个复合晶粒；形成一第二保护层于一基板；将这些复合晶粒接合至该基板；切割该基板，以形成数个堆栈式封装结构。藉此，可节省时间，而且不会有翘曲的情况发生。

Description

堆栈式封装结构及其制造方法
技术领域
本发明关于一种封装结构及其制造方法，详言之，关于一种堆栈式封装结构及其制造方法。
背景技术
堆栈式封装结构将二颗晶粒(下晶粒及上晶粒)堆栈在一基板上以形成的三维封装结构，其中位于下方的下晶粒会具有数个连通柱(Through Silicon Via，TSV)结构，这些连通柱会突出于该下晶粒的一表面，而且该下晶粒另一表面会具有数个凸块结构。已知制造方法先将薄化过后的下晶粒直接以热压工艺与基板接着，接着再将上晶粒以相同方法堆栈于该下晶粒上。因此，该制造方法会遭遇以下问题。
首先，薄化过后的下晶粒在搬运及运送是一项挑战。其次，该基板的翘曲在该下晶粒堆栈过程中，会造成电性量测上的良率降低、凸块结构接着失败等问题。接着，以热压作为晶粒接着的技术而言，产出的速度较低。
因此，有必要提供一种堆栈式封装结构及其制造方法，以解决上述问题。
发明内容
本发明提供一种堆栈式封装结构的制造方法，其包括以下步骤：(a)提供一晶圆，该晶圆具有一第一表面及一第二表面；(b)提供数个第一晶粒，每一该第一晶粒包括一第一晶粒本体、数个连通柱(Conductive Vias)及数个凸块，该第一晶粒本体包括一第一表面及一第二表面，这些连通柱突出于该第二表面，这些凸块邻接于该第一表面且电性连接这些连通柱；(c)覆晶接合这些第一晶粒至该晶圆的第一表面，其中这些连通柱电性连接至该晶圆的第一表面；(d)将这些第一晶粒及该晶圆进行回焊(Reflow)；(e)形成一第一保护层于这些第一晶粒及该晶圆的第一表面之间以保护这些连通柱；(f)于步骤(d)之后，从该晶圆的第二表面薄化该晶圆；(g)切割该晶圆以形成数个复合晶粒(Combo Die)；(h)提供一基板，该基板具有一第一表面及一第二表面；(i)形成一第二保护层于该基板的第一表面；(j)将这些复合晶粒接合至该基板的第一表面上，其中这些凸块位于该第二保护层内；及(k)切割该基板，以形成数个堆栈式封装结构。
在本发明中，在步骤(d)中该晶圆及其上的这些第一晶粒同时进行回焊，因此可节省时间，而且该晶圆及这些第一晶粒的材质相同，而不会有翘曲的情况发生。此外，该晶圆在回焊后才薄化，因此其在搬运及运送过程中容易夹持。
本发明另提供由上述方法所制得的堆栈式封装结构，其包括一基板、一第一晶粒、一第二保护层、一第二晶粒及一第一保护层。该基板具有一第一表面及一第二表面。该第一晶粒接合于该基板，该第一晶粒包括一第一晶粒本体、数个连通柱及数个凸块，该第一晶粒本体包括一第一表面及一第二表面，这些连通柱突出于该第二表面，这些凸块邻接于该第一表面且电性连接这些连通柱，且这些凸块电性连接该基板的第一表面。该第二保护层位于该基板的第一表面及该第一晶粒本体的第一表面之间，以保护这些凸块。该第二晶粒具有一第一表面及一第二表面，该第二晶粒利用回焊工艺而与该第一晶粒的这些连通柱接合。该第一保护层位于该第一晶粒本体的第二表面及该第二晶粒的第一表面之间，以保护这些连通柱。
附图说明
图1至11显示本发明堆栈式封装结构的制造方法的一实施例的示意图；
图12至22显示本发明堆栈式封装结构的制造方法的另一实施例的示意图；及
图23至29显示本发明堆栈式封装结构的制造方法的另一实施例的示意图。
具体实施方式
参考图1至11，显示本发明堆栈式封装结构的制造方法的一实施例的示意图。参考图1，提供一晶圆1，该晶圆1具有一第一表面101及一第二表面102。在本实施例中，该晶圆1为一整片材质相同的硅晶圆，其具有数个条切割线103，这些切割线103定义出数个第二晶粒10。亦即，该晶圆1沿着这些切割线103被切割后即直接形成这些第二晶粒10。较佳地，该晶圆1更具有数个第二焊垫104及数个预焊料(Presolder)105，这些第二焊垫104位于该晶圆1的第一表面101，且这些预焊料105位于这些第二焊垫104上。在本实施例中，这些第二晶粒10为内存晶粒(MemoryDice)。
参考图2，提供数个第一晶粒12。每一该第一晶粒12包括一第一晶粒本体14、数个连通柱(Conductive Vias)16及数个凸块18。该第一晶粒本体14包括一第一表面141及一第二表面142。这些连通柱16突出于该第二表面142，且其数目及位置对应这些第二焊垫104。这些凸块18邻接于该第一表面141且电性连接这些连通柱16。在本实施例中，这些凸块18为铜柱(Copper Pillar)及焊料(Solder)的堆栈结构。在其它实施例中，这些凸块18可仅为铜柱亦或是焊料。
较佳地，这些第一晶粒12为处理器晶粒(Processor Die)。每一该第一晶粒12更包括一钝化层(Passivation Layer)22、一重布层(Redistribution，RDL)24、一表面处理层(Surface Finish Layer)(图中未示)及数个第一焊垫20。该钝化层22位于该第二表面142，其材质例如苯环丁烯(Benzocyclobutene，BCB)、聚酰亚胺(polyimide，PI)等高分子材料；亦或是无机绝缘层，如：二氧化硅(SiO2)。该重布层24位于该第一表面141。这些第一焊垫20位于该重布层24上，且这些凸块18位于这些第一焊垫20上。该表面处理层位于这些连通柱16突出的一端161。
接着，以覆晶接合方式将这些第一晶粒12接合至该晶圆1的第一表面101，其中这些连通柱16电性连接至该晶圆1的第一表面101。在本实施例中，这些连通柱16突出的一端161接触这些预焊料105而电性连接至该晶圆1的这些第二焊垫104。
接着，将该晶圆1及其上的这些第一晶粒12一起放进一回焊炉中，使这些第一晶粒12及该晶圆1进行回焊(Reflow)。在本实施例中，由于未进行热压，因此这些连通柱16突出的一端161未接触到这些第二焊垫104。而且这些预焊料105的外型变形量比已知热压工艺来得小。
参考图3，形成一第一保护层26于这些第一晶粒12及该晶圆1的第一表面101之间以保护这些连通柱16。在本实施例中，该第一保护层26为一底胶(Underfill)，较佳为毛细底胶(Capillary Underfill，CUF)，其黏度约为100Pa.s，以毛细现象充满这些连通柱16之间。
参考图4，将该晶圆1的第一表面101及其上的这些第一晶粒12黏附至一背磨胶带(BSG Tape)28，且显露该晶圆1的第二表面102。参考图5，利用一研磨机31研磨该晶圆1的第二表面102以薄化该晶圆1，使得该晶圆1的厚度从图1的约760μm降至约50μm。之后，移除该背磨胶带28。
参考图6，将该晶圆1的第二表面102黏附至一切割胶带(DC Tape)29，且显露该晶圆1的第一表面101及其上的这些第一晶粒12。参考图7，沿着这些切割线103切割该晶圆1以形成数个复合晶粒(Combo Die)30。每一复合晶粒30包括一第一晶粒12及一第二晶粒10，其中该第一晶粒12的宽度小于该第二晶粒10的宽度。
参考图8，提供一基板32，例如一有机基板(Organic Substrate)。该基板32具有一第一表面321及一第二表面322。较佳地，该基板32更包含数个基板焊垫323，位于该基板32的第一表面321。接着，形成一第二保护层34于该基板32的第一表面321。在本实施例中，该第一保护层26与该第二保护层34不同。该第二保护层34为一非导电胶(Non Conductive Paste，NCP)，且其黏度约为200Pa.s。亦即，该第二保护层34的黏度大于该第一保护层26的黏度，且该第二保护层34固化时间比该第一保护层26短。在本实施例中，该第二保护层34可为一高分子胶材，例如是环氧树脂胶(EpoxyPaste)或是压克力胶(Acrylic Paste)；在其它实施例中，该第二保护层34亦可为一非导电高分子膜(Non Conductive Film，NCF)。
参考图9，将这些复合晶粒30接合至该基板32的第一表面321上。在本实施例中，以热压合(Thermal Compression Bonding，TCB)方式将复合晶粒30接合至基板32。接合后，这些凸块18电性连接至该基板32的第一表面321，且位于该第二保护层34内。在本实施例中，这些凸块18接触且电性连接至该基板焊垫323上。
参考图10，形成数个外焊球36于该基板32的第二表面322。参考图11，切割该基板32，以形成数个堆栈式封装结构4。
在本发明中，该晶圆1及其上的这些第一晶粒12同时进行回焊，因此可节省时间，而且该晶圆1及这些第一晶粒12的材质相同，而不会有翘曲的情况发生。此外，该晶圆1在回焊后才薄化，因此其在搬运及运送过程中容易夹持。
参考图11，显示本发明堆栈式封装结构的一实施例的示意图。该堆栈式封装结构4包括一基板32、一第一晶粒12、一第二保护层34、一第二晶粒10及一第一保护层26。
该基板32具有一第一表面321及一第二表面322。该第一晶粒12接合于该基板32。该第一晶粒12包括一第一晶粒本体14、数个连通柱16及数个凸块18。该第一晶粒本体14包括一第一表面141及一第二表面142，这些连通柱16贯穿该第一晶粒本体14，且突出于该第二表面142。这些凸块18邻接于该第一表面141且电性连接这些连通柱16。这些凸块18接触且电性连接该基板32的第一表面321。在本实施例中，这些凸块18为铜柱及焊料的堆栈结构。在其它实施例中，这些凸块18可仅为铜柱亦或是焊料。较佳地，该基板32更包含数个基板焊垫323，位于该第一表面321上，其中，这些凸块18接触且电性连接至该基板焊垫323上。
较佳地，该第一晶粒12更包括一钝化层22、一重布层24、一表面处理层(图中未示)及数个第一焊垫20。该钝化层22位于该第二表面142，其材质例如苯环丁烯、聚酰亚胺等高分子材料；亦或是无机绝缘层，如：二氧化硅。该重布层24位于该第一表面141。这些第一焊垫20位于该重布层24上，且这些凸块18位于这些第一焊垫20上。该表面处理层位于这些连通柱16突出的一端161。
该第二保护层34位于该基板32的第一表面321及该第一晶粒本体14的第一表面141之间，以保护这些凸块18。
第二晶粒10具有一第一表面101及一第二表面102。该第二晶粒10利用回焊工艺而与该第一晶粒12的这些连通柱16接合。在本实施例中，该第二晶粒10更包括数个第二焊垫104，这些第二焊垫104邻接于该第二晶粒10的第一表面101，且这些第二焊垫104电性连接这些连通柱16。该第一晶粒12的宽度小于该第二晶粒10的宽度。
该第一保护层26位于该第一晶粒本体14的第二表面142及该第二晶粒10的第一表面101之间，以保护这些连通柱16。在本实施例中，该第一保护层26与该第二保护层34不同。该第一保护层26为一底胶。该第二保护层34为一非导电胶。该第二保护层34的黏度大于该第一保护层26的黏度。
较佳地，该堆栈式封装结构4更包括数个外焊球36，位于该基板32的第二表面322。
参考图12至22，显示本发明堆栈式封装结构的制造方法的另一实施例的示意图。参考图12，提供一晶圆5，该晶圆5具有一第一表面501、一第二表面502及数个条切割线503。在本实施例中，该晶圆5包括数个第二晶粒50及一绝缘层51，这些第二晶粒50为切割后的晶粒，且重新排列后的这些第二晶粒50彼此间隔而未接触。该绝缘层51位于这些第二晶粒50间之间隔内，且这些切割线503经过该绝缘层51。较佳地，该晶圆5更具有数个第二焊垫504及数个预焊料505，这些第二焊垫504位于该晶圆5的第二晶粒50的第一表面501，且这些预焊料505位于这些第二焊垫504上。
参考图13，提供数个第一晶粒52。本实施例的这些第一晶粒52与图2的第一晶粒12大致相同，其不同处仅在于这些连通柱16的数目及位置。
接着，以覆晶接合方式将这些第一晶粒52接合至该晶圆5的第一表面501，其中这些连通柱16电性连接至该晶圆5的第一表面501。在本实施例中，这些连通柱16突出的一端161接触这些预焊料505而电性连接至该晶圆5的这些第二焊垫504。
接着，将该晶圆5及其上的这些第一晶粒52一起放进一回焊炉中，使这些第一晶粒52及该晶圆5进行回焊。在本实施例中，由于未进行热压，因此这些连通柱16突出的一端161未接触到这些第二焊垫504。而且这些预焊料505的外型变形量比已知热压工艺来得小。
参考图14，形成一第一保护层26于这些第一晶粒52及该晶圆5的第一表面501之间以保护这些连通柱16。本实施例的该第一保护层26与图3的第一保护层26相同。参考图15，将该晶圆5的第一表面501及其上的这些第一晶粒52黏附至一背磨胶带28，且显露该晶圆5的第二表面502。
参考图16，利用研磨机31研磨该晶圆5的第二表面502以薄化该晶圆5。参考图17，将该晶圆5的第二表面502黏附至一切割胶带29，且显露该晶圆5的第一表面501及其上的这些第一晶粒52。
参考图18，沿着这些切割线503切割该晶圆5以形成数个复合晶粒70。每一复合晶粒70包括一第一晶粒52、一第二晶粒50及一绝缘层51。该第一晶粒52的宽度大于该第二晶粒50的宽度。该绝缘层51位于该第二晶粒50的外围。
参考图19，提供一基板32。该基板32具有一第一表面321及一第二表面322。较佳地，该基板32更包含数个基板焊垫323，位于该基板32的第一表面321。接着，形成一第二保护层34于该基板32的第一表面321。本实施例的该基板32及该第二保护层34与图8的基板32及该第二保护层34相同。
参考图20，将这些复合晶粒70接合至该基板32的第一表面321上。参考图21，形成数个外焊球36于该基板32的第二表面322。参考图22，切割该基板32，以形成数个堆栈式封装结构8。
参考图22，显示本发明堆栈式封装结构的另一实施例的示意图。本实施例的堆栈式封装结构8与图11的堆栈式封装结构4大致相同，其中相同的组件赋予相同的编号。
该堆栈式封装结构8包括一基板32、一第一晶粒52、一第二保护层34、一第二晶粒50、一绝缘层51及一第一保护层26。
该基板32具有一第一表面321及一第二表面322。该第一晶粒52接合于该基板32。该第一晶粒52包括一第一晶粒本体14、数个连通柱16、数个凸块18、一钝化层22、一重布层24、一表面处理层(图中未示)及数个第一焊垫20。较佳地，该基板32更包含数个基板焊垫323，位于该第一表面321上，其中，这些凸块18接触且电性连接至该基板焊垫323上。
该第二保护层34位于该基板32的第一表面321及该第一晶粒本体14的第一表面141之间，以保护这些凸块18。
第二晶粒50具有一第一表面501及一第二表面502。该第二晶粒50利用回焊工艺而与该第一晶粒52的这些连通柱16接合。在本实施例中，该第二晶粒50更包括数个第二焊垫504，这些第二焊垫504邻接于该第二晶粒50的第一表面501，且这些第二焊垫504电性连接这些连通柱16。该第一晶粒52的宽度大于该第二晶粒50的宽度。
该第一保护层26位于该第一晶粒本体14的第二表面142及该第二晶粒50的第一表面501之间，以保护这些连通柱16。
较佳地，该堆栈式封装结构8更包括数个外焊球36，位于该基板32的第二表面322。
参考图23至29，显示本发明堆栈式封装结构的制造方法的另一实施例的示意图。本实施例的制造方法之前半段(即该复合晶粒30的制造方法)与图1至图7的制造方法相同，因此不再赘述。
参考图23，提供一基板32。该基板32具有一第一表面321、一第二表面322及数个基板焊垫323。接着，形成数个内焊球33于该基板32的第一表面321。参考图24，形成一第二保护层34于该基板32的第一表面321，其中该第二保护层34形成于这些内焊球33之间。
参考图25，将这些复合晶粒30接合至该基板32的第一表面321上。接合后，这些凸块18接电性连接至该些基板焊垫323，且位于该第二保护层34内。而且该第二晶粒50未延伸至这些内焊球33正上方。参考图26，形成一封胶材料35于该基板32的第一表面321以包覆这些复合晶粒30及这些内焊球33。
参考图27，利用激光形成数个开口351于该封胶材料35以显露这些内焊球33。参考图28，形成数个外焊球36于该基板32的第二表面322。参考图29，切割该基板32，以形成数个堆栈式封装结构9。
参考图29，显示本发明堆栈式封装结构的另一实施例的示意图。本实施例的堆栈式封装结构9与图11的堆栈式封装结构4大致相同，其中相同的组件赋予相同的编号。本实施例的堆栈式封装结构9与图11的堆栈式封装结构4的不同处在于，该堆栈式封装结构9更包括数个内焊球33及一封胶材料35。这些内焊球33位于该基板32的第一表面321且位于该第二保护层34之外。该封胶材料35位于该基板32的第一表面321以包覆该第一晶粒12及该第二晶粒10，且该封胶材料35具有数个开口351以显露这些内焊球33。
惟上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，习于此技术的人士对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如权利要求书所列。

Claims (12)

1.一种堆栈式封装结构的制造方法，包括：
(a)提供一晶圆，该晶圆具有一第一表面及一第二表面；
(b)提供数个第一晶粒，每一该第一晶粒包括一第一晶粒本体、数个连通柱及数个凸块，该第一晶粒本体包括一第一表面及一第二表面，这些连通柱突出于该第二表面，这些凸块邻接于该第一表面且电性连接这些连通柱；
(c)覆晶接合这些第一晶粒至该晶圆的第一表面，其中这些连通柱电性连接至该晶圆的第一表面；
(d)将这些第一晶粒及该晶圆进行回焊；
(e)形成一第一保护层于这些第一晶粒及该晶圆的第一表面之间以保护这些连通柱；
(f)于步骤(d)之后，从该晶圆的第二表面薄化该晶圆；
(g)切割该晶圆以形成数个复合晶粒；
(h)提供一基板，该基板具有一第一表面及一第二表面；
(i)形成一第二保护层于该基板的第一表面；
(j)将这些复合晶粒接合至该基板的第一表面上，其中这些凸块位于该第二保护层内；及
(k)切割该基板，以形成数个堆栈式封装结构。
2.如权利要求1的方法，其中该步骤(a)中，该晶圆为一整片材质相同的晶圆，其具有数个条切割线，这些切割线定义出数个第二晶粒，步骤(b)中，这些第一晶粒的宽度小于这些第二晶粒的宽度，且该步骤(g)中，每一复合晶粒包括一第一晶粒及一第二晶粒。
3.如权利要求1的方法，其中该步骤(a)中，该晶圆包括数个第二晶粒及一绝缘层，这些第二晶粒彼此间隔，该绝缘层位于这些第二晶粒间之间隔内，步骤(b)中，这些第一晶粒的宽度大于这些第二晶粒的宽度，且该步骤(g)中，每一复合晶粒包括一第一晶粒、一第二晶粒及部份绝缘层。
4.如权利要求1的方法，其中该步骤(e)的第一保护层与该步骤(i)的第二保护层不同。
5.如权利要求1的方法，其中该步骤(h)之后更包括一形成数个内焊球于该基板的第一表面的步骤，且该步骤(i)的第二保护层形成于这些内焊球之间。
6.如权利要求5的方法，其中该步骤(j)之后更包括：
(j1)形成一封胶材料于该基板的第一表面以包覆这些复合晶粒；及
(j2)形成数个开口于该封胶材料以显露这些内焊球。
7.一种堆栈式封装结构，包括：
一基板，具有一第一表面及一第二表面；
一第一晶粒，接合于该基板，该第一晶粒包括一第一晶粒本体、数个连通柱及数个凸块，该第一晶粒本体包括一第一表面及一第二表面，这些连通柱突出于该第二表面，这些凸块邻接于该第一表面且电性连接这些连通柱，且这些凸块电性连接该基板的第一表面；
一第二保护层，位于该基板的第一表面及该第一晶粒本体的第一表面之间，以保护这些凸块；
一第二晶粒，具有一第一表面及一第二表面，该第二晶粒利用回焊工艺而与该第一晶粒的这些连通柱接合；及
一第一保护层，位于该第一晶粒本体的第二表面及该第二晶粒的第一表面之间，以保护这些连通柱。
8.如权利要求7的堆栈式封装结构，其中这些连通柱突出的一端具有一表面处理层。
9.如权利要求7的堆栈式封装结构，其中该第一晶粒更包括一钝化层及一重布层，该钝化层位于该第一晶粒本体的第二表面，且该重布层位于该第一晶粒本体的第一表面。
10.如权利要求7的堆栈式封装结构，其中该第一晶粒的宽度小于该第二晶粒的宽度。
11.如权利要求7的堆栈式封装结构，其中该第一晶粒的宽度大于该第二晶粒的宽度。
12.如权利要求7的堆栈式封装结构，其中该第一保护层为一底胶，该第二保护层为一非导电胶，该第二保护层的黏度大于该第一保护层的黏度。
CN2011100266459A 2011-01-17 2011-01-17 堆栈式封装结构及其制造方法 Active CN102157453B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011100266459A CN102157453B (zh) 2011-01-17 2011-01-17 堆栈式封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011100266459A CN102157453B (zh) 2011-01-17 2011-01-17 堆栈式封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN102157453A CN102157453A (zh) 2011-08-17
CN102157453B true CN102157453B (zh) 2013-08-28

Family

ID=44438838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100266459A Active CN102157453B (zh) 2011-01-17 2011-01-17 堆栈式封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102157453B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720477B (zh) * 2016-02-29 2018-08-10 中国科学院半导体研究所 应用于异面电极激光器芯片的封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266967A (zh) * 2008-05-04 2008-09-17 日月光半导体制造股份有限公司 堆叠式芯片封装结构及其制作方法
CN101281875A (zh) * 2008-05-26 2008-10-08 日月光半导体制造股份有限公司 晶粒自动对位、以及堆栈式封装结构及其制造方法
CN101281900A (zh) * 2007-04-04 2008-10-08 日月光半导体制造股份有限公司 具有防球垫污染结构的系统化构装及其制造方法
CN101350322A (zh) * 2007-05-04 2009-01-21 台湾积体电路制造股份有限公司 形成集成电路结构的方法
CN101436554A (zh) * 2007-11-15 2009-05-20 南茂科技股份有限公司 晶粒重新配置的封装结构中使用对准标志的制作方法
CN101807559A (zh) * 2009-02-17 2010-08-18 日月光半导体制造股份有限公司 堆栈式多封装构造装置、半导体封装构造及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100109169A1 (en) * 2008-04-29 2010-05-06 United Test And Assembly Center Ltd Semiconductor package and method of making the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281900A (zh) * 2007-04-04 2008-10-08 日月光半导体制造股份有限公司 具有防球垫污染结构的系统化构装及其制造方法
CN101350322A (zh) * 2007-05-04 2009-01-21 台湾积体电路制造股份有限公司 形成集成电路结构的方法
CN101436554A (zh) * 2007-11-15 2009-05-20 南茂科技股份有限公司 晶粒重新配置的封装结构中使用对准标志的制作方法
CN101266967A (zh) * 2008-05-04 2008-09-17 日月光半导体制造股份有限公司 堆叠式芯片封装结构及其制作方法
CN101281875A (zh) * 2008-05-26 2008-10-08 日月光半导体制造股份有限公司 晶粒自动对位、以及堆栈式封装结构及其制造方法
CN101807559A (zh) * 2009-02-17 2010-08-18 日月光半导体制造股份有限公司 堆栈式多封装构造装置、半导体封装构造及其制造方法

Also Published As

Publication number Publication date
CN102157453A (zh) 2011-08-17

Similar Documents

Publication Publication Date Title
KR102616760B1 (ko) 반도체 패키지 및 그 제조 방법
US9418977B2 (en) Package-on-package semiconductor device
US10115650B2 (en) Die-on-interposer assembly with dam structure and method of manufacturing the same
US9312149B2 (en) Method for forming chip-on-wafer assembly
TWI694548B (zh) 半導體裝置之製造方法
TWI587472B (zh) 覆晶晶圓級封裝及其方法
TWI643307B (zh) 電子封裝件及其製法
US8298863B2 (en) TCE compensation for package substrates for reduced die warpage assembly
US9312240B2 (en) Semiconductor packages and methods of packaging semiconductor devices
US20170229364A1 (en) Fabrication method of semiconductor package
TWI525770B (zh) 堆疊式晶圓雙倍資料率封裝
US20130062760A1 (en) Packaging Methods and Structures Using a Die Attach Film
TWI445155B (zh) 堆疊式封裝結構及其製造方法
US20150214207A1 (en) Chip stack, semiconductor devices having the same, and manufacturing methods for chip stack
US20100261313A1 (en) Semiconductor package and method of packaging semiconductor devices
TWI429055B (zh) 堆疊式封裝結構及其製造方法
US20170186678A1 (en) Fan-out chip package and its fabricating method
CN103295926B (zh) 一种基于tsv芯片的互连封装方法
TW201633412A (zh) 半導體裝置及其製造方法
CN102157453B (zh) 堆栈式封装结构及其制造方法
US8889486B2 (en) Methods and apparatus for package on package structures
CN115939117A (zh) 封装结构、封装结构的制备方法和电子设备
TWI387068B (zh) 凹穴晶片封裝結構及使用凹穴晶片封裝結構之層疊封裝結構
CN102054787B (zh) 堆栈式封装结构及其制造方法
TWI394229B (zh) 晶粒總成之製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant