CN101436554A - 晶粒重新配置的封装结构中使用对准标志的制作方法 - Google Patents

晶粒重新配置的封装结构中使用对准标志的制作方法 Download PDF

Info

Publication number
CN101436554A
CN101436554A CNA2007101887012A CN200710188701A CN101436554A CN 101436554 A CN101436554 A CN 101436554A CN A2007101887012 A CNA2007101887012 A CN A2007101887012A CN 200710188701 A CN200710188701 A CN 200710188701A CN 101436554 A CN101436554 A CN 101436554A
Authority
CN
China
Prior art keywords
crystal grain
those
polymer material
material layer
metal wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101887012A
Other languages
English (en)
Other versions
CN100590823C (zh
Inventor
傅文勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Original Assignee
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BERMUDA CHIPMOS TECHNOLOGIES Co Ltd, Chipmos Technologies Inc filed Critical BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Priority to CN200710188701A priority Critical patent/CN100590823C/zh
Publication of CN101436554A publication Critical patent/CN101436554A/zh
Application granted granted Critical
Publication of CN100590823C publication Critical patent/CN100590823C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Abstract

一种在晶粒重新配置的封装结构中使用对准标志的制作方法，包括：提供圆片并形成复数个对准标志在圆片背面的x－y方向上；切割圆片，以形成复数个晶粒且每一颗晶粒的主动面上配置有复数个焊垫以及在下表面的x－y方向上配置有对准标志；贴附复数个晶粒至基板上，并在基板以及部分的晶粒上涂布高分子材料层；以模具装置进行一封胶工艺以包覆住每一颗晶粒；在脱离模具装置及基板后，可形成一封胶体。

Description

晶粒重新配置的封装结构中使用对准标志的制作方法
技术领域
本发明是有关于一种半导体的封装方法，特别是有关于由在圆片背面形成对准标志以进行晶粒重新配置的封装方法。
背景技术
半导体技术已经发展的相当的迅速，因此微型化的半导体晶粒(Dice)必须具有多样化的功能的需求，使得半导体晶粒必须要在很小的区域中配置更多的输入/输出垫(I/O pads)，因而使得金属接脚(pins)的密度也快速的提高了。因此，早期的导线架封装技术已经不适合高密度的金属接脚；故发展出一种球数组(Ball Grid Array：BGA)的封装技术，球数组封装除了有比导线架封装更高密度的优点外，其锡球也比较不容易损害与变形。
随着3C产品的流行，例如：行动电话(Cell Phone)、个人数字助理(PDA)或是iPod等，都必须要将许多复杂的系统芯片放入一个非常小的空间中，因此为解决此一问题，一种称为「圆片级封装(wafer level package；WLP)」的封装技术已经发展出来，其可以在切割圆片成为一颗颗的晶粒之前，就先对圆片进行封装。美国第5,323,051号专利即揭露了这种「圆片级封装」技术。然而，这种「圆片级封装」技术随着晶粒主动面上的焊垫(pads)数目的增加，使得焊垫(pads)之间距过小，除了会导致讯号耦合或讯号干扰的问题外，也会因为焊垫间距过小而造成封装的可靠度降低等问题。因此，当晶粒再更进一步的缩小后，使得前述的封装技术都无法满足。
为解决此一问题，美国第7,196,408号专利已揭露了一种将完成半导体工艺的圆片，经过测试及切割后，将测试结果为良好的晶粒(good die)重新放置于另一个基板的上，然后再进行封装工艺，如此，使得这些被重新放置的晶粒间具有较宽之间距，故可以将晶粒上的焊垫适当的分配，例如使用横向延伸(fan out)技术，因此可以有效解决因间距过小，除了会导致讯号耦合或讯号干扰的问题。
然而，为使半导体芯片能够有较小及较薄的封装结构，在进行圆片切割前，会先对圆片进行薄化处理，例如以背磨(backside lapping)方式将圆片薄化至2～20mil，然后再切割成一颗颗的晶粒。此一经过薄化处理的晶粒，经过重新配置在另一基板上，再以注模方式将复数个晶粒形成一封胶体；由于晶粒很薄，使得封胶体也是非常的薄，故当封胶体脱离基板的后，封胶体本身的应力会使得封胶体产生翘曲，增加后续进行切割工艺的困难。
另外，在圆片切割之后，要将晶粒重新配置在另一个尺寸较原来基板的尺寸还大基板时，由于需要经由取放装置(pick & place)将晶粒吸起，然后将晶粒翻转后，以覆晶方式将晶粒的主动面贴附于基板上，而在取放装置将晶粒翻转的过程中，容易会产生倾斜(tilt)而造成位移，例如：倾斜超过5微米，故会使得晶粒无法对准，进而使得后续植球工艺中也无法对准，而造成封装结构的可靠度降低。
发明内容
本发明的目的在于提供一种晶粒重新配置的封装结构中使用对准标志的制作方法。
为实现上述目的，本发明提供一种利用圆片对准标志的晶粒重新配置的封装结构及其方法，来将复数个晶粒重新进行配置并进行封装的方法。本发明在圆片切割之前先形成对准标志，然后由对准标志进行晶粒重新配置的封装方法，使得在植球的工艺中可以对准之外，封胶体本身可以克服应力而会使得封胶体在脱离基板后，保持平整，可有效提高制造的良率及可靠度。
本发明提供的晶粒重新配置的封装方法，包括：
提供一圆片，具有一上表面及一背面，且该圆片上配置有复数个晶粒；形成复数个对准标志在该圆片每一该晶粒的该背面的X-Y方向上；
切割该圆片，以形成复数个晶粒且每一该晶粒具有一主动面并于该主动面上配置复数个焊垫；
贴附该些晶粒至一基板上，且该基板上配置有一黏着层，将每一该晶粒的该主动面以覆晶方式配置在该基板的该黏着层上；
形成一高分子材料层在该基板及部份该些晶粒上；
覆盖一模具装置，用以平坦化该高分子材料层，使得该高分子材料层填满在该些晶粒之间且包覆住每一该些晶粒；
脱离该模具装置，用以曝露出该高分子材料层的一上表面；及
脱离该基板及该黏着层，以曝露出每一该些晶粒的该主动面，以形成一封胶体。
本发明提供的晶粒重新配置的封装方法，还包括：
提供一圆片，具有一上表面及一背面，且该圆片上配置有复数个晶粒；
形成复数个对准标志在该圆片每一该晶粒的该背面的X-Y方向上；
切割该圆片，以形成复数个晶粒且每一该晶粒具有一主动面并于该主动面上配置复数个焊垫；
贴附该些晶粒至一基板上，且该基板上配置有一黏着层，将每一该晶粒的该主动面以覆晶方式配置在该基板的该黏着层上；
形成一高分子材料层在该基板及部份该些晶粒上；
覆盖一模具装置，用以平坦化该高分子材料层，使得该高分子材料层填满在该些晶粒之间且包覆住每一该些晶粒；
脱离该模具装置，用以曝露出该高分子材料层的一上表面；
脱离该基板及该黏着层，以曝露出每一该晶粒的该主动面上的该些焊垫，以形成一封胶体；
形成复数条扇出的金属线段，该些金属线段的一端与该些晶粒上的该些焊垫电性连接；
形成一保护层，以覆盖每一该晶粒的主动面及每一该金属线段并曝露出每一该金属线段的另一端；
形成复数个电性连接组件，将该些电性连接组件与该些金属线段的另一端电性连接；及
切割该封胶体，以形成复数个各自独立的完成封装的晶粒，其中每一该些晶粒的五个面均由该高分子材料层所包覆。
本发明提供的晶粒重新配置的封装方法，还包括：
提供一圆片，具有一上表面及一背面，且该圆片上配置有复数个晶粒；形成复数个对准标志在该圆片的每一该晶粒的该背面的X-Y方向上；
切割该圆片，以形成复数个晶粒且每一该晶粒具有一主动面并于该主动面上配置复数个焊垫；
贴附该些晶粒至一基板上，且该基板上配置有一黏着层，将每一该晶粒的该主动面以覆晶方式配置在该基板的该黏着层上；
形成一高分子材料层在该基板及部份该些晶粒上；
覆盖一模具装置，并使该模具装置与每一该晶粒的一下表面接触，用以平坦化该高分子材料层，使得该高分子材料层填满在该些晶粒之间；
脱离该模具装置，以曝露出该高分子材料层及每一该晶粒的该下表面；
脱离该基板及该黏着层，以曝露出每一该些晶粒的该主动面上的该些焊垫，以形成一封胶体；
形成复数条扇出的金属线段，该金属线段的一端与该些晶粒上的该些焊垫电性连接；
形成一保护层，以覆盖每一该晶粒的主动面及每一该金属线段并曝露出该每一个金属线段的另一端；
形成复数个电性连接组件，将该些电性连接组件与该些金属线段的另一端电性连接；及
切割该封胶体，以形成复数个各自独立的完成封装的晶粒，其中每一该晶粒的四个面由该高分子材料层所包覆。
本发明提供的晶粒重新配置的封装方法，还包括：
提供一圆片，具有一上表面及一背面，且该圆片上配置有复数个晶粒；形成复数个对准标志在该圆片的每一该晶粒的该背面的x-y方向上；
切割该圆片，以形成复数个晶粒且每一该晶粒具有一主动面并于该主动面上配置复数个焊垫；
提供一黏着层，固接于一基板上，该黏着层上配置有复数个凸出肋；
贴附该些晶粒至该基板上，将每一该晶粒的该主动面以覆晶方式贴附在该黏着层上，且该些晶粒之间是以该些凸出肋间隔；
形成一高分子材料层在该黏着层及部份该些晶粒上；
覆盖一模具装置在该高分子材料层上，以平坦化该高分子材料层，使得该高分子材料层充满在该些晶粒之间并包覆住每一该晶粒；
脱离该模具装置，以曝露出该高分子材料层的一表面；
脱离该基板及该黏着层，以曝露出每一该晶粒的该主动面及曝露出由该些凸出肋所构成的复数条渠道于该高分子材料层的该表面上，以形成一封胶体；
形成复数条扇出的金属线段，该些金属线段的一端与该些晶粒上的该些焊垫电性连接；
形成一保护层，以覆盖每一该晶粒的主动面及每一该金属线段并曝露出该每一个金属线段的另一端；
形成复数个电性连接组件，将该些电性连接组件与该些金属线段的另一端电性连接；及
切割该封胶体，以形成复数个各自独立的完成封装的晶粒，其中每一该晶粒的五个面系由该高分子材料层所包覆。
本发明提供的晶粒重新配置的封装方法，还包括：
提供一圆片，具有一上表面及一背面，且该圆片上配置有复数个晶粒；形成复数个对准标志在该圆片的每一该晶粒的该背面的X-Y方向上；
切割该圆片，以形成复数个晶粒且每一该晶粒具有一主动面并于该主动面上配置复数个焊垫；
提供一黏着层，固接于一基板上，该黏着层上配置有复数个凸出肋；
贴附该些晶粒至该黏着层上，系将每一该晶粒的该主动面以覆晶方式贴附在该黏着层上，且该些晶粒之间系以该些凸出肋间隔；
形成一高分子材料层在该黏着层及部份该些晶粒上；
覆盖一模具装置在该高分子材料层上，并使该模具装置与每一该晶粒的下表面接触，以平坦化该高分子材料层，使得该高分子材料层充满在该些晶粒之间；
脱离该模具装置，以曝露出该高分子材料层的一表面；
脱离该基板及该黏着层，以曝露出每一该晶粒的该主动面及曝露出由该些凸出肋所构成的复数条渠道于该高分子材料层的该表面上，以形成一封胶体；
形成复数条扇出的金属线段，该些金属线段的一端与该些晶粒上的该些焊垫电性连接；
形成一保护层，以覆盖每一该晶粒的主动面及该每一该金属线段并曝露出每一该金属线段的另一端；
形成复数个电性连接组件，将该些电性连接组件与该些金属线段的另一端电性连接；及
切割该封胶体，以形成复数个各自独立的完成封装的晶粒，其中每一该晶粒的四个面由该高分子材料层所包覆。
本发明提供的晶粒重新配置的封装方法，还包括：
提供一圆片，具有一上表面及一背面，且该圆片上配置有复数个晶粒；形成复数个对准标志在该圆片的每一该晶粒的该背面的xX-Y方向上；
切割该圆片，以形成复数个晶粒且每一该晶粒具有一主动面并于该主动面上配置复数个焊垫；
贴附该些晶粒至一基板上，且该基板上配置有一黏着层，将每一该晶粒的该主动面以覆晶方式贴附在该基板的该黏着层上；
形成一高分子材料层在该基板及部份该些晶粒上；
覆盖一配置有复数个凸出肋的模具装置在该高分子材料层上，以平坦化该高分子材料层，使得该高分子材料层填满在该些晶粒之间并包覆住每一该晶粒；
脱离该模具装置，以曝露出该高分子材料层的一表面，并形成由该些凸出肋所构成的复数条渠道在该曝露的高分子材料层的该表面上；
脱离该基板及该黏着层，以曝露出每一该晶粒的该主动面的该些焊垫，以形成一封胶体；
形成复数条扇出的金属线段，该些金属线段的一端与该些晶粒上的该些焊垫电性连接；
形成一保护层，以覆盖每一该晶粒的该主动面及每一该金属线段并曝露出每一该金属线段的另一端；
形成复数个电性连接组件，将该些电性连接组件与该些金属线段的另一端电性连接；及
切割该封胶体，以形成复数个各自独立的完成封装的晶粒，其中每一该晶粒的五个面由该高分子材料层所包覆。
本发明提供的晶粒重新配置的封装方法，还包括：
提供一圆片，具有一上表面及一背面，且该圆片上配置有复数个晶粒；形成复数个对准标志在该圆片的每一该晶粒的该背面的X-Y方向上；
切割该圆片，以形成复数个晶粒且每一该晶粒具有一主动面并于该主动面上配置复数个焊垫；
贴附该些晶粒至一基板上，且该基板上配置有一黏着层，将每一该晶粒的该主动面以覆晶方式贴附在该基板的该黏着层上；
形成一高分子材料层在该基板及部份该些晶粒上；
覆盖一配置有复数个凸出肋的模具装置在该高分子材料层上，并使该模具装置与每一该晶粒的下表面接触，以平坦化该高分子材料层，使得该高分子材料层填满在该些晶粒之间；
脱离该模具装置，以曝露出该高分子材料层的一表面，并形成由该些凸出肋所构成的复数条渠道在该曝露的高分子材料层的该表面上；
脱离该基板及该黏着层，以曝露出每一该晶粒的该主动面的该些焊垫，以形成一封胶体；
形成复数条扇出的金属线段，该些金属线段的一端与该些晶粒上的复数个焊垫电性连接；
形成一保护层，以覆盖每一该晶粒的主动面及每一该金属线段并曝露出每一该金属线段的另一端；
形成复数个电性连接组件，将该些电性连接组件与该些金属线段的另一端电性连接；及
切割该封胶体，以形成复数个各自独立的完成封装的晶粒，其中每一该晶粒的四个面系由该高分子材料层所包覆。
本发明提供的晶粒重新配置的封装方法，还包括：
提供一圆片，具有一上表面及一背面，且该圆片上配置有复数个晶粒；形成复数个对准标志在该圆片的每一该晶粒的该背面的X-Y方向上；
切割该圆片，以形成复数个晶粒且每一该晶粒具有一主动面并于该主动面上配置复数个焊垫；
提供一黏着层，固接于一基板上，该黏着层上配置有复数个第一凸出肋；
贴附该些晶粒在该黏着层上，将每一该晶粒的该主动面以覆晶方式贴附在该黏着层的上，且该些晶粒之间是以该些第一凸出肋间隔；
形成一高分子材料层在该黏着层及部份该晶粒上；
覆盖一配置有复数个第二凸出肋的模具装置在该高分子材料层之上，以平坦化该高分子材料层，使得该高分子材料层填满于该些晶粒之间并包覆每一该些晶粒；
脱离该模具装置，以曝露出该高分子材料的一第一表面，并形成复数条第一渠道在曝露的该第一表面上；
脱离该基板及该黏着层，以曝露出每一该晶粒的该主动面的该些焊垫及曝露出该高分子材料层的一第二表面，以形成一封胶体，其中该第二表面上具有复数条第二渠道；
形成复数条扇出的金属线段，该些金属线段的一端与该些晶粒上的该些焊垫电性连接；
形成一保护层，以覆盖每一该晶粒的主动面及每一该金属线段并曝露出每一该金属线段的另一端；
形成复数个电性连接组件，将该些电性连接组件与该些金属线段的另一端电性连接；及
切割该封胶体，以形成复数个各自独立的完成封装的晶粒，其中每一该晶粒的五个面由该高分子材料层所包覆。
本发明提供的晶粒重新配置的封装结构，包括：
一晶粒，具有一主动面及一下表面，于该主动面上配置有复数个焊垫且于该下表面配置复数个对准标志；
一封胶体，用以包覆该晶粒的五个面且曝露出该晶粒的该主动面上的该些焊垫；
复数条扇出的金属线段，该些金属线段的一端与该些晶粒上的该些焊垫电性连接；
一保护层，用以覆盖该晶粒的该主动面及每一该金属线段并曝露出每一该金属线段的另一端；及
复数个电性连接组件，设置于该些扇出的金属线段的另一端上与该些焊垫形成电性连接。
本发明提供的晶粒重新配置的封装结构，还包括：
一晶粒，具有一主动面及一下表面，于该主动面上配置有复数个焊垫且于该下表面配置复数个对准标志；
一封胶体，用以包覆该晶粒的四个面且曝露出该晶粒的该主动面上的该些焊垫及该晶粒的该下表面；
复数条扇出的金属线段，该些金属线段的一端与该些晶粒上的该些焊垫电性连接；
一保护层，用以覆盖该晶粒的该主动面及每一该金属线段并曝露出每一该金属线段的另一端；及
复数个电性连接组件，设置于该些金属线段的另一端上与该些焊垫形成电性连接。
本发明在进行圆片切割之前，在圆片的背面先形成对准标志(alignmentmark)并配合晶粒重新配置的封装方法，其可以有效地解决植球时无法对准以及封胶体产生翘曲的问题。
附图说明
图1是公知技术的示意图；
图2A至图2B是根据本发明所揭露的在具有对准标志的圆片的正面及背面的封装结构的俯视图；
图3A至图3C是根据本发明所揭露的利用圆片对准标志的晶粒重新配置的封装结构的一实施例的剖视图；
图4A至图4B是根据本发明所揭露的利用圆片对准标志的晶粒重新配置的封装结构的另一实施例的剖视图；
图5A至图5C是根据本发明所揭露的利用圆片对准标志的晶粒重新配置的封装结构的又一实施例的剖视图；
图6A至图6B是根据本发明所揭露的利用圆片对准标志的晶粒重新配置的封装结构的再一实施例的剖视图；
图7A至图7C是根据本发明所揭露的利用圆片对准标志的晶粒重新配置的封装结构的又一实施例的剖视图；
图8A至图8B是根据本发明所揭露的利用圆片对准标志的晶粒重新配置的封装结构的再一实施例的剖视图；
图9A至图9B是根据本发明所揭露的利用圆片对准标志的晶粒重新配置的封装结构的再一实施例的剖视图；
图10A至图10B是根据本发明所揭露的利用圆片对准标志的晶粒重新配置的封装结构的再一实施例的剖视图；及
图11是根据本发明所揭露的利用圆片对准标志的晶粒重新配置的晶粒的立体示意图。
附图中主要组件符号说明：
10  圆片
10A 主动面
10B 背面
100 基板
102 对准标志
110 晶粒
111 焊垫
120 金属线段
130 电性连接组件
200 黏着层
220 渠道
400 高分子材料层
500 模具装置
510 凸出肋
520 渠道
具体实施方式
为使对本发明的目的、构造、特征、及其功能有进一步的了解，配合实施例详细说明如下。
本发明的晶粒重新配置的封装方法，其可以将12时圆片所切割出来的晶粒重新配置于8时圆片的基板上，如此可以有效运用8时圆片的即有的封装设备，而无需重新设立12时圆片的封装设备，可以降低12时圆片的封装成本。
本发明的晶粒重新配置的封装方法，使得进行封装的芯片都是“已知是功能正常的芯片”(Known good die)，可以节省封装材料，故也可以降低工艺的成本。
根据以上所述，本发明提供的晶粒重新配置的封装方法的封装结构，
包括：一晶粒，具有一主动面及一下表面，于主动面上配置有复数个焊垫，及在晶粒的下表面的X-Y方向上具有一对对准标志(alignment mark)；一高分子材料层，用以包覆住晶粒的五个面且曝露出晶粒的主动面；以及复数个电性连接组件，系根据在晶粒的下表面的对准标志与复数个焊垫形成电性连接。
根据以上的封装结构，本发明提供一种晶粒重新配置的封装方法，包括：提供一圆片，具有一上表面及一背面；形成复数个对准标志在圆片的背面的X-Y方向上；切割圆片，以形成复数个晶粒且每一晶粒具有一主动面及一下表面，且于主动面上配置有复数个焊垫及在下表面的X-Y方向上具有一对对准标志；贴附复数个晶粒至基板上，每一晶粒是利用覆晶方式将主动面配置在基板上；形成一高分子材料层在基板以及部份的每一晶粒上；覆盖一模具装置，用以平坦化高分子材料层，使得高分子材料层填满在复数个晶粒之间且包覆住每一晶粒；脱离模具装置，用以曝露出高分子材料层的一上表面；及脱离基板及黏着层，以曝露出每一颗晶粒的主动面上的复数个焊垫，以形成一封胶体。
本发明的晶粒重新配置的封装结构，包括：一晶粒，具有一主动面及一下表面，于主动面上配置有复数个焊垫，及在晶粒的下表面的x-y方向上具有至少一对对准标志；一高分子材料层，用以包覆住晶粒的五个面且曝露出晶粒的主动面上的复数个焊垫；及复数个电性连接组件，与复数个焊垫形成电性连接。
本发明在此所探讨的方向为一种晶粒重新配置的封装方法，将复数颗晶粒重新配置于另一基板上，然后进行封装的方法。为了能彻底地了解本发明，将在下列的描述中提出详尽的步骤及其组成。显然地，本发明的施行并未限定芯片堆栈的方式的技术人员所熟悉的特殊细节。另一方面，众所周知的芯片形成方式以及芯片薄化等后段工艺的详细步骤并未描述于细节中，以避免造成本发明不必要的限制。然而，对于本发明的较佳实施例，则会详细描述如下，然而除了这些详细描述外，本发明还可以广泛地施行在其它的实施例中，且本发明的范围不受限定，其以申请的权利要求范围为准。
在现代的半导体封装工艺中，均是将一个已经完成前段工艺(FrontEnd Process)的圆片(wafer)，先在圆片的正面形成一薄的绝缘层(例如形成一SiO2层)，然后再先进行薄化处理(Thinning Process)，例如将芯片的厚度研磨至2～20mil之间；然后，进行圆片的切割(sawing process)以形成一颗颗的晶粒110；然后，使用取放装置(pick and place)将一颗颗的晶粒逐一放置于另一个基板100上，如图1所示。很明显地，基板100上的晶粒间隔区域比晶粒110大，因此，可以使得这些被重新放置的晶粒110间具有较宽之间距，故可以将晶粒110上的焊垫适当的分配。此外，本实施例所使用的封装方法，可以将12时圆片所切割出来的晶粒110重新配置于8时圆片的基板上，如此可以有效运用8时圆片的即有的封装设备，而无需重新设立12时圆片的封装设备，可以降低12时圆片的封装成本。然后要强调的是，本发明的实施例并未限定使用8时圆片大小的基板，其只要能提供承载的功能者，例如：玻璃、石英、陶瓷、电路板或金属薄板(metal foil)等，均可作为本实施例的基板100，因此基板100的形状也未加以限制。
首先，图2A及图2B，表示具有对准标志的圆片的俯视图。如图2A所示，表示在圆片10的上表面10A形成有复数个晶粒110，且在圆片10的每一个晶粒110的背面10B的X-Y方向上，设置有复数个对准标志(alignment mark)102，如图2B所示。由先前陈述得知，当圆片10经切割的后形成复数个晶粒110，再重新配置至另一基板100时，由于新的基板100之间的晶粒间隔区域比晶粒110大，因此在取放晶粒110的过程中，容易产生偏移，而在后续封装工艺的植球步骤(ball mount)会无法对准，而造成封装结构的可靠度降低。因此在本具体实施例中，在圆片10未进行切割的前先将圆片的背面10B朝上，然后在圆片10的背面10B且在每一晶粒的背面的X-Y方向形成复数个对准标志102。接着进行圆片切割步骤，并使每一颗晶粒110的背面朝上；再接着，使用取放装置(未于图中显示)将每一颗晶粒110吸起并放置于基板100上；由于，每一颗晶粒110的背面上均已配置有对准标志102，因此，取放装置可以直接辨识出每一颗晶粒110其主动面上的焊垫111位置；当取放装置要将晶粒110放置于基板上时，可以再由基板上的参考点(未于图中显示)来计算出晶粒110的相对位置，再加上取放装置不需要将晶粒110翻转，因此可以将晶粒110精确地放置于基板100上。故当复数个晶粒110重新配置在新的基板100上时，就不会因为无法对准而且准确度以及可靠度的问题。在此，形成对准标志102的方式可以利用光蚀刻(photo-etching)工艺，在圆片10的背面10B的X-Y方向上形成复数个对准标志102，且其形状可以为任意几何形状，而在一较佳实施例中，此一几何形状为十字的标志。另外，形成对准标志102的方式还包括利用激光卷标(laser mark)工艺，在圆片10的背面10B形成复数个对准标志102。
紧接着，请参考图3A，是本发明相对图1的AA线段的剖面示意图。如图3A所示，首先，在基板100上配置有一黏着层200，此黏着层200为一具有弹性的黏着材料，例如硅橡胶(silicone rubber)、硅树脂(siliconeresin)、弹性PU、多孔PU、丙烯酸橡胶(acrylic rubber)或晶粒切割胶等。接着，使用取放装置(未显示于图中)将背面朝上且配置有复数个对准标志102的晶粒110逐一吸起并贴附至基板100上的黏着层200，其中晶粒110是以主动面上的焊垫111与基板100上的黏着层200连接；接着，于基板100及部份晶粒110上涂布高分子材料层400，并且使用一模具装置500将高分子材料层400压平，使得高分子材料层400形成一平坦化的表面，并且使得高分子材料层400填满于晶粒110之间，并且包覆每一颗晶粒110；此高分子材料层400的材料可以为硅胶、环氧树脂、丙烯酸(acrylic)、或苯环丁烯(BCB)等材料。
接着，可以选择性地对平坦化的高分子材料层400进行一烘烤程序，以使高分子材料层400固化。再接着，进行脱模程序，将模具装置500与固化后的高分子材料层400分离，以裸露出平坦化的高分子材料层400的表面；然后，使用切割刀(未显示于图中)在高分子材料层400的表面上形成复数条切割道410，如图3B所示，其中，每一切割道410的深度为0.5密尔(mil)至1密尔，而切割道410的宽度则为5微米至25微米。在一较佳实施例中，此切割道410可以是相互垂直交错，并且可以作为实际切割晶粒时的参考线。
最后，将高分子材料层400与黏着层200分离，例如将高分子材料层400与基板100一起置入具有去离子水的槽中，使高分子材料层400与黏着层200分离，以形成一个封胶体；此封胶体包覆每一颗晶粒110，并且只曝露出每一颗晶粒110的主动面上的复数个焊垫111。由于封胶体的相对于晶粒110的主动面的下表面上有复数条切割道410，因此，当高分子材料层400与基板100剥离后，封胶体上的应力会被这些切割道410所形成的区域所抵消，故可有效地解决封胶体翘曲的问题。
由于每一晶粒110的背面均已配置有复数个对准标志102，因此，在晶粒110已经准确地放置于基板100上，可以计算出每一晶粒110上的焊垫111位置，故可以将每一晶粒上的焊垫111曝露出来；接着，再使用传统的重布线工艺(Redistribution Layer；RDL)于晶粒110的复数个焊垫111上形成复数个扇出(fan out)的金属线段120；接着，以半导体工艺于金属线段120上形成一保护层140并于每一个金属线段120的另一端上形成复数个开口(opening)。最后，再于每一开口上形成复数个导电组件130，以便作为晶粒110对外电性连接的接点，其中，此电性连接组件130可以是金属凸块(metal bump)或是锡球(solder ball)，如图3C所示。然后，即可对封胶体进行最后的切割，以形成一颗颗完成封装工艺的晶粒。很明显地，在本实施例中的每一颗晶粒110的5个面都被高分子材料层400所包覆，仅有晶粒110的主动面曝露出来。同时，也由对准标志102的配置，使得金属线段120及导电组件130均可精确地与焊垫111连接，可使完成封装的晶粒110的可靠度提高。
此外，本发明接着揭露另一个具体实施例，是在基板100及部份晶粒110上涂布适量的高分子材料层400，在此，所涂布的高分子材料层400的量少于图3B所涂布的量，同样地使用一模具装置500将高分子材料层400压平，在此要强调，在本实施例中，模具装置500与晶粒110的背面是接触在一起的，因此当高分子材料层400所形成一平坦化的表面后，会使得高分子材料层400仅填满于晶粒110之间而曝露出晶粒110的背面，如图4A所示。
接着，可以选择性地对平坦化的高分子材料层400进行一烘烤程序，以使高分子材料层400固化。再接着，进行脱模程序，将模具装置500与固化后的高分子材料层400分离，以裸露出在晶粒110之间具平坦化的高分子材料层400的表面以及裸露出每一个晶粒110的下表面。然后，使用切割刀(未显示于图中)在高分子材料层400的表面上形成复数条切割道410。其中，每一切割道410的深度为0.5密尔(mil)至1密尔，而切割道410的宽度则为5微米至25微米。在一较佳实施例中，此切割道410可以是相互垂直交错，并且可以作为实际切割晶粒时的参考线。
最后，将高分子材料层400与黏着层200分离，例如将高分子材料层400与基板100一起置入具有去离子水的槽中，使高分子材料层400与黏着层200分离，形成一个封胶体；此封胶体包覆每一颗晶粒110，并且曝露出每一晶粒110的主动面，如图4B所示。由于封胶体的相对于晶粒110的主动面的下表面上有复数条切割道410，因此当高分子材料层400与基板100剥离后，封胶体上的应力会被这些切割道410所形成的区域所抵消，故可有效地解决封胶体翘曲的问题。此外，由于晶粒110已经准确地放置于基板上，故可以计算出每一晶粒110上的焊垫111位置，接着，再使用传统的重布线工艺(Redistribution Layer；RDL)于晶粒110的复数个焊垫111上形成复数个扇出(fan out)的金属线段120，其中每一金属线段120的一端与焊垫111电性连接；接着，以半导体工艺于金属线段120上形成一保护层140并于每一个金属线段120的另一端上形成复数个开口(opening)。最后，再于每一开口上形成复数个导电组件130，以便作为晶粒110对外电性连接的接点，其中，此电性连接组件130可以是金属凸块(metal bump)或是锡球(solder ball)，如图3C所示。然后，即可对封装体进行最后的切割，以形成一颗颗完成封装工艺的晶粒。因此，经由本实施例所完成封装的晶粒110的可靠度可以有效地提高。
在上述的实施例中，形成平坦化的高分子材料400的方式可以选择使用注模方式(molding process)来形成。此时，可将一模具装置500覆盖至基板100上，并且使模具装置500与晶粒110间保持一空间，因此可以将高分子材料层400，例如环氧树脂模封材料(Epoxy Molding Compound；EMC)，注入模具装置500与晶粒110的空间中，使得高分子材料层400形成一平坦化的表面并且使得高分子材料层400填满于晶粒110之间并包覆每一晶粒110，如图3C所示；此外，亦可将模具装置500与晶粒110的背面接触在一起，以使得晶粒110的背面未被高分子材料层400包覆，如图4B所示。由于，使用注模方式来包覆每一颗晶粒110之后，其制造过程与前述方式相同，故不再赘述。
接下来，请参考图5A，是本发明的晶粒重新配置封装方法的另一实施例。如图5A所示，在基板100上配置有一黏着层200，此黏着层200为一具有弹性的黏着材料，同时，于黏着层200上再形成复数个凸出肋(ribs)210。在一较佳实施例，此复数个凸出肋210是以相互垂直交错的方式形成；而此黏着层200可以是硅橡胶(silicone rubber)、硅树脂(siliconeresin)、弹性PU、多孔PU、丙烯酸橡胶(acrylic rubber)或晶粒切割胶等材料所形成；而凸出肋210则可以是硅橡胶(silicone rubber)、硅树脂(silicone resin)、弹性PU、多孔PU、丙烯酸橡胶(acrylic rubber)、polyimide或晶粒切割胶等材料所形成。接着，使用取放装置(未显示于图中)将背面朝上且配置有复数个对准标志102的晶粒110逐一吸起并贴附至基板100上的黏着层200，其中晶粒110是以主动面上的焊垫111与基板上的黏着层200连接；接着，于基板100及部份晶粒110上涂布高分子材料层400，并且使用一模具装置500将高分子材料层400压平，使得高分子材料层400形成一平坦化的表面并且使得高分子材料层400充满于晶粒110之间并包覆每一晶粒110；此高分子材料层400可以为硅胶、环氧树脂、丙烯酸(acrylic)、或苯环丁烯(BCB)等材料。
此外，高分子材料层400也可以选择使用注模方式(molding process)来形成。同样地，将模具装置500覆盖至基板100上，并且使模具装置500与晶粒110间保持一空间，因此可以将高分子材料层400，例如环氧树脂模封材料(Epoxy Molding Compound；EMC)，注入模具装置500与晶粒110的空间中，使得高分子材料层400形成一平坦化的表面并且使得高分子材料层400填满于晶粒110之间并包覆每一晶粒110。
接着，在完成高分子材料层400的程序后，可以选择性地对平坦化的高分子材料层400进行一烘烤程序，以使高分子材料层400固化。再接着，进行脱模程序，将模具装置500与固化后的高分子材料层400分离，以裸露出平坦化的高分子材料层400的表面，如图5B所示。最后，将高分子材料层400与黏着层200分离，例如将高分子材料层400与基板100一起放入去离子水的槽中，使高分子材料层400与黏着层200分离，形成一个封胶体；此封胶体包覆每一颗晶粒110，并且曝露出每一晶粒110的主动面以及由复数条凸出肋210所形成的渠道220于高分子材料表面上，如图5C所示。由于封胶体的高分子材料层400与基板100剥离后，封胶体上的应力会被复数条渠道220所抵消，故可有效地解决封胶体翘曲的问题。同样地，由于晶粒110已经准确地放置于基板上，故可以计算出每一晶粒110上的焊垫111位置，接着，再使用传统的重布线工艺(RedistributionLayer；RDL)于晶粒110的复数个焊垫111上形成复数个扇出(fan out)的金属线段120；接着，以半导体工艺于金属线段120上形成一保护层140并于每一个金属线段120的另一端上形成复数个开口(opening)。最后，再于每一开口上形成复数个导电组件130，以便作为晶粒110对外电性连接的接点，其中，此电性连接组件130可以是金属凸块(metal bump)或是锡球(solder ball)，如图5C所示。然后，即可对封装体进行最后的切割，以形成一颗颗完成封装工艺的晶粒。很明显地，在本实施例中的每一颗晶粒110的5个面都被高分子材料层400所包覆每一颗晶粒110，仅有晶粒110的主动面曝露出来。
很明显地，本实施例也可以选择性以注模方式形成如图6A与如图6B所示，由于其形成的过程与图4A及图4B相同，故不再赘述。
接下来，请参考图7A，是本发明的晶粒重新配置封装方法的再一实施例。如图7A所示，在基板100上配置有一黏着层200，此黏着层200为一具有弹性的黏着材料，而此黏着层200可以是硅橡胶(silicone rubber)、硅树脂(silicone resin)、弹性PU、多孔PU、丙烯酸橡胶(acrylic rubber)或晶粒切割胶等材料所形成。接着，使用取放装置(未显示于图中)将背面朝上且配置有复数个对准标志102的晶粒110逐一吸起并贴附至基板100上的黏着层200，其中晶粒110是以主动面上的焊垫111与基板上的黏着层200连接；接着，于基板100及部份晶粒110上涂布高分子材料层400，并且使用一个具有复数个凸出肋510的模具装置500将高分子材料层400压平，使得高分子材料层400充满于晶粒110之间并包覆每一晶粒110；此高分子材料层400可以为硅胶、环氧树脂、丙烯酸(acrylic)、或苯环丁烯(BCB)等材料。
此外，高分子材料层400也可以选择使用注模方式(molding process)来形成图5B所示的结果，即将一个具有复数个凸出肋510的模具装置500覆盖至基板100上，并且使具有复数个凸出肋510的模具装置500与晶粒110间保持一空间，因此可以将高分子材料层400，例如环氧树脂模封材料(Epoxy Molding Compound；EMC)，注入具有复数个凸出肋510的模具装置500与晶粒110的空间中，使得高分子材料层400填满于晶粒110之间并包覆每一晶粒110。
接着，在完成高分子材料层400的程序后，可以选择性地对平坦化的高分子材料层400进行一烘烤程序，以使高分子材料层400固化。再接着，进行脱模程序，将具有复数条凸出肋510的模具装置500与固化后的高分子材料层400分离，在高分子材料层400的表面上裸露出由复数条凸出肋510所形成的渠道520。最后，将高分子材料层400与黏着层200分离，例如将高分子材料层400与基板100一起放入去离子水的槽中，使高分子材料层400与黏着层200分离，形成一个封胶体。此封胶体包覆每一晶粒110，并且曝露出每一晶粒110的主动面，而在晶粒110的背面的高分子材料表面上则有复数条渠道520，如图7C所示。由于封胶体的高分子材料层400与基板100剥离后，封胶体上的应力会被复数渠道520所抵消，故可有效地解决封胶体翘曲的问题。
由于晶粒110已经准确地放置于基板100上，故可以计算出每一晶粒110上的焊垫111位置，接着，再使用传统的重布线工艺(RedistributionLayer；RDL)于晶粒110的复数个焊垫111上形成复数个扇出(fan out)的金属线段120；接着，以半导体工艺于金属线段120上形成一保护层140并于每一个金属线段120的另一端上形成复数个开口(opening)。最后，再于每一开口上形成复数个导电组件130，以便作为晶粒110对外电性连接的接点，其中，此电性连接组件130可以是金属凸块(metal bump)或是锡球(solder ball)，如图7C所示。然后，即可对封装体进行最后的切割，以形成一颗颗完成封装工艺的晶粒。很明显地，在本实施例中的每一颗晶粒110的5个面都被高分子材料层400所包覆，仅有晶粒110的主动面曝露出来。同时，也由对准标志102的配置，使得金属线段120及导电组件130均可精确地与焊垫111连接，可使完成封装的晶粒110的可靠度提高。
此外，亦可将模具装置500与晶粒110的背面接触在一起，以使得高分子材料层400仅填满于晶粒110之间而晶粒110的背面则未被高分子材料层400包覆，如图8A所示。由于晶粒110已经准确地放置于基板100上，故可以计算出每一晶粒110上的焊垫111位置，接着，再使用传统的重布线工艺(Redistribution Layer；RDL)于晶粒110的复数个焊垫111上形成复数个扇出(fan out)的金属线段120；接着，以半导体工艺于金属线段120上形成一保护层140并于每一个金属线段120的另一端上形成复数个开口(opening)。最后，再于每一开口上形成复数个导电组件130，以便作为晶粒110对外电性连接的接点，其中，此电性连接组件130可以是金属凸块(metal bump)或是锡球(solder ball)，如图8B所示。然后，即可对封装体进行最后的切割，以形成一颗颗完成封装工艺的晶粒。故可使完成封装的晶粒110的可靠度提高。
在此要强调的是，在本实施例进行注模的过程中，使用具有复数个凸出肋510的模具装置500覆盖至基板100上，因为当模流注入后，由于大气压力的原因，会在凸出肋510的每一个封闭的角落上形成气室，使得模流无法注入，而形成近似圆弧形的钝角115结构，如图8B所示。
接下来，请参考图9A，是本发明的晶粒重新配置封装方法的再一实施例。如图9A所示，是将图5A与图7A的实施例合并使用，而其形成的过程不再赘述。很明显地，本实施例可以在高分子材料层400的正面与背面均形成复数条渠道210/510，故封胶体上的应力会被复数条渠道220/520所抵消，故可有效地解决封胶体翘曲的问题。同样地，由于晶粒110已经准确地放置于基板上，故可以计算出每一晶粒110上的焊垫111位置，接着，再使用传统的重布线工艺(Redistribution Layer；RDL)于晶粒110的复数个焊垫111上形成复数个扇出(fan out)的金属线段120；接着，以半导体工艺于金属线段120上形成一保护层140并于每一个金属线段120的另一端上形成复数个开口(opening)。最后，再于每一开口上形成复数个导电组件130，以便作为晶粒110对外电性连接的接点，其中，此电性连接组件130可以是金属凸块(metal bump)或是锡球(solder ball)。然后，即可对封胶体进行最后的切割，以形成一颗颗完成封装工艺的晶粒，如图9B所示。很明显地，在本实施例中的每一颗晶粒110的5个面都被高分子材料层400所包覆，仅有晶粒110的主动面曝露出来。同时，也由对准标志102的配置，使得金属线段120及导电组件130均可精确地与焊垫111连接，可使完成封装的晶粒110的可靠度提高。
此外，亦可将模具装置500与晶粒110的背面接触在一起，如图10A所示，以使得高分子材料层400仅填满于晶粒110之间而晶粒110的背面则未被高分子材料层400包覆。由于晶粒110已经准确地放置于基板上，故可以计算出每一晶粒110上的焊垫111位置，接着，再使用传统的重布线工艺(Redistribution Layer；RDL)于晶粒110的复数个焊垫111上形成复数个扇出(fan out)的金属线段120，其中每一金属线段120的一端与焊垫111电性连接，并且再于金属线段120的另一端上形成复数个导电组件130，如图10B所示，故可使完成封装的晶粒110的可靠度提高。
图11表示根据上述利用圆片对准标志的晶粒重新配置的封装方法，经切割之后所得到的完成封装的晶粒的剖面示意图。在图11中，其晶粒110的下表面具有一对对准标志102，并且在晶粒110的主动面具有复数个电性连接组件(未在图中表示)，这些电性连接组件可由在晶粒110背面的对准标志102而准确的形成在晶粒110的焊垫(未在图中表示)上，以增加封装结构的可靠性。
虽然本发明以上述较佳实施例描述，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围须视本发明所申请的权利要求范围所界定的为准。

Claims (10)

1、一种晶粒重新配置的封装方法，包括：
提供一圆片，具有一上表面及一背面，且该圆片上配置有复数个晶粒；形成复数个对准标志在该圆片每一该晶粒的该背面的X-Y方向上；
切割该圆片，以形成复数个晶粒且每一该晶粒具有一主动面并于该主动面上配置复数个焊垫；
贴附该些晶粒至一基板上，且该基板上配置有一黏着层，将每一该晶粒的该主动面以覆晶方式配置在该基板的该黏着层上；
形成一高分子材料层在该基板及部份该些晶粒上；
覆盖一模具装置，用以平坦化该高分子材料层，使得该高分子材料层填满在该些晶粒之间且包覆住每一该些晶粒；
脱离该模具装置，用以曝露出该高分子材料层的一上表面；及
脱离该基板及该黏着层，以曝露出每一该些晶粒的该主动面，以形成一封胶体。
2、一种晶粒重新配置的封装方法，包括：
提供一圆片，具有一上表面及一背面，且该圆片上配置有复数个晶粒；
形成复数个对准标志在该圆片每一该晶粒的该背面的X-Y方向上；
切割该圆片，以形成复数个晶粒且每一该晶粒具有一主动面并于该主动面上配置复数个焊垫；
贴附该些晶粒至一基板上，且该基板上配置有一黏着层，将每一该晶粒的该主动面以覆晶方式配置在该基板的该黏着层上；
形成一高分子材料层在该基板及部份该些晶粒上；
覆盖一模具装置，用以平坦化该高分子材料层，使得该高分子材料层填满在该些晶粒之间且包覆住每一该些晶粒；
脱离该模具装置，用以曝露出该高分子材料层的一上表面；
脱离该基板及该黏着层，以曝露出每一该晶粒的该主动面上的该些焊垫，以形成一封胶体；
形成复数条扇出的金属线段，该些金属线段的一端与该些晶粒上的该些焊垫电性连接；
形成一保护层，以覆盖每一该晶粒的主动面及每一该金属线段并曝露出每一该金属线段的另一端；
形成复数个电性连接组件，将该些电性连接组件与该些金属线段的另一端电性连接；及
切割该封胶体，以形成复数个各自独立的完成封装的晶粒，其中每一该些晶粒的五个面均由该高分子材料层所包覆。
3、一种晶粒重新配置的封装方法，包括：
提供一圆片，具有一上表面及一背面，且该圆片上配置有复数个晶粒；形成复数个对准标志在该圆片的每一该晶粒的该背面的X-Y方向上；
切割该圆片，以形成复数个晶粒且每一该晶粒具有一主动面并于该主动面上配置复数个焊垫；
贴附该些晶粒至一基板上，且该基板上配置有一黏着层，将每一该晶粒的该主动面以覆晶方式配置在该基板的该黏着层上；
形成一高分子材料层在该基板及部份该些晶粒上；
覆盖一模具装置，并使该模具装置与每一该晶粒的一下表面接触，用以平坦化该高分子材料层，使得该高分子材料层填满在该些晶粒之间；
脱离该模具装置，以曝露出该高分子材料层及每一该晶粒的该下表面；
脱离该基板及该黏着层，以曝露出每一该些晶粒的该主动面上的该些焊垫，以形成一封胶体；
形成复数条扇出的金属线段，该金属线段的一端与该些晶粒上的该些焊垫电性连接；
形成一保护层，以覆盖每一该晶粒的主动面及每一该金属线段并曝露出该每一个金属线段的另一端；
形成复数个电性连接组件，将该些电性连接组件与该些金属线段的另一端电性连接；及
切割该封胶体，以形成复数个各自独立的完成封装的晶粒，其中每一该晶粒的四个面由该高分子材料层所包覆。
4、一种晶粒重新配置的封装方法，包括：
提供一圆片，具有一上表面及一背面，且该圆片上配置有复数个晶粒；形成复数个对准标志在该圆片的每一该晶粒的该背面的x-y方向上；
切割该圆片，以形成复数个晶粒且每一该晶粒具有一主动面并于该主动面上配置复数个焊垫；
提供一黏着层，固接于一基板上，该黏着层上配置有复数个凸出肋；
贴附该些晶粒至该基板上，将每一该晶粒的该主动面以覆晶方式贴附在该黏着层上，且该些晶粒之间是以该些凸出肋间隔；
形成一高分子材料层在该黏着层及部份该些晶粒上；
覆盖一模具装置在该高分子材料层上，以平坦化该高分子材料层，使得该高分子材料层充满在该些晶粒之间并包覆住每一该晶粒；
脱离该模具装置，以曝露出该高分子材料层的一表面；
脱离该基板及该黏着层，以曝露出每一该晶粒的该主动面及曝露出由该些凸出肋所构成的复数条渠道于该高分子材料层的该表面上，以形成一封胶体；
形成复数条扇出的金属线段，该些金属线段的一端与该些晶粒上的该些焊垫电性连接；
形成一保护层，以覆盖每一该晶粒的主动面及每一该金属线段并曝露出该每一个金属线段的另一端；
形成复数个电性连接组件，将该些电性连接组件与该些金属线段的另一端电性连接；及
切割该封胶体，以形成复数个各自独立的完成封装的晶粒，其中每一该晶粒的五个面系由该高分子材料层所包覆。
5、一种晶粒重新配置的封装方法，包括：
提供一圆片，具有一上表面及一背面，且该圆片上配置有复数个晶粒；形成复数个对准标志在该圆片的每一该晶粒的该背面的X-Y方向上；
切割该圆片，以形成复数个晶粒且每一该晶粒具有一主动面并于该主动面上配置复数个焊垫；
提供一黏着层，固接于一基板上，该黏着层上配置有复数个凸出肋；
贴附该些晶粒至该黏着层上，系将每一该晶粒的该主动面以覆晶方式贴附在该黏着层上，且该些晶粒之间系以该些凸出肋间隔；
形成一高分子材料层在该黏着层及部份该些晶粒上；
覆盖一模具装置在该高分子材料层上，并使该模具装置与每一该晶粒的下表面接触，以平坦化该高分子材料层，使得该高分子材料层充满在该些晶粒之间；
脱离该模具装置，以曝露出该高分子材料层的一表面；
脱离该基板及该黏着层，以曝露出每一该晶粒的该主动面及曝露出由该些凸出肋所构成的复数条渠道于该高分子材料层的该表面上，以形成一封胶体；
形成复数条扇出的金属线段，该些金属线段的一端与该些晶粒上的该些焊垫电性连接；
形成一保护层，以覆盖每一该晶粒的主动面及该每一该金属线段并曝露出每一该金属线段的另一端；
形成复数个电性连接组件，将该些电性连接组件与该些金属线段的另一端电性连接；及
切割该封胶体，以形成复数个各自独立的完成封装的晶粒，其中一该晶粒的四个面由该高分子材料层所包覆。
6、一种晶粒重新配置的封装方法，包括：
提供一圆片，具有一上表面及一背面，且该圆片上配置有复数个晶粒；形成复数个对准标志在该圆片的每一该晶粒的该背面的xX-Y方向上；
切割该圆片，以形成复数个晶粒且每一该晶粒具有一主动面并于该主动面上配置复数个焊垫；
贴附该些晶粒至一基板上，且该基板上配置有一黏着层，将每一该晶粒的该主动面以覆晶方式贴附在该基板的该黏着层上；
形成一高分子材料层在该基板及部份该些晶粒上；
覆盖一配置有复数个凸出肋的模具装置在该高分子材料层上，以平坦化该高分子材料层，使得该高分子材料层填满在该些晶粒之间并包覆住每一该晶粒；
脱离该模具装置，以曝露出该高分子材料层的一表面，并形成由该些凸出肋所构成的复数条渠道在该曝露的高分子材料层的该表面上；
脱离该基板及该黏着层，以曝露出每一该晶粒的该主动面的该些焊垫，以形成一封胶体；
形成复数条扇出的金属线段，该些金属线段的一端与该些晶粒上的该些焊垫电性连接；
形成一保护层，以覆盖每一该晶粒的该主动面及每一该金属线段并曝露出每一该金属线段的另一端；
形成复数个电性连接组件，将该些电性连接组件与该些金属线段的另一端电性连接；及
切割该封胶体，以形成复数个各自独立的完成封装的晶粒，其中每一该晶粒的五个面由该高分子材料层所包覆。
7、一种晶粒重新配置的封装方法，包括：
提供一圆片，具有一上表面及一背面，且该圆片上配置有复数个晶粒；形成复数个对准标志在该圆片的每一该晶粒的该背面的X-Y方向上；
切割该圆片，以形成复数个晶粒且每一该晶粒具有一主动面并于该主动面上配置复数个焊垫；
贴附该些晶粒至一基板上，且该基板上配置有一黏着层，将每一该晶粒的该主动面以覆晶方式贴附在该基板的该黏着层上；
形成一高分子材料层在该基板及部份该些晶粒上；
覆盖一配置有复数个凸出肋的模具装置在该高分子材料层上，并使该模具装置与每一该晶粒的下表面接触，以平坦化该高分子材料层，使得该高分子材料层填满在该些晶粒之间；
脱离该模具装置，以曝露出该高分子材料层的一表面，并形成由该些凸出肋所构成的复数条渠道在该曝露的高分子材料层的该表面上；
脱离该基板及该黏着层，以曝露出每一该晶粒的该主动面的该些焊垫，以形成一封胶体；
形成复数条扇出的金属线段，该些金属线段的一端与该些晶粒上的复数个焊垫电性连接；
形成一保护层，以覆盖每一该晶粒的主动面及每一该金属线段并曝露出每一该金属线段的另一端；
形成复数个电性连接组件，将该些电性连接组件与该些金属线段的另一端电性连接；及
切割该封胶体，以形成复数个各自独立的完成封装的晶粒，其中每一该晶粒的四个面系由该高分子材料层所包覆。
8、一种晶粒重新配置的封装方法，包括：
提供一圆片，具有一上表面及一背面，且该圆片上配置有复数个晶粒；形成复数个对准标志在该圆片的每一该晶粒的该背面的X-Y方向上；
切割该圆片，以形成复数个晶粒且每一该晶粒具有一主动面并于该主动面上配置复数个焊垫；
提供一黏着层，固接于一基板上，该黏着层上配置有复数个第一凸出肋；
贴附该些晶粒在该黏着层上，将每一该晶粒的该主动面以覆晶方式贴附在该黏着层的上，且该些晶粒之间是以该些第一凸出肋间隔；
形成一高分子材料层在该黏着层及部份该晶粒上；
覆盖一配置有复数个第二凸出肋的模具装置在该高分子材料层之上，以平坦化该高分子材料层，使得该高分子材料层填满于该些晶粒之间并包覆每一该些晶粒；
脱离该模具装置，以曝露出该高分子材料的一第一表面，并形成复数条第一渠道在曝露的该第一表面上；
脱离该基板及该黏着层，以曝露出每一该晶粒的该主动面的该些焊垫及曝露出该高分子材料层的一第二表面，以形成一封胶体，其中该第二表面上具有复数条第二渠道；
形成复数条扇出的金属线段，该些金属线段的一端与该些晶粒上的该些焊垫电性连接；
形成一保护层，以覆盖每一该晶粒的主动面及每一该金属线段并曝露出每一该金属线段的另一端；
形成复数个电性连接组件，将该些电性连接组件与该些金属线段的另一端电性连接；及
切割该封胶体，以形成复数个各自独立的完成封装的晶粒，其中每一该晶粒的五个面由该高分子材料层所包覆。
9、一种晶粒重新配置的封装结构，包括：
一晶粒，具有一主动面及一下表面，于该主动面上配置有复数个焊垫且于该下表面配置复数个对准标志；
一封胶体，用以包覆该晶粒的五个面且曝露出该晶粒的该主动面上的该些焊垫；
复数条扇出的金属线段，该些金属线段的一端与该些晶粒上的该些焊垫电性连接；
一保护层，用以覆盖该晶粒的该主动面及每一该金属线段并曝露出每一该金属线段的另一端；及
复数个电性连接组件，设置于该些扇出的金属线段的另一端上与该些焊垫形成电性连接。
10、一种晶粒重新配置的封装结构，包括：
一晶粒，具有一主动面及一下表面，于该主动面上配置有复数个焊垫且于该下表面配置复数个对准标志；
一封胶体，用以包覆该晶粒的四个面且曝露出该晶粒的该主动面上的该些焊垫及该晶粒的该下表面；
复数条扇出的金属线段，该些金属线段的一端与该些晶粒上的该些焊垫电性连接；
一保护层，用以覆盖该晶粒的该主动面及每一该金属线段并曝露出每一该金属线段的另一端；及
复数个电性连接组件，设置于该些金属线段的另一端上与该些焊垫形成电性连接。
CN200710188701A 2007-11-15 2007-11-15 晶粒重新配置的封装结构中使用对准标志的制作方法 Active CN100590823C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710188701A CN100590823C (zh) 2007-11-15 2007-11-15 晶粒重新配置的封装结构中使用对准标志的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710188701A CN100590823C (zh) 2007-11-15 2007-11-15 晶粒重新配置的封装结构中使用对准标志的制作方法

Publications (2)

Publication Number Publication Date
CN101436554A true CN101436554A (zh) 2009-05-20
CN100590823C CN100590823C (zh) 2010-02-17

Family

ID=40710911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710188701A Active CN100590823C (zh) 2007-11-15 2007-11-15 晶粒重新配置的封装结构中使用对准标志的制作方法

Country Status (1)

Country Link
CN (1) CN100590823C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054787A (zh) * 2010-10-21 2011-05-11 日月光半导体制造股份有限公司 堆栈式封装结构及其制造方法
CN102157453A (zh) * 2011-01-17 2011-08-17 日月光半导体制造股份有限公司 堆栈式封装结构及其制造方法
US8643167B2 (en) 2011-01-06 2014-02-04 Advanced Semiconductor Engineering, Inc. Semiconductor package with through silicon vias and method for making the same
CN110335815A (zh) * 2019-06-17 2019-10-15 浙江荷清柔性电子技术有限公司 柔性芯片的制备方法及柔性芯片

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054787A (zh) * 2010-10-21 2011-05-11 日月光半导体制造股份有限公司 堆栈式封装结构及其制造方法
CN102054787B (zh) * 2010-10-21 2013-08-14 日月光半导体制造股份有限公司 堆栈式封装结构及其制造方法
US8643167B2 (en) 2011-01-06 2014-02-04 Advanced Semiconductor Engineering, Inc. Semiconductor package with through silicon vias and method for making the same
CN102157453A (zh) * 2011-01-17 2011-08-17 日月光半导体制造股份有限公司 堆栈式封装结构及其制造方法
CN102157453B (zh) * 2011-01-17 2013-08-28 日月光半导体制造股份有限公司 堆栈式封装结构及其制造方法
CN110335815A (zh) * 2019-06-17 2019-10-15 浙江荷清柔性电子技术有限公司 柔性芯片的制备方法及柔性芯片

Also Published As

Publication number Publication date
CN100590823C (zh) 2010-02-17

Similar Documents

Publication Publication Date Title
CN107134438B (zh) 半导体器件和在半导体管芯周围形成绝缘层的方法
CN101477955B (zh) 小片重新配置的封装结构及封装方法
JP2001057404A (ja) 半導体装置およびその製造方法
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
CN101621041B (zh) 芯片重新配置的封装结构及其方法
CN101567322B (zh) 芯片的封装结构及其封装方法
CN101615583B (zh) 芯片堆栈结构的形成方法
CN101477956B (zh) 小片重新配置的封装结构及封装方法
CN100590823C (zh) 晶粒重新配置的封装结构中使用对准标志的制作方法
JP2001110829A (ja) 半導体装置およびその製造方法
CN101436553B (zh) 芯片重新配置的封装结构中使用金属凸块的制造方法
CN101615584B (zh) 芯片重新配置的封装方法
US11380644B2 (en) Semiconductor package including workpiece and method for fabricating the semiconductor package
CN101452862B (zh) 晶粒重新配置的封装方法
CN210200699U (zh) 一种键合墙体扇出器件的三维封装结构
CN100576478C (zh) 晶粒重新配置的封装方法
CN101609822A (zh) 芯片重新配置的封装结构及其方法
CN111554617A (zh) 一种芯片封装方法
JP2001267470A (ja) 半導体装置およびその製造方法
CN101488462B (zh) 模块化的多晶粒封装结构及其方法
CN206259335U (zh) 半导体装置
CN101447437B (zh) 晶粒重新配置的封装结构中使用预先配置的扇出结构
CN101465299B (zh) 芯片重新配置的封装结构中使用研磨的制造方法
CN101436552B (zh) 晶粒重新配置的封装结构中使用网状结构的制造方法
CN101572237B (zh) 模块化的晶粒封装结构及其方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant