CN100576478C - 晶粒重新配置的封装方法 - Google Patents
晶粒重新配置的封装方法 Download PDFInfo
- Publication number
- CN100576478C CN100576478C CN200710153248A CN200710153248A CN100576478C CN 100576478 C CN100576478 C CN 100576478C CN 200710153248 A CN200710153248 A CN 200710153248A CN 200710153248 A CN200710153248 A CN 200710153248A CN 100576478 C CN100576478 C CN 100576478C
- Authority
- CN
- China
- Prior art keywords
- crystal grain
- macromolecular material
- substrate
- active face
- those
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 242
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000012856 packing Methods 0.000 title claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 158
- 239000000758 substrate Substances 0.000 claims abstract description 112
- 238000004806 packaging method and process Methods 0.000 claims abstract description 42
- 229920000642 polymer Polymers 0.000 claims abstract description 19
- 238000005538 encapsulation Methods 0.000 claims description 10
- 230000000712 assembly Effects 0.000 claims description 2
- 238000000429 assembly Methods 0.000 claims description 2
- 239000004814 polyurethane Substances 0.000 description 20
- 235000012431 wafers Nutrition 0.000 description 20
- 239000002184 metal Substances 0.000 description 17
- 238000005516 engineering process Methods 0.000 description 14
- 229920002635 polyurethane Polymers 0.000 description 12
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 229920000800 acrylic rubber Polymers 0.000 description 8
- 229920000058 polyacrylate Polymers 0.000 description 8
- 229920002379 silicone rubber Polymers 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- NIXOWILDQLNWCW-UHFFFAOYSA-N 2-Propenoic acid Natural products OC(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000012536 packaging technology Methods 0.000 description 5
- 239000003292 glue Substances 0.000 description 4
- 229920001296 polysiloxane Polymers 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229920002050 silicone resin Polymers 0.000 description 4
- 239000004945 silicone rubber Substances 0.000 description 4
- SMZOUWXMTYCWNB-UHFFFAOYSA-N 2-(2-methoxy-5-methylphenyl)ethanamine Chemical compound COC1=CC=C(C)C=C1CCN SMZOUWXMTYCWNB-UHFFFAOYSA-N 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000008367 deionised water Substances 0.000 description 3
- 229910021641 deionized water Inorganic materials 0.000 description 3
- 229920006336 epoxy molding compound Polymers 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 239000000741 silica gel Substances 0.000 description 3
- 229910002027 silica gel Inorganic materials 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Packaging Frangible Articles (AREA)
Abstract
一种晶粒重新配置的封装方法，包括：提供复数个晶粒，每一该晶粒具有一有源面且该有源面上配置有复数个焊垫；贴附复数个晶粒至一基板上，每一晶粒以倒装方式将有源面与配置于基板上的黏着层连接；接着形成一高分子材料于基板及部份晶粒上；然后覆盖模具装置至高分子材料上，以平坦化高分子材料，使高分子材料充满于每一颗晶粒之间并包覆每一颗晶粒；然后脱离模具装置，以曝露出该高分子材料的表面；形成复数条切割道于曝露的高分子材料表面上；最后，脱离基板，以曝露出每一晶粒的有源面，以形成一封装体。
Description
技术领域
本发明是有关于一种半导体的封装方法，特别是有关于一种晶粒重新配置的封装方法。
背景技术
半导体技术已经发展的相当迅速，因此微型化的半导体晶粒(Dice)必须具有多样化的功能的需求，使得半导体晶粒必须要在很小的区域中配置更多的输入/输出垫(I/O pads)，因而使得金属接脚(pins)的密度也快速的提高了。因此，早期的导线架封装技术已经不适合高密度的金属接脚；故发展出一种球数组(Ball Grid Array：BGA)的封装技术，球数组封装除了有比导线架封装更高密度的优点外，其锡球也比较不容易损害与变形。
随着3C产品的流行，例如：行动电话(Cell Phone)、个人数字助理(PDA)或是iPOD等，都必须要将许多复杂的系统芯片放入一个非常小的空间中，因此为解决此一问题，一种称为「晶片级封装(wafer levelpackage；WLP)」的封装技术已经发展出来，其可以在切割晶片成为一颗颗的晶粒之前，就先对晶片进行封装。美国第5,323,051号专利即揭露了这种「晶片级封装」技术。然而，这种「晶片级封装」技术随着晶粒有源面上的焊垫(pads)数目的增加，使得焊垫(pads)的间距过小，除了会导致讯号耦合或讯让干扰的问题外，也会因为焊垫间距过小而造成封装的可靠度降低等问题。因此，当晶粒再更进一步的缩小后，使得前述的封装技术都无法满足。
为解决此一问题，美国第7,196,408号专利已揭露了一种将完成半导体工艺的晶片，经过测试及切割后，将测试结果为良好的晶粒(good die)重新放置于另一个基板上，然后再进行封装工艺，如此，使得这些被重新放置的晶粒间具有较宽的间距，故可以将晶粒上的焊垫适当分配，例如使用横向延伸(fan out)技术，因此可以有效解决因间距过小，除了会导致讯号耦合或讯让干扰的问题。
然而，为使半导体芯片能够有较小及较薄的封装结构，在进行晶片切割前，会先对晶片进行薄化处理，例如以背磨(backside lapping)方式将晶片薄化至2～20mil，然后再切割成一颗颗的晶粒。此一经过薄化处理的晶粒，经过重新配置在另一基板上，再以注模方式将复数个晶粒形成一封胶体；由于晶粒很薄，使得封胶体也是非常的薄，故当封胶体脱离基板之后，封胶体本身的应力会使得封胶体产生翘曲，增加后续进行切割工艺的困难。
发明内容
有鉴于背景技术中所述的封胶体翘曲的问题，本发明的目的是提供一种晶粒重新配置的封装方法，其可以有效地解决封胶体产生翘曲的问题。
为实现上述目的，本发明提供的晶粒重新配置的封装方法，包括：
提供复数个晶粒，每一该晶粒具有一有源面且该有源面上配置有复数个焊垫；
贴附该些晶粒至一基板上，每一该晶粒是以倒装方式将该有源面与一配置于该基板上的黏着层连接；
形成一高分子材料于该基板及部份该些晶粒上；
覆盖一模具装置至该高分子材料上，以平坦化该高分子材料，使该高分子材料充满于该些晶粒之间并包覆每一该晶粒；
脱离该模具装置，以曝露出该高分子材料的表面；
形成复数条切割道于该曝露的高分子材料表面上；及
脱离该基板，以曝露出每一该晶粒的该有源面，以形成一封装体。
本发明提供的晶粒重新配置的封装方法，包括：
提供复数个晶粒，每一该晶粒具有一有源面且该有源面上配置有复数个焊垫；
贴附该些晶粒至一基板上，每一该晶粒是以倒装方式将该有源面上的该些焊垫与一配置于该基板上的黏着层连接；
形成一高分子材料于该基板及部份该些晶粒上；
覆盖一模具装置至该高分子材料上，以平坦化该高分子材料，使该高分子材料充满于该些晶粒之间并包覆每一该晶粒；
脱离该模具装置，以曝露出该高分子材料的表面；
形成复数条切割道于该曝露的高分子材料表面上；
脱离该基板，以曝露出每一该晶粒的该有源面上的该些焊垫，以形成一封装体；
形成复数个电性连接组件，将该些电性连接组件与该些焊垫电性连接；及
切割该封装体，以形成复数个各自独立的完成封装的晶粒，其中每一该晶粒的5个面被该高分子材料所包覆。
本发明提供的晶粒重新配置的封装方法，包括：
提供复数个晶粒，每一该晶粒具有一有源面且该有源面上配置有复数个焊垫；
贴附该些晶粒至一基板上，每一该晶粒是以倒装方式将该有源面上的该些焊垫与一配置于该基板上的黏着层连接；
覆盖一模具装置至该基板，以形成一空间；
注入一高分子材料于该空间中，使该高分子材料充满于该些晶粒之间并包覆每一该晶粒；
脱离该模具装置，以曝露出该高分子材料的表面；
形成复数条切割道于该曝露的高分子材料表面上；及
脱离该基板，以曝露出每一该晶粒的该有源面上的该些焊垫，以形成一封装体。
本发明提供的晶粒重新配置的封装方法，包括：
提供复数个晶粒，每一该晶粒具有一有源面且该有源面上配置有复数个焊垫；
提供一黏着层，固接于一基板上，该黏着层上配置有复数个凸出肋(rib)；
贴附该些晶粒至该基板上，每一该晶粒是以倒装方式将该有源面贴附于该黏着层上且该些晶粒间以该些凸出肋间隔；
形成一高分子材料于该基板及部份该些晶粒上；
覆盖一模具装置至该高分子材料上，以平坦化该高分子材料，使该高分子材料充满于该些晶粒之间并包覆每一该晶粒；
脱离该模具装置，以曝露出该高分子材料的表面；及
脱离该基板，以曝露出每一该晶粒的该有源面及曝露出复数条渠道于该高分子材料表面上，以形成一封装体。
本发明提供的晶粒重新配置的封装方法，包括：
提供复数个晶粒，每一该晶粒具有一有源面且该有源面上配置有复数个焊垫；
提供一黏着层，固接于一基板上，该黏着层上配置有复数个凸出肋(rib)；
贴附该些晶粒至该基板上，每一该晶粒是以倒装方式将该有源面贴附于该黏着层上且该些晶粒间以该些凸出肋间隔；
覆盖一模具装置至该基板，以形成一空间；
注入一高分子材料于该空间中，使该高分子材料充满于该些晶粒之间并包覆每一该晶粒；
脱离该模具装置，以曝露出该高分子材料的表面；及
脱离该基板，以曝露出每一该晶粒的该有源面及曝露出复数条渠道于该高分子材料表面，以形成一封装体。
本发明提供的晶粒重新配置的封装方法，包括：
提供复数个晶粒，每一该晶粒具有一有源面且该有源面上配置有复数个焊垫；
贴附该些晶粒至一基板上，每一该晶粒是以倒装方式将该有源面与一配置于该基板上的黏着层连接；
形成一高分子材料于该基板及部份该晶粒上；
覆盖一模具装置至该高分子材料上，以平坦化该高分子材料，使该高分子材料充满于该些晶粒之间并包覆每一该晶粒，其中该模具装置上配置有复数个凸出肋(rib)；
脱离该模具装置，以曝露出该高分子材料的表面，并形成复数条渠道于该曝露的高分子材料表面上；及
脱离该基板，以曝露出每一该晶粒的该有源面，以形成一封装体。
本发明提供的晶粒重新配置的封装方法，包括：
提供复数个晶粒，每一该晶粒具有一有源面且该有源面上配置有复数个焊垫；
提供一黏着层，固接于一基板上，该黏着层上配置有复数个第一凸出肋(rib)；
贴附该些晶粒至该基板上，每一该晶粒是以倒装方式将该有源面贴附于该黏着层上且该些晶粒间以该些凸出肋间隔；
形成一高分子材料于该基板及部份该晶粒上；
覆盖一模具装置至该高分子材料上，以平坦化该高分子材料，使该高分子材料充满于该些晶粒之间并包覆每一该晶粒，其中该模具装置上配置有复数个第二凸出肋(rib)；
脱离该模具装置，以曝露出该高分子材料的一第一表面，并形成复数条第一渠道于该曝露的一第一表面上；及
脱离该基板，以曝露出每一该晶粒的该有源面及曝露出该高分子材料的一第二表面，以形成一封装体，其中该第二表面上具有复数第二条渠道。
本发明提供的晶粒重新配置的封装方法，包括：
提供复数个晶粒，每一该晶粒具有一有源面且该有源面上配置有复数个焊垫；
贴附该复数个晶粒至一基板上，每一该晶粒是以倒装方式将该有源面与一配置于该基板上的黏着层连接；
覆盖一模具装置至该基板上，以形成一空间，其中该模具装置上配置有复数个凸出肋(rib)；
注入一高分子材料于该空间中，使该高分子材料充满于该些晶粒之间并包覆每一该晶粒；
脱离该模具装置，以曝露出该高分子材料的表面，并形成复数条渠道于该曝露的高分子材料表面上；及
脱离该基板，以曝露出每一该晶粒的该有源面，以形成一封装体。
上述的封装方法，其进一步于脱离该模具装置之前，执行一烘烤步骤以固化该高分子材料。
本发明提供的晶粒重新配置的封装方法所形成的封装体结构，包括：提供复数个晶粒，每一该晶粒具有一有源面且该有源面上配置有复数个焊垫，贴附该些晶粒至一基板上，每一该晶粒是以倒装方式将该有源面与一配置于该基板上的黏着层连接，覆盖一模具装置至该基板上，以形成一空间，其中该模具装置上配置有复数个凸出肋(rib)；
注入一高分子材料于该空间中，使该高分子材料充满于该些晶粒之间并包覆每一该晶粒；脱离该模具装置，以曝露出该高分子材料的表面，并形成复数条渠道于该曝露的高分子材料表面上；脱离该基板，以曝露出每一该晶粒的该有源面，以形成一封装体，此封装体的特征在于：
已曝露的每一该晶粒的该高分子材料的四个角均为钝角。
本发明提供的晶粒重新配置的封装方法，使封胶体本身可以克服应力而会使得封胶体在脱离基板后，保持平整，可有效提高制造的良率及可靠度。
本发明提供的晶粒重新配置的封装方法，其可以将12时晶片所切割出来的晶粒重新配置于8时晶片的基板上，如此可以有效运用8时晶片的即有的封装设备，而无需重新设立12时晶片的封装设备，可以降低12时晶片的封装成本。
本发明提供的晶粒重新配置的封装方法，使得进行封装的芯片都是“已知是功能正常的芯片”(Known good die)，可以节省封装材料，故也可以降低工艺的成本。
附图说明
图1是公知技术的示意图；
图2A～2C是本发明的一实施例的剖视图；
图3A～3C是本发明的另一实施例的剖视图；
图4A～4C是系本发明的另一实施例的剖视图；及
图5A、5B是本发明的另一实施例的剖视图。
附图中主要组件符号说明：
100 基板
110 晶粒
111 焊垫
115 钝角
120 金属线
130 导电组件
200 黏着层
210 凸出肋
220 渠道
400 高分子材料
410 切割道
500 模具装置
510 凸出肋
520 渠道
具体实施方式
本发明在此所探讨的方向为一种晶粒重新配置的封装方法，将复数个晶粒重新配置于另一基板上，然后进行封装的方法。为了能彻底地了解本发明，将在下列描述中提出详尽的步骤及其组成。显然地，本发明的施行并未限定芯片堆栈方式的技术人员所熟悉的特殊细节。另一方面，众所周知的芯片形成方式以及芯片薄化等后段工艺的详细步骤并未描述于细节中，以避免造成本发明不必要的限制。然而，对于本发明的较佳实施例，则会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其它的实施例中，且本发明的范围不受限定，其以申请的权利范围为准。
在现代的半导体封装工艺中，均是将一个已经完成前段工艺(FrontEnd Process)的晶片(wafer)先进行薄化处理(Thinning Process)，例如将芯片的厚度研磨至2～20mil之间；然后，进行晶片的切割(sawingprocess)以形成一颗颗的晶粒110；然后，使用取放装置(pick and place)将一颗颗的晶粒逐一放置于另一个基板100上，如图1所示。很明显地，基板100上的晶粒间隔区域比晶粒110大，因此，可以使得这些被重新放置的晶粒110间具有较宽的间距，故可以将晶粒110上的焊垫适当分配。此外，本实施例所使用的封装方法，可以将12时晶片所切割出来的晶粒110重新配置于8时晶片的基板上，如此可以有效运用8时晶片即有的封装设备，而无需重新设立12时晶片的封装设备，可以降低12时晶片的封装成本。然后要强调的是，本发明的实施例并未限定使用8时晶片大小的基板，其只要能提供承载的功能者，例如：玻璃、石英、陶瓷、电路板或金属薄板(metal foil)等，均可作为本实施例的基板100，因此基板100的形状也未加以限制。
接着，请参考图2A，是本发明相对图1的AA线段的剖面示意图。如图2A所示，首先，在基板100上配置有一黏着层200，此黏着层200为一具有弹性的黏着材料，例如硅橡胶(silicone rubber)、硅树脂(siliconeresin)、弹性聚氨酯(polyurethane，PU)、多孔聚氨酯(polyurethane，PU)、丙烯酸橡胶(acrylic rubber)或晶粒切割胶等。接着，使用取放装置(未显示于图中)将晶粒110逐一放置并贴附至基板100上的黏着层200，其中晶粒110是以倒装(flip chip)方式将其有源面上的焊垫111与基板上的黏着层200连接；接着，于基板100及部份晶粒110上涂布高分子材料400，并且使用一模具装置500将高分子材料400压平，使得高分子材料400形成一平坦化的表面并且使得高分子材料400充满于晶粒110之间并包覆每一晶粒110；此高分子材料400可以为硅胶、环氧树脂、丙烯酸(acrylic)、或苯环丁烯(BCB)等材料。
接着，可以选择性地对平坦化的高分子材料400进行一烘烤程序，以使高分子材料400固化。再接着，进行脱模程序，将模具装置500与固化后的高分子材料400分离，以裸露出平坦化的高分子材料400的表面；然后，使用切割刀(未显示于图中)在高分子材料400的表面上形成复数条切割道410，如图2B所示；每一切割道410的深度为0.5～1密尔(mil)，而切割道410的宽度则为5至25微米。在一较佳得实施例中，此切割道410可以是相互垂直交错，并且可以作为实际切割晶粒时的参考线。
最后，将高分子材料400与黏着层200分离，例如将高分子材料400与基板100一起放入去离子水的槽中，使高分子材料400与黏着层200分离，形成一个封装体；此封装体包覆每一颗晶粒110，并且只曝露出每一晶粒110的有源面上的焊垫111。由于封装体的相对于晶粒110的有源面的背面上有复数条切割道410，因此当高分子材料400与基板100剥离后，封装体上的应力会被这些切割道410所形成的区域所抵消，故可有效地解决封装体翘曲的问题。
接着，如图2C所示，在晶粒110的焊垫111上形成复数个延长的金属线120，每一金属线120的一端与焊垫111电性连接，并且再于金属线120的另一端上形成复数个导电组件130后，例如：锡球，即可进行最后的晶粒切割，以完成封装工艺。很明显地，在本实施例中的每一颗晶粒110的5个面都被高分子材料400所包覆每一颗晶粒110，仅有晶粒110的有源面上的焊垫111曝露出来。
在上述实施例中，形成平坦化的高分子材料400的方式可以选择使用注模方式(molding process)来形成。此时，将一模具装置500覆盖至基板100上，并且使模具装置500与晶粒110间保持一空间，因此可以将高分子材料400，例如环氧树脂模封材料(Epoxy Molding Compound；EMC)，注入模具装置500与晶粒110的空间中，使得高分子材料400形成一平坦化的表面并且使得高分子材料400充满于晶粒110之间并包覆每一晶粒110。由于，使用注模方式来包覆每一晶粒110后，其制造过程与前述方式相同，故不再赘述。
接下来，请参考图3A，是本发明的晶粒重新配置封装方法的另一实施例。如图3A所示，在基板100上配置有一黏着层200，此黏着层200为一具有弹性的黏着材料，同时，于黏着层200上再形成复数个凸出肋(ribs)210。在一较佳实施例，此复数个凸出肋210是以相互垂直交错的方式形成；而此黏着层200可以是硅橡胶(silicone rubber)、硅树脂(siliconeresin)、弹性聚氨酯(polyurethane，PU)、多孔聚氨酯(polyurethane，PU)、丙烯酸橡胶(acrylic rubber)或晶粒切割胶等材料所形成；而凸出肋210则可以是硅橡胶(silicone rubber)、硅树脂(silicone resin)、弹性聚氨酯(polyurethane，PU)、多孔聚氨酯(polyurethane，PU)、丙烯酸橡胶(acrylicrubber)、polyimide或晶粒切割胶等材料所形成。接着，使用取放装置(未显示于图中)将晶粒110逐一放置并贴附至基板100上的黏着层200以及凸出肋210之间，其中晶粒110是以倒装(flip chip)方式将其有源面上的焊垫111与基板上的黏着层200连接；接着，于基板100及部份晶粒110上涂布高分子材料400，并且使用一模具装置500将高分子材料400压平，使得高分子材料400形成一平坦化的表面并且使得高分子材料400充满于晶粒110之间并包覆每一晶粒110；此高分子材料400可以为硅胶、环氧树脂、丙烯酸(acrylic)、或苯环丁烯(BCB)等材料。
此外，高分子材料400也可以选择使用注模方式(molding process)来形成。同样地，将模具装置500覆盖至基板100上，并且使模具装置500与晶粒110间保持一空间，因此可以将高分子材料400，例如环氧树脂模封材料(Epoxy Molding Compound；EMC)，注入模具装置500与晶粒110的空间中，使得高分子材料400形成一平坦化的表面并且使得高分子材料400充满于晶粒110之间并包覆每一晶粒110。
接着，在完成高分子材料400的程序后，可以选择性地对平坦化的高分子材料400进行一烘烤程序，以使高分子材料400固化。再接着，进行脱模程序，将模具装置500与固化后的高分子材料400分离，以裸露出平坦化的高分子材料400的表面，如图3B所示。最后，将高分子材料400与黏着层200分离，例如将高分子材料400与基板100一起放入去离子水的槽中，使高分子材料400与黏着层200分离，形成一个封装体；此封装体包覆每一颗晶粒110，并且曝露出每一晶粒110的有源面上的焊垫111以及复数条由肋210所形成的渠道220于高分子材料表面上，如图3C所示。由于封装体的高分子材料400与基板100剥离后，封装体上的应力会被复数条渠道220所抵消，故可有效地解决封装体翘曲的问题。同样地，可以在晶粒110的焊垫111上形成复数个延长的金属线120，每一金属线120的一端与焊垫111电性连接，并且再于金属线120的另一端上形成复数个导电组件130后，例如：锡球，即可进行最后的晶粒切割，以完成封装工艺。很明显地，在本实施例中的每一颗晶粒110的5个面都被高分子材料400所包覆每一颗晶粒110，仅有晶粒110的有源面上的焊垫111曝露出来。
接下来，请参考图4A，是本发明的晶粒重新配置封装方法的再一实施例。如图4A所示，在基板100上配置有一黏着层200，此黏着层200为一具有弹性的黏着材料，而此黏着层200可以是硅橡胶(silicone rubber)、硅树脂(silicone resin)、弹性PU、多孔PU、丙烯酸橡胶(acrylic rubber)或晶粒切割胶等材料所形成。接着，使用取放装置(未显示于图中)将晶粒110逐一放置并贴附至基板100上的黏着层200以及凸出肋210之间，其中晶粒110是以倒装(flip chip)方式将其有源面上的焊垫111与基板上的黏着层200连接；接着，于基板100及部份晶粒110上涂布高分子材料400，并且使用一个具有复数个凸出肋510的模具装置500将高分子材料400压平，使得高分子材料400充满于晶粒110之间并包覆每一晶粒110；此高分子材料400可以为硅胶、环氧树脂、丙烯酸(acrylic)、或苯环丁烯(BCB)等材料。
此外，高分子材料400也可以选择使用注模方式(molding process)来形成，如图4B所示。同样地，将一个具有复数个凸出肋510的模具装置500覆盖至基板100上，并且使具有复数个凸出肋510的模具装置500与晶粒110间保持一空间，因此可以将高分子材料400，例如环氧树脂模封材料(Epoxy Molding Compound；EMC)，注入具有复数个凸出肋510的模具装置500与晶粒110的空间中，使得高分子材料400充满于晶粒110之间并包覆每一晶粒110。
接着，在完成高分子材料400的程序后，可以选择性地对平坦化的高分子材料400进行一烘烤程序，以使高分子材料400固化。再接着，进行脱模程序，将具有复数个凸出肋510的模具装置500与固化后的高分子材料400分离，在高分子材料400的表面上裸露出复数条由肋510所形成的渠道520。最后，将高分子材料400与黏着层200分离，例如将高分子材料400与基板100一起放入去离子水的槽中，使高分子材料400与黏着层200分离，形成一个封装体。此封装体包覆每一颗晶粒110，并且曝露出每一晶粒110的有源面上的焊垫111，而在晶粒110的有源的背面侧的高分子材料表面上则有复数条渠道520，如图4C所示。由于封装体的高分子材料400与基板100剥离后，封装体上的应力会被复数渠道520所抵消，故可有效地解决封装体翘曲的问题。同样地，可以在晶粒110的焊垫111上形成复数个延长的金属线120，每一金属线120的一端与焊垫111电性连接，并且再于金属线120的另一端上形成复数个导电组件130后，例如：锡球，即可进行最后的晶粒切割，以完成封装工艺。很明显地，在本实施例中的每一颗晶粒110的5个面都被高分子材料400所包覆每一颗晶粒110，仅有晶粒110的有源面上的焊垫111曝露出来。
在此要强调的是，在本实施例进行注模的过程中，使用具有复数个凸出肋510的模具装置500覆盖至基板100上，因为当模流注入后，由于大气压力的原因，会在凸出肋510的每一个封闭的角落上形成气室，使得模流无法注入，而形成近似圆弧形的钝角115结构，如图4C所示。
接下来，请参考图5A，是本发明的晶粒重新配置封装方法的再一实施例。如图5A所示，是将图3A与图4A的实施例合并使用，而其形成的过程不再赘述。很明显地，本实施例可以在高分子材料400的正面与背面均形成复数条渠道220/520，故封装体上的应力会被复数条渠道220/520所抵消，故可有效地解决封装体翘曲的问题。同样地，可以在晶粒110的焊垫111上形成复数个延长的金属线120，每一金属线120的一端与焊垫111电性连接，并且再于金属线120的另一端上形成复数个导电组件130后，例如：锡球，即可进行最后的晶粒切割，以完成封装工艺。很明显地，在本实施例中的每一颗晶粒110的5个面都被高分子材料400所包覆每一颗晶粒110，仅有晶粒110的有源面上的焊垫111曝露出来，如图5B所示。
在此要强调的是，在本实施例进行注模的过程中，使用具有复数个凸出肋510的模具装置500覆盖至基板100上，因为当模流注入后，由于大气压力的原因，会在凸出肋510的每一个封闭的角落上形成气室，使得模流无法注入，而形成近似圆弧形的钝角115结构。
显然地，依照上面实施例中的描述，本发明可能有许多的修正与差异。因此需要在其附加的权利要求范围内加以理解，除了上述详细的描述外，本发明还可以广泛地在其它的实施例中施行。上述仅为本发明的较佳实施例而已，并非用以限定本发明申请的权利要求范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在申请的权利要求范围内。
Claims (10)
1、一种晶粒重新配置的封装方法，包括：
提供复数个晶粒，每一该晶粒具有一有源面且该有源面上配置有复数个焊垫；
贴附该些晶粒至一基板上，每一该晶粒是以倒装方式将该有源面与一配置于该基板上的黏着层连接；
形成一高分子材料于该基板及部份该些晶粒上；
覆盖一模具装置至该高分子材料上，以平坦化该高分子材料，使该高分子材料充满于该些晶粒之间并包覆每一该晶粒；
脱离该模具装置，以曝露出该高分子材料的表面；
形成复数条切割道于该曝露的高分子材料表面上；及
脱离该基板，以曝露出每一该晶粒的该有源面，以形成一封装体。
2、一种晶粒重新配置的封装方法，包括：
提供复数个晶粒，每一该晶粒具有一有源面且该有源面上配置有复数个焊垫；
贴附该些晶粒至一基板上，每一该晶粒是以倒装方式将该有源面上的该些焊垫与一配置于该基板上的黏着层连接；
形成一高分子材料于该基板及部份该些晶粒上；
覆盖一模具装置至该高分子材料上，以平坦化该高分子材料，使该高分子材料充满于该些晶粒之间并包覆每一该晶粒；
脱离该模具装置，以曝露出该高分子材料的表面；
形成复数条切割道于该曝露的高分子材料表面上；
脱离该基板，以曝露出每一该晶粒的该有源面上的该些焊垫，以形成一封装体；
形成复数个电性连接组件，将该些电性连接组件与该些焊垫电性连接；及
切割该封装体，以形成复数个各自独立的完成封装的晶粒，其中每一该晶粒的5个面被该高分子材料所包覆。
3、一种晶粒重新配置的封装方法，包括：
提供复数个晶粒，每一该晶粒具有一有源面且该有源面上配置有复数个焊垫；
贴附该些晶粒至一基板上，每一该晶粒是以倒装方式将该有源面上的该些焊垫与一配置于该基板上的黏着层连接；
覆盖一模具装置至该基板，以形成一空间；
注入一高分子材料于该空间中，使该高分子材料充满于该些晶粒之间并包覆每一该晶粒；
脱离该模具装置，以曝露出该高分子材料的表面；
形成复数条切割道于该曝露的高分子材料表面上；及
脱离该基板，以曝露出每一该晶粒的该有源面上的该些焊垫，以形成一封装体。
4、一种晶粒重新配置的封装方法，包括：
提供复数个晶粒，每一该晶粒具有一有源面且该有源面上配置有复数个焊垫；
提供一黏着层，固接于一基板上，该黏着层上配置有复数个凸出肋；
贴附该些晶粒至该基板上，每一该晶粒是以倒装方式将该有源面贴附于该黏着层上且该些晶粒间以该些凸出肋间隔；
形成一高分子材料于该基板及部份该些晶粒上；
覆盖一模具装置至该高分子材料上，以平坦化该高分子材料，使该高分子材料充满于该些晶粒之间并包覆每一该晶粒；
脱离该模具装置，以曝露出该高分子材料的表面；及
脱离该基板，以曝露出每一该晶粒的该有源面及曝露出复数条渠道于该高分子材料表面上，以形成一封装体。
5、一种晶粒重新配置的封装方法，包括：
提供复数个晶粒，每一该晶粒具有一有源面且该有源面上配置有复数个焊垫；
提供一黏着层，固接于一基板上，该黏着层上配置有复数个凸出肋；
贴附该些晶粒至该基板上，每一该晶粒是以倒装方式将该有源面贴附于该黏着层上且该些晶粒间以该些凸出肋间隔；
覆盖一模具装置至该基板，以形成一空间；
注入一高分子材料于该空间中，使该高分子材料充满于该些晶粒之间并包覆每一该晶粒；
脱离该模具装置，以曝露出该高分子材料的表面；及
脱离该基板，以曝露出每一该晶粒的该有源面及曝露出复数条渠道于该高分子材料表面，以形成一封装体。
6、一种晶粒重新配置的封装方法，包括：
提供复数个晶粒，每一该晶粒具有一有源面且该有源面上配置有复数个焊垫；
贴附该些晶粒至一基板上，每一该晶粒是以倒装方式将该有源面与一配置于该基板上的黏着层连接；
形成一高分子材料于该基板及部份该晶粒上；
覆盖一模具装置至该高分子材料上，以平坦化该高分子材料，使该高分子材料充满于该些晶粒之间并包覆每一该晶粒，其中该模具装置上配置有复数个凸出肋；
脱离该模具装置，以曝露出该高分子材料的表面，并形成复数条渠道于该曝露的高分子材料表面上；及
脱离该基板，以曝露出每一该晶粒的该有源面，以形成一封装体。
7、一种晶粒重新配置的封装方法，包括：
提供复数个晶粒，每一该晶粒具有一有源面且该有源面上配置有复数个焊垫；
提供一黏着层，固接于一基板上，该黏着层上配置有复数个第一凸出肋；
贴附该些晶粒至该基板上，每一该晶粒是以倒装方式将该有源面贴附于该黏着层上且该些晶粒间以该些凸出肋间隔；
形成一高分子材料于该基板及部份该晶粒上；
覆盖一模具装置至该高分子材料上，以平坦化该高分子材料，使该高分子材料充满于该些晶粒之间并包覆每一该晶粒，其中该模具装置上配置有复数个第二凸出肋；
脱离该模具装置，以曝露出该高分子材料的一第一表面，并形成复数条第一渠道于该曝露的一第一表面上；及
脱离该基板，以曝露出每一该晶粒的该有源面及曝露出该高分子材料的一第二表面，以形成一封装体，其中该第二表面上具有复数第二条渠道。
8、一种晶粒重新配置的封装方法，包括：
提供复数个晶粒，每一该晶粒具有一有源面且该有源面上配置有复数个焊垫；
贴附该复数个晶粒至一基板上，每一该晶粒是以倒装方式将该有源面与一配置于该基板上的黏着层连接；
覆盖一模具装置至该基板上，以形成一空间，其中该模具装置上配置有复数个凸出肋；
注入一高分子材料于该空间中，使该高分子材料充满于该些晶粒之间并包覆每一该晶粒；
脱离该模具装置，以曝露出该高分子材料的表面，并形成复数条渠道于该曝露的高分子材料表面上；及
脱离该基板，以曝露出每一该晶粒的该有源面，以形成一封装体。
9、根据权利要求1、2、3、4、5、6、7或8所述的封装方法，其进一步于脱离该模具装置之前，执行一烘烤步骤以固化该高分子材料。
10、一种晶粒重新配置的封装方法所形成的封装体结构，包括：提供复数个晶粒，每一该晶粒具有一有源面且该有源面上配置有复数个焊垫，贴附该些晶粒至一基板上，每一该晶粒是以倒装方式将该有源面与一配置于该基板上的黏着层连接，覆盖一模具装置至该基板上，以形成一空间，其中该模具装置上配置有复数个凸出肋；及
注入一高分子材料于该空间中，使该高分子材料充满于该些晶粒之间并包覆每一该晶粒；脱离该模具装置，以曝露出该高分子材料的表面，并形成复数条渠道于该曝露的高分子材料表面上；脱离该基板，以曝露出每一该晶粒的该有源面，以形成一封装体，此封装体的特征在于：
已曝露的每一该晶粒的该高分子材料的四个角均为钝角。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710153248A CN100576478C (zh) | 2007-09-29 | 2007-09-29 | 晶粒重新配置的封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710153248A CN100576478C (zh) | 2007-09-29 | 2007-09-29 | 晶粒重新配置的封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101399212A CN101399212A (zh) | 2009-04-01 |
| CN100576478C true CN100576478C (zh) | 2009-12-30 |
Family
ID=40517649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710153248A Active CN100576478C (zh) | 2007-09-29 | 2007-09-29 | 晶粒重新配置的封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100576478C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL2010252C2 (en) * | 2013-02-06 | 2014-08-07 | Boschman Tech Bv | Semiconductor product processing method, including a semiconductor product encapsulation method and a semiconductor product carrier-mounting method, and corresponding semiconductor product processing apparatus. |
| TWI497664B (zh) * | 2013-05-17 | 2015-08-21 | 矽品精密工業股份有限公司 | 半導體封裝件之製法 |
| US9905515B2 (en) | 2014-08-08 | 2018-02-27 | Mediatek Inc. | Integrated circuit stress releasing structure |
-
2007
- 2007-09-29 CN CN200710153248A patent/CN100576478C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101399212A (zh) | 2009-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10964554B2 (en) | Wafer-level fan-out package with enhanced performance | |
| US7888179B2 (en) | Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof | |
| KR19990009095A (ko) | Le방법을 이용한 칩사이즈 패키지(csp) 제조방법 | |
| JP2001057404A (ja) | 半導体装置およびその製造方法 | |
| CN101621041B (zh) | 芯片重新配置的封装结构及其方法 | |
| US20200115220A1 (en) | Wafer-level fan-out package with enhanced performance | |
| US11380558B2 (en) | Optical sensor packaging system | |
| CN101567322B (zh) | 芯片的封装结构及其封装方法 | |
| US7129119B2 (en) | Method for fabricating semiconductor packages | |
| US20220165632A1 (en) | Three-dimensional packaging structure and method for fan-out of bonding wall of device | |
| KR20100009896A (ko) | 반도체 소자 패키지 및 그 제조 방법 | |
| CN101615583B (zh) | 芯片堆栈结构的形成方法 | |
| CN100576478C (zh) | 晶粒重新配置的封装方法 | |
| CN100590823C (zh) | 晶粒重新配置的封装结构中使用对准标志的制作方法 | |
| CN101615584B (zh) | 芯片重新配置的封装方法 | |
| CN101436553B (zh) | 芯片重新配置的封装结构中使用金属凸块的制造方法 | |
| CN210200699U (zh) | 一种键合墙体扇出器件的三维封装结构 | |
| CN101452862B (zh) | 晶粒重新配置的封装方法 | |
| CN101609822A (zh) | 芯片重新配置的封装结构及其方法 | |
| CN101488462B (zh) | 模块化的多晶粒封装结构及其方法 | |
| CN101436552B (zh) | 晶粒重新配置的封装结构中使用网状结构的制造方法 | |
| CN101572237B (zh) | 模块化的晶粒封装结构及其方法 | |
| CN101447437B (zh) | 晶粒重新配置的封装结构中使用预先配置的扇出结构 | |
| CN101465299A (zh) | 芯片重新配置的封装结构中使用研磨的制造方法 | |
| CN101452863B (zh) | 晶粒重新配置的封装结构中使用顺应层的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |