CN101621041B - 芯片重新配置的封装结构及其方法 - Google Patents

芯片重新配置的封装结构及其方法 Download PDF

Info

Publication number
CN101621041B
CN101621041B CN2008101279204A CN200810127920A CN101621041B CN 101621041 B CN101621041 B CN 101621041B CN 2008101279204 A CN2008101279204 A CN 2008101279204A CN 200810127920 A CN200810127920 A CN 200810127920A CN 101621041 B CN101621041 B CN 101621041B
Authority
CN
China
Prior art keywords
chip
polymer material
material layer
metal wire
wire sections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101279204A
Other languages
English (en)
Other versions
CN101621041A (zh
Inventor
陈煜仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Original Assignee
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BERMUDA CHIPMOS TECHNOLOGIES Co Ltd, Chipmos Technologies Inc filed Critical BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Priority to CN2008101279204A priority Critical patent/CN101621041B/zh
Publication of CN101621041A publication Critical patent/CN101621041A/zh
Application granted granted Critical
Publication of CN101621041B publication Critical patent/CN101621041B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种芯片重新配置的封装结构，包括：一芯片，其主动面上配置有多个焊垫；一第一高分子材料层，覆盖于芯片的主动面上并通过多个导电柱与焊垫电性连接；一封胶体，用以包覆芯片的四个面；一第二高分子材料层，覆盖于封胶体以及第一高分子材料层上并曝露出多个导电柱；多条扇出的金属线段覆盖于第二高分子材料层上且每一金属线段的一端与每一导电柱电性连接；多个导电元件与每一金属线段的另一端电性连接；一基板，其由一黏着层与芯片的下表面固接。

Description

芯片重新配置的封装结构及其方法
技术领域
本发明有关一种半导体封装方法，特别是将不同尺寸大小及功能的芯片进行重新配置的封装封方法。
背景技术
半导体的技术已经发展的相当的迅速，因此微型化的半导体芯片(Dice)必须具有多样化的功能的需求，使得半导体芯片必须要在很小的区域中配置更多的输入/输出垫(I/0pads)，因而使得金属接脚(pins)的密度也快速的提高了。因此，早期的导线架封装技术已经不适合高密度的金属接脚；故发展出一种球阵列(BallGrid Array：BGA)的封装技术，球阵列封装除了有比导线架封装更高密度的优点外，其锡球也比较不容易损害与变形。
随着3C产品的流行，例如：移动电话(Cell Phone)、个人数字助理(PDA)或是iPod等，都必须要将许多复杂的系统芯片放入一个非常小的空间中，因此为解决此一问题，一种称为“晶片级封装(wafer level package；WLP)”的封装技术已经发展出来，其可以在切割晶片成为一个个的芯片之前，就先对晶片进行封装。美国专利公告第5,323,051号专利即揭露了这种“晶片级封装”技术。然而，这种“晶片级封装”技术随着芯片主动面上的焊垫(pads)数目的增加，使得焊垫(pads)的间距过小，除了会导致信号耦合或信号干扰的问题外，也会因为焊垫间距过小而造成封装的可靠度降低等问题。因此，当芯片再更进一步的缩小后，使得前述的封装技术都无法满足。
为解决此一问题，美国专利公告第7,196,408号已揭露了一种将完成半导体工序的晶片，经过测试及切割后，将测试结果为良好的芯片(good die)重新放置于另一个基板之上，然后再进行封装工序，如此，使得这些被重新放置的芯片间具有较宽的间距，故可以将芯片上的焊垫适当的分配，例如使用向外延伸(fan out)技术，因此可以有效解决因间距过小，除了会导致信号耦合或信号干扰的问题。
然而，为使半导体芯片能够有较小及较薄的封装结构，在进行晶片切割前，会先对晶片进行薄化处理，例如以背磨(backside lapping)方式将晶片薄化至2～20密耳(mil)，然后再切割成一个个的芯片。此一经过薄化处理的芯片，经过重新配置在另一基板上，再以注模方式将多个芯片形成一封装体；由于芯片很薄，使得封装体也是非常的薄，故当封装体脱离基板之后，封装体本身的应力会使得封装体产生翘曲，增加后续进行切割工序的困难。
另外，在晶片切割之后，重新配置在另一个基板时，由于新的基板的尺寸较原来的尺寸为大，因此在后续植球工序中，会无法对准，其封装结构可靠度降低。为此，本发明提供一种预先将铜柱形成于芯片上的焊垫，然后再通过薄化工序将铜柱曝露出来，故可以有效地解决植球时无法对准以及封装体产生翘曲的问题。
此外，在整个封装的过程中，还会产生植球时，制造设备会对芯片产生局部过大的压力，而可能损伤芯片的问题；同时，也可能因为植球的材料造成与芯片上的焊垫间的电阻值变大，而影响芯片的性能等问题。为此，本发明提供再一种预先将铜柱形成于芯片上的焊垫，然后再通过薄化工序将铜柱暴露出来，接着再以向外延伸(fan out)技术将植球做适当的配置，除可有效解决损伤芯片的问题，也可同时解决焊垫的间距过小等问题。
发明内容
有鉴于发明背景中所述的植球对准以及封装体翘曲的问题，本发明提供一种利用芯片重新配置的封装结构及其方法，来将多个芯片重新进行配置并进行封装的方法。故本发明的主要目的在于提供一种在芯片上形成导电柱，然后通过薄化工序将导电柱曝露出来，以便在芯片重新配置的封装过程中可以对准，可有效提高制造的良率及可靠度。
本发明的另一主要目的在于提供一种在芯片重新配置的封装方法，是将不同尺寸大小及功能的芯片重新配置在一基板上的封装方法。
此外，本发明还有一主要目的在于提供一种芯片重新配置的封装方法，其可以将12时晶片所切割出来的芯片重新配置于8时晶片的基板上，如此可以有效运用8时晶片的即有的封装设备，而无需重新设立12时晶片的封装设备，可以降低12时晶片的封装成本。
本发明的再一主要目的在于提供一种芯片重新配置的封装方法，使得进行封装的芯片都是“已知是功能正常的芯片”(Known good die)，可以节省封装材料，故也可以降低工序的成本
根据以上所述，本发明提供一种芯片重新配置的封装结构，包括：一芯片，其主动面上配置有多个焊垫；一第一高分子材料层，覆盖于芯片的主动面上并通过多个导电柱与焊垫电性连接；一封胶体，用以包覆芯片的四个面；一第二高分子材料层，覆盖于封胶体以及第一高分子材料层上并曝露出多个导电柱；多条扇出的金属线段覆盖于第二高分子材料层上且每一金属线段的一端与每一导电柱电性连接；多个导电元件与每一金属线段的另一端电性连接；一基板，其由一黏着层与芯片的下表面固接。
本发明接着提供一种模块化的多芯片封装结构，包括：多个芯片，每一芯片具有一主动面及一下表面且于每一芯片的主动面上配置有多个焊垫；一高分子材料层，覆盖于每一芯片的主动面上并曝露出多个焊垫；多个导电柱，其配置于高分子材料层之间并与多个曝露的焊垫电性连接；一封胶体，其环覆于每一芯片的四个面且曝露出每一芯片的下表面以及主动面上的高分子材料层与每一导电柱；一第二高分子材料层，覆盖于封胶体以及第一高分子材料层上并曝露出多个导电柱；多个图案化的金属线段，覆盖于第二高分子材料层上，部份图案化的金属线段的两端电性连接一些导电柱，而部份图案化的金属线段的一端电性连接另一些导电柱；一图案化的保护层，其覆盖图案化的金属线段以及第二高分子材料层之上并曝露部份图案化的金属线段的另一端；多个导电元件，其与曝露的金属线段的另一端电性连接；一基板，其通过一黏着层与芯片的下表面固接。
本发明接着提供多芯片封装方法，包括：提供一晶片且于主动面上形成有多个芯片区且每一芯片区的主动上配置有多个焊垫；形成一第一高分子材料层于晶片上，以覆盖这些芯片区的该主动面上的这些焊垫；形成多个第一开口，是于第一高分子材料层上形成多个第一开口并曝露出每一焊垫；形成多个导电柱于每一第一开口中且多个导电柱的一端与焊垫电性连接；切割该晶片，以形成多个独立的芯片；取放芯片至一基板上，将该芯片的下表面固接于基板上；形成一第二高分子材料层于基板上并环覆每一芯片以及覆盖每一芯片上的第一高分子材料层及每一导电柱；薄化该第二高分子材料层以曝露出第一高分子材料层及每一导电柱；形成多个图案化的金属线段，部份图案化的金属线段的两端电性连接每一些导电柱，而部份图案化的金属线段的一端电性连接另一些导电柱；形成一图案化的保护层以覆盖图案化的金属线段并曝露部份图案化的金属线段的另一端；形成多个导电元件并电性连接在图案化的金属线段的另一端上；及切割该封装体，以形成多个多芯片封装结构。
一种模块化的多芯片封装方法，包括：提供至少一晶片，每一晶片的主动面上形成有多个芯片区，其中每一晶片的芯片区的主动面上配置有不同数量的焊垫；形成一第一高分子材料层于每一晶片上并覆盖每一芯片区上的焊垫；形成多个开口，是于每一晶片的第一高分子材料层上形成多个开口，以曝露出这些焊垫；形成多个导电柱于每一开口中饼与焊垫电性连接；切割这些晶片，以形成多个具有不同焊垫数量的芯片；取放芯片至一基板上，是将具有不同焊垫数量的芯片固接于基板上；形成一第二高分子材料层于基板上并环覆每一芯片以及覆盖每一芯片上的第一高分子材料层及每一导电柱；薄化第二高分子材料层，以曝露出第一高分子材料层及每一导电柱；形成多个图案化的金属线段，部份图案化的金属线段的两端电性连接一些导电柱，而部份图案化的金属线段的一端电性连接这些导电柱；形成一图案化的保护层以覆盖图案化的金属线段，并曝露部份图案化的金属线段的另一端；形成多个导电元件并电性连接在已曝露的图案化的金属线段的另一端上；及切割该封装体，以形成多个模块化的多芯片封装结构。
附图说明
为能更清楚理解本发明的目的、特点和优点，以下将配合附图对本发明的较佳实施例进行详细的说明，其中：
图1A～图1D是表示于芯片上形成导电柱的示意图；
图2A～图2G是根据本发明所揭露的制造过程示意图；
图3是根据本发明所揭露的上视图；
图4A～图4B是根据本发明所揭露的技术剖视图；
图5A～图5C是根据本发明另一实施例的示意图；
图6A～图6C是根据本发明的另一实施例的制造过程示意图；
图7是根据本发明的另一实施例的剖视图；
图8是根据本发明的再一实施例的剖视图；
图9是根据本发明的形成多芯片封装实施例的上视图；
图10A是根据本发明的形成多芯片封装实施例中，表示在多个金属线段上形成保护层的示意图；
图10B是根据本发明的形成多芯片封装实施例中，表示在封装结构上形成多个导电元件的示意图；
图11A～图11B是表示图9沿CC线段的剖视图；
图12是根据本发明的形成多芯片封装的另一实施例的示意图；及
图13A～图13B是根据本发明的形成多芯片封装的另一实施例的剖视图。
具体实施方式
本发明在此所探讨的方向为一种芯片重新配置的封装方法，将多个芯片重新配置于另一基板上，然后进行封装的方法。为了能彻底地了解本发明，将在下列的描述中提出详尽的步骤及其组成。显然地，本发明的施行并未限定芯片堆栈的方式的本揭示领域的普通技术人员所熟悉的特殊细节。另一方面，众所周知的芯片形成方式以及芯片薄化等后段工序的详细步骤并未描述于细节中，以避免造成本发明不必要的限制。然而，对于本发明的较佳实施例，则会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其它的实施例中，且本发明的范围不受限定，其以之后的专利范围为准。
在现代的半导体封装工序中，均是将一个已经完成前段工序(Front EndProcess)的晶片(wafer)先进行薄化处理(Thinning Process)，例如将芯片的厚度研磨至2～20密耳(mil)之间，如图1A所示。然后，在晶片的主动面上形成一高分子材料层110，例如；聚酰亚胺(POLYIMIDE)，使高分子材料层110覆盖主动面上的多个焊垫102，如图1B所示，其中虚线105是表示每一个芯片100的位置，其亦可作为后续的切割线。再接着，以半导体的显影工序，将每一焊垫位置上的高分子材料层110移除，以形成孔洞112并曝露出每一个焊垫102，如图1C所示。然后，使用物理汽相沉积工艺(PVD)或是化学汽相沉积工艺(CVD)将一金属材料形成并填满于每一个孔洞112中，以形成一导电柱115，此导电柱115与焊垫102电性连接，如图1D所示。在本发明的一较佳实施例中，高分子材料层110的厚度可以是0.5～10密耳(mil)，而导电柱115的厚度可以是0.5～3密耳；同时，导电柱115的材料可以是一种硬度大的金属，例如：铜或是其它含有铜成份的合金。
接着，进行沿着虚线105对晶片进行切割(sawing process)，以形成一个个的芯片100；然后，使用取放装置(pick and place)将一个个的芯片100逐一放置于另一个基板200上，如图2A所示，其中基板200上已配置一黏着层120，此黏着层120为一具有弹性的黏着材料，例如硅橡胶(silicon rubber)、硅树脂(silicon resin)、弹性PU、多孔PU、丙烯酸橡胶(acryl ic rubber)或芯片切割胶等。因此，芯片100的背面可固定于基板200上。很明显地，基板200上的芯片间隔区域比晶片10中的芯片间隔区域大，因此，可以使得这些被重新放置的芯片100间具有较宽的间距，故可以将芯片100上的焊垫适当的分配。此外，本实施例所使用的封装方法，可以将12时晶片所切割出来的芯片100重新配置于8时晶片的基板上，如此可以有效运用8时晶片的即有的封装设备，而无需重新设立12时晶片的封装设备，可以降低12时晶片的封装成本。然后要强调的是，本发明的实施例并未限定使用8时晶片大小的基板，其只要能提供承载的功能者，例如：玻璃、石英、陶瓷、电路板或金属薄板(metal foil)等，均可作为本实施例的基板200，因此基板200的形状也未加以限制。
接着，请继续参考图2B，当多个包含有导电柱115的芯片100已被准确地放置并贴附至基板200上的黏着层120之后，接着，于基板200及每一芯片100上形成一高分子材料层300，以使高分子材料层300填满于芯片100之间并且每一个芯片100的五个面(除了芯片100的背面与黏着层120接触)均由高分子材料层300所包覆，以形成一封装体20。其中此高分子材料层300可以是硅胶、环氧树脂、丙烯酸(acrylic)、及苯环丁烯(BCB)等材料。然后，可以选择性地对平坦化的高分子材料层300进行一烘烤程序，以使高分子材料层300固化。
再接着，请继续参考图2C，对封装体20的高分子材料层300进行薄化处理，以使位于每一个芯片100主动面上的导电柱115曝露出来；然后，再于每一个芯片100主动面上形成一高分子材料层130；再接着，以半导体的显影工序，将每一导电柱115位置上的高分子材料层130层移除，以曝露出每一个导电柱115；然后，以向外延伸(fan out)技术形成多个图案化的金属线段140，每一条金属线段140的一端与导电柱115电性连接，而另一端则向外延伸形成一自由端，很明显地，此自由端不会形成在芯片100的焊垫102之上，如图2D所示。此外，金属线段140可以是由铜、金或铜合金等材料所形成，同时，金属线段140也可以是由一UBM金属层来形成，此UBM金属层的材料可以是Ti/Cu或是TiW/Cu。
在前述将封装体20的每一个芯片完成图案化的金属线段140后，紧接着，要进行对外连接元件的配置。如图2E所示，在封装体20的金属线段140的面上，形成一图案化的保护层160(例如：聚酰亚胺)以覆盖多个图案化的金属线段140，并曝露出多个图案化的金属线段140的自由端。此形成图案化的保护层160的步骤包括：形成一保护层160在多个图案化的金属线段140上；利用半导体工艺，例如显影，先形成一图案化的光阻层(未在图中表示)在保护层160上；接着，在进行显影后，移除相对于多个图案化的金属线段140的向外延伸的自由端，即可曝露出每一个图案化的金属线段140的向外延伸的自由端，如图2F所示。
紧接着，如图2G所示，是在每一个曝露的自由端处形成多个导电元件400，其中导电元件400可以是锡球(solder ball)或是金属凸块(metal bump)。很明显地，导电元件400可以依据电路设计的需求进行配置，例如：配置成一种球阵列(BGA)的配置，如图3所示。最后，即可切割封装体20，以形成多个完成封装的模块。很明显地，图4A是相对图3的沿CC线段的剖视图。在此要强调，在进行图2A的黏晶过程中，亦可以选择将黏着层125预先配置于每一个芯片100的背面上，例如：使用一种胶带(TAPE)，其同样可以达到将芯片100固定于基板200之上，故此工序的黏着层125仅配置于芯片100的区域上，如图4B所示。很明显地，图4B与图4A的差异处仅在黏着层(即120与125)的配置，其中图4A中的黏膜层120是配置在整个封装体20的基板200上。另外，也要强调，本实施例的封装结构中，并未将基板200移除，故可通过基板200作为散热的基板。
请参考图5A至图5C及图6A至图6C，是本发明的另一实施例的示意图。同样地，在已经过薄化处理的晶片的主动面上形成一光阻层170，使光阻层170覆盖主动面上的多个焊垫102；然后，以半导体的显影工序，将每一焊垫位置上的光阻层170移除后，再采用物理汽相沉积工艺(PVD)或是化学汽相沉积工艺(CVD)在焊垫102上形成一导电柱115，使得导电柱115与焊垫102电性连接，如图5A所示，其中虚线105是表示每一个芯片100的位置，其亦可作为后续的切割线。在本实施例中，导电柱115的材料可以是一种硬度大的金属，例如：铜或是其它含有铜成份的合金。
接着，随即将晶片上的光阻层170移除，因此可以在晶片的主动面的每一芯片100的每一焊垫102上形成多个凸出的导电柱115，如图5B所示。再接着，进行沿着虚线105对晶片进行切割(sawing process)，以形成一个个的芯片100；然后，使用取放装置(pick and place)将一个个的芯片100逐一放置于另一个基板200上，如图5C所示，其中基板200上已配置一黏着层120，此黏着层120为一具有弹性的黏着材料，例如硅橡胶(silicon rubber)、硅树脂(silicon resin)、弹性PU、多孔PU、丙烯酸橡胶(acrylic rubber)或芯片切割胶等。因此，芯片100的背面可固定于基板200上。
接着，请继续参考图6A，当包含有多个凸出导电柱115的芯片100已被准确地放置并贴附至基板200上的黏着层120之后；接着，于基板200及每一芯片上100上形成一高分子材料层300，以使高分子材料层300填满于芯片100之间并且每一个芯片100的五个面(除了芯片100的背面与黏着层120接触)均由高分子材料层300所包覆，以形成一封装体20。其中此高分子材料层300可以是硅胶、环氧树脂、丙烯酸(acrylic)、及苯环丁烯(BCB)等材料。然后，可以选择性地对平坦化的高分子材料层300进行一烘烤程序，以使高分子材料层300固化。
再接着，请继续参考图6B，对封装体20的高分子材料层300进行薄化处理，以使位于每一个芯片100主动面上的导电柱115曝露出来；然后，再于每一个芯片100主动面上形成一高分子材料层130；再接着，以半导体的显影工序，将每一导电柱115位置上的高分子材料层130层移除，以曝露出每一个导电柱115；然后，以向外延伸(fan out)技术形成多个图案化的金属线段140，每一条金属线段140的一端与导电柱115电性连接，而另一端则向外延伸形成一自由端，很明显地，此自由端不会形成在芯片100的焊垫102之上，如图6C所示。此外，金属线段140可以是由铜、金或铜合金等材料所形成，同时，金属线段140也可以是由一UBM金属层来形成，此UBM金属层的材料可以是Ti/Cu或是TiW/Cu。
在前述将封装体20的每一个芯片100完成图案化的金属线段140后，紧接着，要进行对外连接元件400的配置，其过程与图2E至图2G的过程相同，故不再重复赘述的。很明显地，导电元件400可以是锡球(solder ball)或是金属凸块(metal bump)。同时，导电元件400可以依据电路设计的需求进行配置，例如：配置成一种球阵列(BGA)的配置。最后，即可切割封装体20，以形成多个完成封装的模块。很明显地，图7亦是相对图3的沿CC线段的剖视图。另外，在本实施例中，亦可以选择将另一黏着层125预先配置于每一个芯片100的背面上，例如：使用一种胶带(TAPE)，其同样可以达到将芯片100固定于基板200之上，故此工序的黏着层125仅配置于芯片100的区域上，如图8所示。另外，也还要强调，在本实施例的封装结构中，并未将基板200移除，故可通过基板200作为散热的基板。
此外，在上述实施例中，包覆每一个芯片100的高分子材料层300的方式可以选择使用已知的机械压膜(stamping process)或是注模方式(molding process)来形成。
本发明在将多个好的芯片100重新配置在另一基板200的过程中，由于每一芯片100的主动面上都有曝露的导电柱115，故可解决后续进行金属线连接时的对准问题。因此，依据本发明所揭露的方式，可将多个相同或是不相同的好的芯片100封装在一起，然后采用半导体工艺来形成图案化的金属线段140，将所要组合成模块(MODULE)的多个芯片100电性连接在一起。例如：将4个256M的DRAM芯片以串连或并连的方式封装在一起，形成一个存储容量为1G的存储模块；或是，将多个发光二极管(LED)串接成一个柱状光源或是并连成一面状光源；或是，将不同功能、不同大小的芯片封装成一系统等，都可通过本实施例来达成。
图9是显示本发明的系统级封装(System-In-Package；SIP)的上视图。当多个晶片所制造出的多个具有不同功能的芯片，例如：芯片505为一微处理装置、芯片510为一存储器控制装置而芯片515为一个存储器装置；将上述不同功能的芯片依据前述工序并放置于另一基板200上之后，可通过图2A至图2F的过程，将多个不同功能的芯片(包括芯片505、芯片510及芯片515)形成一封装体20，然后，通过对封装体20的高分子材料层的薄化过程，可以使得封装体20上的多个不同功能的芯片(包括芯片505、芯片510及芯片515)中的每一导电柱115曝露出来。在此要强调，本发明使用导电柱115的另一主要目的，即是可通过控制导电柱115的厚度(或称为高度)来使得不同功能以及不同大小或是厚度的芯片，可以通过对封装体20的高分子材料层的薄化过程，使得不同功能以及不同大小或是厚度的芯片上的导电柱115能够曝露在同一平面上。故可以有效地解决对准的问题。
然后，再于封装体20上的每一个芯片的主动面上形成一高分子材料层130；再接着，以半导体的显影工序，将每一导电柱115位置上的高分子材料层130移除，以曝露出每一个导电柱115；再接着，使用一电镀工序，以便在高分子材料层130上形成一金属层(未显示于图中)，同时金属层与每一个导电柱115形成电性连接。接着，利用半导体工艺，例如：以涂布、显影及蚀刻等方式，先形成一图案化光阻层(未在图中表示)在金属层之上；然后以蚀刻方式来移除部份金属层之后，再剥除图案化的光阻层；因此，可以依据所需要的电性连接方式来形成多个图案化的金属线段140；而在本实施例中，每一图案化的金属线段140的向外延伸的两端是电性连接至相邻的每一芯片上的多个导电柱115，使得相邻的每一芯片彼此是以串联或并联的方式电性连接成一系统，如图10A所示；在此要说明的是，此串联或并联的电性连接方式仅为本发明的一实施例，其目的仅在揭露使用图案化的金属工艺，可以将多个芯片依据所要的电性连接方式完成连接。
在前述将封装体20的多个芯片以金属线段140完成系统化的电性连接后，紧接着，要进行对外连接元件400的配置，其过程与图2E至图2G的过程相同，故其相关过程不再予以重复赘述。很明显地，导电元件400可以是锡球(solder ball)或是金属凸块(metal bump)。同时，导电元件400可以依据电路设计的需求进行配置，例如：配置成一种球阵列(BGA)的配置，如图10B所示。最后，即可依据切割线105切割封装体20，以形成多个完成封装的模块，如图11A所示。很明显地，图11A是相对图9的沿CC线段的剖视图。另外，在本实施例中，亦可以选择将另一黏着层125预先配置于每一个芯片100的背面上，例如：使用一种胶带(TAPE)，其同样可以达到将芯片100固定于基板200之上，故此工序的黏着层125仅配置于芯片100的区域上，如图11B所示。另外，也还要强调，在本实施例的封装结构中，并未将基板200移除，故可通过基板200作为散热的基板。
请参考图12，是显示本发明的系统级封装的另一实施例。如图12所示，其在形成导电柱115的过程与图5A至图5C以及图6A至图6C的过程相同，故其相关过程不再予以重复赘述。然后，在前述将封装体20的多个芯片以金属线段140完成系统化的电性连接后，紧接着，要进行对外连接元件400的配置，很明显地，导电元件400可以是锡球(solder ball)或是金属凸块(metal bump)。同时，导电元件400可以依据电路设计的需求进行配置，例如：配置成一种球阵列(BGA)的配置。最后，即可依据切割线105切割封装体20，以形成多个完成封装的模块。很明显地，图13A亦是相对图9的沿CC线段的剖视图。另外，在本实施例中，亦可以选择将另一黏着层125预先配置于每一个芯片100的背面上，例如：使用一种胶带(TAPE)，其同样可以达到将芯片100固定于基板200之上，故此工序的黏着层125仅配置于芯片100的区域上，如图13B所示。另外，也还要强调，在本实施例的封装结构中，并未将基板200移除，故可通过基板200作为散热的基板。
很明显地，当封装体20中的多个芯片是相同功能及相同大小的芯片；例如：LED；其同样地可以使用金属线段140将多个芯片以串联或并联方式形成一模块(module)，金属线段140可以是由铜、金或铜合金等材料所形成，同时，金属线段140也可以是由一UBM金属层来形成，此UBM金属层的材料可以是Ti/Cu或是TiW/Cu。
当所要封装的多个芯片为发光二极管(LED)时，即可将每一发光二极管的P电极与相邻的发光二极管的P电极电性连接；而发光二极管的N电极是与相邻的发光二极管的N电极电性连接，且每一发光二极管的N电极及P电极是通过导电柱115分别金属线段140电性连接。同样地，本发明也不限定发光二极管的数量或是其电性连接的方式，例如：将多个发光二极管(LED)串接成一个柱状光源或是并连成一面状光源；同时，本发明也不限定发光二极管的发光颜色，即发光二极管可以是红光发光二极管或绿光发光二极管或蓝光发光二极管或其它颜色的发光二极管(例如：白光)或是前述发光二极管的组合等。最后，如图2E至图2F过程，于曝露的金属线段140的自由端上形成导电元件400。
而当封装体20中的多个芯片是相同功能及相同大小的芯片均无DRAM时；例如：将4个256M的DRAM芯片以串连或并连的方式封装在一起时，其同样地可以使用金属线段140将多个芯片以串联或并联方式形成一个存储容量为1G的存储模块。由于形成金属线段140及导电元件400的过程与前述相同，故不再重复赘述。
虽然本发明以前述的较佳实施例揭露如上，然而其并非用以限定本发明，任何熟悉本技术的普通技术人员，在不脱离本发明的精神和范围内，当可作出种种等同的改变或替换，因此本发明的专利保护范围须视本说明书所附的本申请权利要求范围所界定的为准。

Claims (3)

1.一种芯片重新配置的封装方法，包括：
提供一晶片，具有一主动面及一下表面，且于该主动面上形成有多个芯片区且每一该芯片区的该主动上配置有多个焊垫；
形成一第一高分子材料层于该晶片上，以覆盖这些芯片区的该主动面上的这些焊垫；
形成多个第一开口，是于该第一高分子材料层上形成多个开口，以曝露出这些焊垫；
形成多个导电柱于这些第一开口中，并使该多个导电柱的一端与这些焊垫电性连接；
切割该晶片，以形成多个独立的芯片；
取放这些芯片至一基板上，是将每一该芯片的该下表面固接于该基板上；
形成一第二高分子材料层于该基板上并环覆每一该芯片以及覆盖这些芯片上的该第一高分子材料层及这些导电柱，以形成一封装体；
薄化该第二高分子材料层，以曝露出该第一高分子材料层及这些导电柱；
形成一第三高分子材料层于该第一高分子材料层及该第二高分子材料层上；
形成多个第二开口，是于该第三高分子材料层上形成多个该第二开口，以曝露出这些导电柱；
形成多个图案化的金属线段于该第三高分子材料层上，这些图案化的金属线段的一端电性连接于这些导电柱；
形成一图案化的保护层以覆盖这些图案化的金属线段，并曝露出这些图案化的金属线段的另一端；
形成多个导电元件，是将这些导电元件电性连接在已曝露的每一该图案化的金属线段的另一端上；及
切割该封装体，以形成多个芯片封装结构。
2.一种多芯片封装方法，包括：
提供一晶片，具有一主动面及一下表面，且于该主动面上形成有多个芯片区且每一该芯片区的该主动上配置有多个焊垫；
形成一第一高分子材料层于该晶片上，以覆盖这些芯片区的该主动面上的这些焊垫；
形成多个第一开口，是于该第一高分子材料层上形成该多个第一开口并曝露出这些焊垫；
形成多个导电柱于这些第一开口中且该多个导电柱的一端与这些焊垫电性连接；
切割该晶片，以形成多个独立的芯片；
取放这些芯片至一基板上，是将每一该芯片的该下表面固接于该基板上；
形成一第二高分子材料层于该基板上并环覆每一该芯片以及覆盖这些芯片上的该第一高分子材料层及这些导电柱，以形成一封装体；
薄化该第二高分子材料层，以曝露出该第一高分子材料层及这些导电柱；
形成多个图案化的金属线段，部份这些图案化的金属线段的两端电性连接这些导电柱，而部份这些图案化的金属线段的一端电性连接这些导电柱；
形成一图案化的保护层以覆盖这些图案化的金属线段，并曝露部份这些图案化的金属线段的另一端；
形成多个导电元件，是将这些导电元件电性连接在已曝露的每一该图案化的金属线段的另一端上；及
切割该封装体，以形成多个多芯片封装结构。
3.一种模块化的多芯片封装方法，包括：
提供至少一晶片，每一该晶片具有一主动面及一下表面，且每一该晶片的该主动面上形成有多个芯片区，其中每一该晶片的该芯片区的该主动面上配置有不同数量的焊垫；
形成一第一高分子材料层于每一该晶片上，并覆盖这些芯片区的该主动面及这些焊垫；
形成多个开口，是于每一该晶片的该第一高分子材料层上形成多个开口，以曝露出这些焊垫；
形成多个导电柱于这些开口中，该多个导电柱的一端与每一该晶片的该主动面上的这些焊垫电性连接；
切割这些晶片，以形成多个具有不同焊垫数量的芯片；
取放这些芯片至一基板上，是将这些具有不同焊垫数量的芯片的该下表面固接于该基板上；
形成一第二高分子材料层于该基板上并环覆每一该芯片以及覆盖这些芯片上的该第一高分子材料层及这些导电柱，以形成一封装体；
薄化该第二高分子材料层，以曝露出该第一高分子材料层及这些导电柱；
形成多个图案化的金属线段，部份这些图案化的金属线段的两端电性连接这些芯片的这些导电柱，而部份这些图案化的金属线段的一端电性连接这些导电柱；
形成一图案化的保护层以覆盖这些图案化的金属线段，并曝露部份这些图案化的金属线段的另一端；
形成多个导电元件，是将这些导电元件电性连接在已曝露的每一该图案化的金属线段的另一端上；及
切割该封装体，以形成多个模块化的多芯片封装结构。
CN2008101279204A 2008-07-02 2008-07-02 芯片重新配置的封装结构及其方法 Expired - Fee Related CN101621041B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101279204A CN101621041B (zh) 2008-07-02 2008-07-02 芯片重新配置的封装结构及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101279204A CN101621041B (zh) 2008-07-02 2008-07-02 芯片重新配置的封装结构及其方法

Publications (2)

Publication Number Publication Date
CN101621041A CN101621041A (zh) 2010-01-06
CN101621041B true CN101621041B (zh) 2011-03-23

Family

ID=41514189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101279204A Expired - Fee Related CN101621041B (zh) 2008-07-02 2008-07-02 芯片重新配置的封装结构及其方法

Country Status (1)

Country Link
CN (1) CN101621041B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9691706B2 (en) * 2012-01-23 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip fan out package and methods of forming the same
CN103021984A (zh) * 2013-01-04 2013-04-03 日月光半导体制造股份有限公司 晶圆级封装构造及其制造方法
CN103681371A (zh) * 2013-12-26 2014-03-26 江阴长电先进封装有限公司 一种硅基圆片级扇出封装方法及其封装结构
CN105789146A (zh) * 2014-12-16 2016-07-20 中芯国际集成电路制造(上海)有限公司 一种堆叠式芯片封装结构
TWI594382B (zh) * 2016-11-07 2017-08-01 矽品精密工業股份有限公司 電子封裝件及其製法
CN109427695B (zh) * 2017-08-22 2020-11-17 恒劲科技股份有限公司 封装结构及其制作方法
CN111128982B (zh) * 2018-10-30 2021-08-24 联嘉光电股份有限公司 扇出型晶圆级发光二极管封装方法及其结构
CN110676181A (zh) * 2019-09-23 2020-01-10 上海朕芯微电子科技有限公司 一种扩散式csp封装方法
CN112820653A (zh) * 2020-12-30 2021-05-18 南通通富微电子有限公司 扇出型封装方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1624888A (zh) * 2003-12-03 2005-06-08 育霈科技股份有限公司 扩散式晶圆型态封装的结构与其形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1624888A (zh) * 2003-12-03 2005-06-08 育霈科技股份有限公司 扩散式晶圆型态封装的结构与其形成方法

Also Published As

Publication number Publication date
CN101621041A (zh) 2010-01-06

Similar Documents

Publication Publication Date Title
CN101621041B (zh) 芯片重新配置的封装结构及其方法
TWI387077B (zh) 晶粒重新配置之封裝結構及其方法
US7545048B2 (en) Stacked die package
US7521285B2 (en) Method for fabricating chip-stacked semiconductor package
US6897096B2 (en) Method of packaging semiconductor dice employing at least one redistribution layer
CN101477955B (zh) 小片重新配置的封装结构及封装方法
EP2221869A2 (en) Wire bond chip package
KR20050022558A (ko) Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조
US20100213589A1 (en) Multi-chip package
TWI469301B (zh) 堆疊封裝間具有線接點互連之半導體多重封裝模組
TWI701777B (zh) 影像感測器封裝件及其製造方法
CN101477956B (zh) 小片重新配置的封装结构及封装方法
CN101567322B (zh) 芯片的封装结构及其封装方法
CN101615583B (zh) 芯片堆栈结构的形成方法
US11670600B2 (en) Panel level metal wall grids array for integrated circuit packaging
CN101609822A (zh) 芯片重新配置的封装结构及其方法
CN101615584B (zh) 芯片重新配置的封装方法
CN101930971A (zh) 多芯片封装结构以及形成多芯片封装结构的方法
CN101488462B (zh) 模块化的多晶粒封装结构及其方法
CN101452862B (zh) 晶粒重新配置的封装方法
CN100590823C (zh) 晶粒重新配置的封装结构中使用对准标志的制作方法
CN101436553A (zh) 芯片重新配置的封装结构中使用金属凸块的制造方法
US11616017B2 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
CN101465299A (zh) 芯片重新配置的封装结构中使用研磨的制造方法
CN101436552B (zh) 晶粒重新配置的封装结构中使用网状结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110323