CN111128982B - 扇出型晶圆级发光二极管封装方法及其结构 - Google Patents
扇出型晶圆级发光二极管封装方法及其结构 Download PDFInfo
- Publication number
- CN111128982B CN111128982B CN201811278289.8A CN201811278289A CN111128982B CN 111128982 B CN111128982 B CN 111128982B CN 201811278289 A CN201811278289 A CN 201811278289A CN 111128982 B CN111128982 B CN 111128982B
- Authority
- CN
- China
- Prior art keywords
- package
- packaging
- electrodes
- layer
- led chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000010410 layer Substances 0.000 claims abstract description 58
- 239000002344 surface layer Substances 0.000 claims abstract description 36
- 230000001681 protective effect Effects 0.000 claims abstract description 11
- 238000005553 drilling Methods 0.000 claims abstract description 10
- 239000004020 conductor Substances 0.000 claims abstract description 8
- 238000012360 testing method Methods 0.000 claims abstract description 8
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 5
- 239000003086 colorant Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 6
- 238000007639 printing Methods 0.000 abstract description 2
- 239000011241 protective layer Substances 0.000 abstract 1
- 238000005215 recombination Methods 0.000 abstract 1
- 230000006798 recombination Effects 0.000 abstract 1
- 238000005538 encapsulation Methods 0.000 description 16
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 8
- 238000002161 passivation Methods 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
Abstract
本发明公开了一种扇出型晶圆级发光二极管封装方法及其结构，封装方法为用于封装一晶圆保护膜上的多个发光二极管芯片，其主要是先于该些发光二极管芯片的第一电极上形成一封装表层，再于该封装表层形成电性连接该第一电极的一导出电极，再切割该些发光二极管芯片并分选测试、重组该些发光二极管芯片，并藉由一封装层来覆盖该些发光二极管芯片的侧边，再于该封装层上钻孔与填充导电材来形成多个共电极，接着印刷多个共电线路，并让每一该共电线路电性连接一个该共电极与多个该导出电极，最后覆盖线路保护层即完成工艺；据此，本发明直接于晶圆保护膜上进行封装，无需使用封装基板，且藉由印刷线路的方式，可以降低成本并改善工艺生产的速度。
Description
技术领域
本发明有关于发光二极管，尤其有关于发光二极管封装结构与方法。
背景技术
传统发光二极管的封装方式，为以打线接合(wire bond)来连接发光二极管的电极与封装基板，由于其需要一粒一粒的进行打线接合，对于多芯片的应用需求，会有生产速度与良率无法满足要求的问题；且打线接合的方式，在体积上难以缩小化，且阻抗高，亦难满足轻、薄、小与高亮度的应用需求。
而覆晶(Flip chip)封装技术的出现，解决了体积难以缩小的问题，其可大幅缩小封装后的体积，满足轻、薄、小与高亮度的使用需求。
然而在覆晶封装工艺中，需要对芯片进行精准的定位取放而放置于封装基板的指定位置，然而由于发光二极管的芯片尺寸越来越小，其导致吸取芯片移载的稳定性不佳，容易会有芯片旋转、偏移、掉料等等异常，并且吸嘴的尺寸为了符合芯片尺寸的大小，其孔隙相当的微小，容易有吸嘴阻塞而造成吸力不足的问题，其导致生产效率的浪费以及生产成本增加。
发明内容
爰此，本发明的主要目的在于揭露一种于晶圆保护膜上进行封装工艺的发光二极管芯片封装方法。
而本发明的次要目的在于揭露一种直接于晶圆保护膜上进行发光二极管芯片封装而形成的封装结构。
基于上述目的，本发明为一种扇出型晶圆级发光二极管封装方法，用于封装多个发光二极管芯片，该些发光二极管芯片尚未分离而集合形成一晶圆，且该晶圆粘贴于一晶圆保护膜上，并该些发光二极管芯片具有位于上下两面的一第一电极与一第二电极，其封装方法包含：
步骤S1：覆盖封装胶材、步骤S2：钻盲孔、步骤S3：形成导出电极、步骤S4：切割、步骤S5：分选测试、步骤S6：建构封装主体、步骤S7：形成共电极、步骤S8：形成共电线路与步骤S9：形成线路保护层。
其中步骤S1为于该晶圆的上面覆盖一封装表层，该封装表层覆盖该些发光二极管芯片的该第一电极。
步骤S2为于该封装表层对应该些发光二极管芯片的位置进行钻孔而形成多个盲孔，该些盲孔显露该些发光二极管芯片的该第一电极。
步骤S3为于该些盲孔上分别填充导电材而形成多个导出电极，该些导出电极分别电性连接该些发光二极管芯片的该第一电极。
步骤S4为对该晶圆进行切割，让该些发光二极管芯片分离为单一个体。
步骤S5为对该些发光二极管芯片进行测试，剔除损坏的该发光二极管芯片，并将剩余的该些发光二极管芯片分组重新排列于该晶圆保护膜上，又该晶圆保护膜定义出多个封装区域，且相同分组的该些发光二极管芯片位于相同的该封装区域。
步骤S6为于该晶圆保护膜上形成一封装层，该封装层覆盖该些发光二极管芯片的侧边，且该封装层与该封装表层等高而形成共平面。
步骤S7为于每一该封装区域的该封装层上钻孔，而于该封装层上形成多个贯孔，并于该些贯孔填充导电材而形成多个共电极。
步骤S8为于该封装层与该封装表层上同时印刷多个共电线路，且每一该封装区域对应设置一个该共电线路，且一个该共电线路电性连接该封装区域内的该共电极与该导出电极。
步骤S9为于该封装层与该封装表层上形成一线路保护层，该线路保护层覆盖该封装层与该封装表层上的该些导出电极、该些共电极与该些共电线路。
而依据上述方法，其在切割后，可以形成一种扇出型晶圆级发光二极管封装结构，其包含至少二发光二极管芯片、封装表层、至少二导出电极、封装层、共电极、共电线路与线路保护层。
其中该些发光二极管芯片具有位于上下两面的第一电极与第二电极，该封装表层覆盖该些发光二极管芯片的第一电极；该封装表层具有至少二盲孔，该些盲孔于对应该些发光二极管芯片的位置穿过该封装表层，并显露该些发光二极管芯片的第一电极；该些导出电极填充于该些盲孔内，且该些导出电极分别电性连接该些发光二极管芯片的第一电极。
该封装层覆盖该些发光二极管芯片的侧边，且该封装层与该封装表层等高而形成共平面，并该封装层具有贯穿两侧的贯孔；该共电极填充于该贯孔内；该共电线路设置于该封装层与该封装表层上，且该共电线路电性连接该共电极与该些导出电极；该线路保护层覆盖该封装层与该封装表层上的该些导出电极、该共电极与该共电线路。
如上所述，本发明为直接于晶圆保护膜上进行封装工艺，因而无需使用封装基板，且藉由印刷线路的方式，可以降低成本并改善工艺生产的速度，满足制造上的需求。
附图说明
图1，为本发明封装方法步骤图。
图2A～图2K，为本发明封装方法的图面结构示意图。
图3，为本发明封装结构俯视图。
图4，为本发明封装结构底视图。
图5，为本发明图3的A-A处剖视图。
具体实施方式
为俾使贵委员对本发明的特征、目的及功效，有着更加深入的了解与认同，兹列举一较佳实施例并配合图式说明如后：
请参阅图1与图2A～图2K所示，本发明为一种扇出型晶圆级发光二极管封装方法，用于封装多个发光二极管芯片11，如图2A所示，该些发光二极管芯片11尚未分离而集合形成一晶圆10，且该晶圆10粘贴于一晶圆保护膜12上，并该些发光二极管芯片11具有位于上下两面的一第一电极13与一第二电极14，且该些发光二极管芯片11之间具有一切割区15。
如图1所示，本发明封装方法包含步骤S1：覆盖封装胶材、步骤S2：钻盲孔、步骤S3：形成导出电极、步骤S4：切割、步骤S5：分选测试、步骤S6：建构封装主体、步骤S7：形成共电极、步骤S8：形成共电线路与步骤S9：形成线路保护层。
如图2B所示，步骤S1为于该晶圆10的上面覆盖一封装表层20，该封装表层20覆盖该些发光二极管芯片11的该第一电极13，该封装表层20可以选自环氧树脂(Epoxy)与硅基树脂(Silicone)的任一种，且该封装表层20为选用压模、点胶等等作业方式，形成于该晶圆10的上面。
如图2C所示，步骤S2为于该封装表层20对应该些发光二极管芯片11的位置进行钻孔而形成多个盲孔21，该些盲孔21显露该些发光二极管芯片11的该第一电极13，钻孔的方式可以选自激光与钻头的任一种皆可，其只要可以形成该些盲孔21，就满足使用上的需求。
如图2D所示，步骤S3为于该些盲孔21上分别填充导电材而形成多个导出电极22，该些导出电极22分别电性连接该些发光二极管芯片11的该第一电极13；导电材为导电银胶(Conductive Silver Adhesive)或导电奈米银胶(Conductive Nano Silver Adhesive)。
如图2E所示，步骤S4为对该晶圆10进行切割，其为沿着该切割区15进行切割，让该些发光二极管芯片11分离为单一个体，其可以使用雷线切割等技术进行切割。
如图2F所示，步骤S5为对该些发光二极管芯片11进行测试，剔除损坏的该发光二极管芯片11，此过程与传统的芯片测试并无不同，目的在于剔除不良品；又本发明并将剩余的该发光二极管芯片11分组重新排列于该晶圆保护膜12上，又该晶圆保护膜12定义出多个封装区域30(如图2H所示)，且相同分组的该些发光二极管芯片11位于相同的该封装区域30；在此一步骤中，该些发光二极管芯片11的分组排列方式与数量为依据后续需求而建置，如图2F所示，该封装区域30内的该些发光二极管芯片11为三个，并预留出封装时所需的布线区域。
如图2G所示，步骤S6为于该晶圆保护膜12上形成一封装层40，该封装层40覆盖该些发光二极管芯片11的侧边，且该封装层40与该封装表层20等高而形成共平面；该封装层40的材质同样可以选自环氧树脂(Epoxy)与硅基树脂(Silicone)的任一种，且该封装层40可选用压模、点胶等等作业方式制成。
如图2H所示，步骤S7为于每一该封装区域30的该封装层40上钻孔，而于该封装层40上形成多个贯孔41，该些贯孔41的钻孔方法为选自激光与钻头的任一种，并于该些贯孔41填充导电材而形成多个共电极42，导电材同样为导电银胶(Conductive SilverAdhesive)或导电奈米银胶(Conductive Nano Silver Adhesive)。
如图2I所示，步骤S8为于该封装层40与该封装表层20上同时印刷多个共电线路50，且每一该封装区域30对应设置一个该共电线路50，并该共电线路50电性连接该封装区域30内的该共电极42与该导出电极22。
如图2J所示，步骤S9为于该封装层40与该封装表层20上形成一线路保护层60，该线路保护层60覆盖该封装层40与该封装表层20上的该些导出电极22、该些共电极42与该些共电线路50。
如图2K所示，此外，本发明更可包含一步骤S10：成品切割，步骤S10为让该封装区域30作为切割单位，对该封装层40进行切割。
又当该些发光二极管芯片11的发光颜色为单一色时，此时只要让更多数量的该发光二极管芯片11在一个该封装区域30，即可以提供较大的亮度。而当该些发光二极管芯片11的发光颜色分别为选自红、绿与蓝的任一种时，可以让相同分组的该些发光二极管芯片11为三个，且该三发光二极管芯片11的发光颜色分别为红、绿与蓝，其可混光而形成白色光源。
请再一并参阅图3、图4与图5所示，其为依据上述方法步骤S1-步骤S10所制成的扇出型晶圆级发光二极管封装结构，其包含至少二发光二极管芯片11、封装表层20、至少二导出电极22、封装层40、共电极42、共电线路50与线路保护层60。该些发光二极管芯片11具有位于上下两面的第一电极13与第二电极14，该封装表层20覆盖该些发光二极管芯片11的第一电极13；该封装表层20具有至少二盲孔21，该些盲孔21于对应该些发光二极管芯片11的位置穿过该封装表层20，并显露该些发光二极管芯片11的第一电极13；该些导出电极22填充于该些盲孔21内，且该些导出电极22分别电性连接该些发光二极管芯片11的第一电极13，其中该些发光二极管芯片11、该些导出电极22与该些盲孔21，于图式中为绘制三个代表之。
又该封装层40覆盖该些发光二极管芯片11的侧边，且该封装层40与该封装表层20等高而形成共平面，并该封装层40具有贯穿两侧的贯孔41；该共电极42填充于该贯孔41内；该共电线路50设置于该封装层40与该封装表层20上，且该共电线路50电性连接该共电极42与该些导出电极22；该线路保护层60覆盖该封装层40与该封装表层20上的该些导出电极22、该共电极42与该共电线路50。
如上所述的结构，本发明的优点至少包含：
1.利用晶圆保护膜作为封装的载体，无需使用封装基板，可节省成本。
2.为利用印刷技术，同时印刷多个共电线路，可改善工艺生产的速度。
3.制成的封装结构，可藉由SMT方式直接上件(on board)，藉以提升生产效率。
综上所述仅为本发明的较佳实施例而已，并非用来限定本发明的实施范围，即凡依本发明申请专利范围所做的均等变化与修饰，皆为本发明申请专利范围所涵盖。
Claims (10)
1.一种扇出型晶圆级发光二极管封装方法，用于封装多个发光二极管芯片，该些发光二极管芯片尚未分离而集合形成一晶圆，且该晶圆粘贴于一晶圆保护膜上，并该些发光二极管芯片具有位于上下两面的一第一电极与一第二电极，其特征在于，封装方法包含：
步骤S1：覆盖封装胶材，步骤S1为于该晶圆的上面覆盖一封装表层，该封装表层覆盖该些发光二极管芯片的该第一电极；
步骤S2：钻盲孔，步骤S2为于该封装表层对应该些发光二极管芯片的位置进行钻孔而形成多个盲孔，该些盲孔显露该些发光二极管芯片的该第一电极；
步骤S3：形成导出电极，步骤S3为于该些盲孔上分别填充导电材而形成多个导出电极，该些导出电极分别电性连接该些发光二极管芯片的该第一电极；
步骤S4：切割，步骤S4为对该晶圆进行切割，让该些发光二极管芯片分离为单一个体；
步骤S5：分选测试，步骤S5为对该些发光二极管芯片进行测试，剔除损坏的该发光二极管芯片，并将剩余的该些发光二极管芯片分组重新排列于该晶圆保护膜上，又该晶圆保护膜定义出多个封装区域，且相同分组的该些发光二极管芯片位于相同的该封装区域；
步骤S6：建构封装主体，步骤S6为于该晶圆保护膜上形成一封装层，该封装层覆盖该些发光二极管芯片的侧边，且该封装层与该封装表层等高而形成共平面；
步骤S7：形成共电极，步骤S7为于每一该封装区域的该封装层上钻孔，而于该封装层上形成多个贯孔，并于该些贯孔填充导电材而形成多个共电极；
步骤S8：形成共电线路，步骤S8为于该封装层与该封装表层上同时印刷多个共电线路，且每一该封装区域对应设置一个该共电线路，并该共电线路电性连接该封装区域内的该共电极与该导出电极；
步骤S9：形成线路保护层，步骤S9为于该封装层与该封装表层上形成一线路保护层，该线路保护层覆盖该封装层与该封装表层上的该些导出电极、该些共电极与该些共电线路。
2.根据权利要求1所述的扇出型晶圆级发光二极管封装方法，其特征在于，更包含一步骤S10：成品切割，步骤S10为让该封装区域作为切割单位，对该封装层进行切割。
3.根据权利要求1所述的扇出型晶圆级发光二极管封装方法，其特征在于，该些发光二极管芯片的发光颜色为单一色。
4.根据权利要求1所述的扇出型晶圆级发光二极管封装方法，其特征在于，该些发光二极管芯片的发光颜色分别为选自红、绿与蓝的任一种。
5.根据权利要求4所述的扇出型晶圆级发光二极管封装方法，其特征在于，相同分组的该些发光二极管芯片为三个，且该三个 发光二极管芯片的发光颜色分别为红、绿与蓝。
6.根据权利要求1所述的扇出型晶圆级发光二极管封装方法，其特征在于，步骤S2与步骤S7的钻孔方法为选自激光与钻头的任一种。
7.一种扇出型晶圆级发光二极管封装结构，其特征在于，结构包含：
至少二发光二极管芯片，该些发光二极管芯片具有位于上下两面的一第一电极与一第二电极；
一封装表层，该封装表层覆盖该些发光二极管芯片的该第一电极，该封装表层具有至少二盲孔，该些盲孔于对应该些发光二极管芯片的位置穿过该封装表层，并显露该些发光二极管芯片的该第一电极；
至少二导出电极，该些导出电极填充于该些盲孔内，且该些导出电极分别电性连接该些发光二极管芯片的该第一电极；
一封装层，该封装层覆盖该些发光二极管芯片的侧边，且该封装层与该封装表层等高而形成共平面，并该封装层具有贯穿两侧的一贯孔；
一共电极，该共电极填充于该贯孔内；
一共电线路，该共电线路设置于该封装层与该封装表层上，且该共电线路电性连接该共电极与该些导出电极；以及
一线路保护层，该线路保护层覆盖该封装层与该封装表层上的该些导出电极、该共电极与该共电线路。
8.根据权利要求7所述的扇出型晶圆级发光二极管封装结构，其特征在于，该些发光二极管芯片的发光颜色为单一色。
9.根据权利要求7所述的扇出型晶圆级发光二极管封装结构，其特征在于，该些发光二极管芯片的发光颜色为选自红、绿与蓝的任一种。
10.根据权利要求9所述的扇出型晶圆级发光二极管封装结构，其特征在于，该些发光二极管芯片具有三个，且该三个 发光二极管芯片的发光颜色分别为红、绿与蓝。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811278289.8A CN111128982B (zh) | 2018-10-30 | 2018-10-30 | 扇出型晶圆级发光二极管封装方法及其结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811278289.8A CN111128982B (zh) | 2018-10-30 | 2018-10-30 | 扇出型晶圆级发光二极管封装方法及其结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111128982A CN111128982A (zh) | 2020-05-08 |
| CN111128982B true CN111128982B (zh) | 2021-08-24 |
Family
ID=70484598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811278289.8A Active CN111128982B (zh) | 2018-10-30 | 2018-10-30 | 扇出型晶圆级发光二极管封装方法及其结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111128982B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101621041A (zh) * | 2008-07-02 | 2010-01-06 | 南茂科技股份有限公司 | 芯片重新配置的封装结构及其方法 |
| CN101996896A (zh) * | 2009-08-21 | 2011-03-30 | 新科金朋有限公司 | 半导体器件及其制造方法 |
| CN102163561A (zh) * | 2010-02-23 | 2011-08-24 | 新科金朋有限公司 | 半导体器件和使用相同载体在wlcsp中形成tmv和tsv的方法 |
| CN106206333A (zh) * | 2016-08-10 | 2016-12-07 | 中芯长电半导体（江阴）有限公司 | 一种扇出型晶圆级封装方法 |
| WO2018003312A1 (ja) * | 2016-06-30 | 2018-01-04 | リンテック株式会社 | 半導体加工用シート |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100413067C (zh) * | 2006-01-06 | 2008-08-20 | 日月光半导体制造股份有限公司 | 芯片封装结构与其晶圆级封装形成方法 |
| CN101373749B (zh) * | 2007-08-20 | 2012-07-04 | 宏茂微电子(上海)有限公司 | 晶圆级封装结构及其制作方法 |
-
2018
- 2018-10-30 CN CN201811278289.8A patent/CN111128982B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101621041A (zh) * | 2008-07-02 | 2010-01-06 | 南茂科技股份有限公司 | 芯片重新配置的封装结构及其方法 |
| CN101996896A (zh) * | 2009-08-21 | 2011-03-30 | 新科金朋有限公司 | 半导体器件及其制造方法 |
| CN102163561A (zh) * | 2010-02-23 | 2011-08-24 | 新科金朋有限公司 | 半导体器件和使用相同载体在wlcsp中形成tmv和tsv的方法 |
| WO2018003312A1 (ja) * | 2016-06-30 | 2018-01-04 | リンテック株式会社 | 半導体加工用シート |
| CN106206333A (zh) * | 2016-08-10 | 2016-12-07 | 中芯长电半导体（江阴）有限公司 | 一种扇出型晶圆级封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111128982A (zh) | 2020-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106688115B (zh) | 半导体发光元件的制造方法 | |
| TWI657603B (zh) | 半導體封裝裝置及其製造方法 | |
| TWI422044B (zh) | 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置 | |
| US7300326B2 (en) | LED device and method for manufacturing the same | |
| US10468558B2 (en) | Semiconductor light emitting device and method for manufacturing same | |
| TWI476946B (zh) | 發光二極體裝置及其製造方法 | |
| JP2013183020A (ja) | 半導体発光装置およびその製造方法 | |
| US10096585B2 (en) | Method of manufacturing light emitting element and light emitting device including forming resin film including phosphor containing layer | |
| EP2745320B1 (en) | Led mixing chamber with reflective walls formed in slots | |
| CN114678453A (zh) | 微型发光二极管及其制作方法 | |
| US20120021542A1 (en) | Method of packaging light emitting device | |
| CN101477956B (zh) | 小片重新配置的封装结构及封装方法 | |
| JP2002134660A (ja) | 半導体装置およびその製造方法 | |
| CN112086405B (zh) | 具有内埋芯片的基板结构及使用其的发光装置 | |
| CN102820384B (zh) | 发光二极管封装结构的制造方法 | |
| US10522723B1 (en) | Fan-out wafer level light-emitting diode package method and structure thereof | |
| CN111128982B (zh) | 扇出型晶圆级发光二极管封装方法及其结构 | |
| US20120256219A1 (en) | Light emitting diode package and method of manufacturing the same | |
| US8828754B2 (en) | Method for manufacturing LED | |
| TWI672832B (zh) | 晶圓級發光二極體封裝方法及其結構 | |
| KR101427874B1 (ko) | 발광 다이오드 패키지 및 그 제조방법 | |
| KR101396586B1 (ko) | 하이브리드 발광 소자 | |
| CN210575900U (zh) | 一体化光电显示单元及其光电显示装置 | |
| KR101103396B1 (ko) | 발광 다이오드 패키지의 제조방법 | |
| US20230178520A1 (en) | Light-emitting diode package and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |