CN100413067C - 芯片封装结构与其晶圆级封装形成方法 - Google Patents

芯片封装结构与其晶圆级封装形成方法 Download PDF

Info

Publication number
CN100413067C
CN100413067C CNB2006100025894A CN200610002589A CN100413067C CN 100413067 C CN100413067 C CN 100413067C CN B2006100025894 A CNB2006100025894 A CN B2006100025894A CN 200610002589 A CN200610002589 A CN 200610002589A CN 100413067 C CN100413067 C CN 100413067C
Authority
CN
China
Prior art keywords
wafer
layer
conduction connecting
substrate
conducting wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006100025894A
Other languages
English (en)
Other versions
CN1996581A (zh
Inventor
杨国宾
萧伟民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CNB2006100025894A priority Critical patent/CN100413067C/zh
Publication of CN1996581A publication Critical patent/CN1996581A/zh
Application granted granted Critical
Publication of CN100413067C publication Critical patent/CN100413067C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种晶圆级封装的方法与芯片封装结构。首先于一透明基板上形成突出的导电连接结构，于一半导体晶圆上形成凹陷并填入黏着层于其中。然后接合基板与晶圆，其中每一导电连接结构被容置于每一凹陷中并被暴露于半导体晶圆的另一面，切割后成为芯片封装结构。该封装结构可利用导电连接结构将电信号从芯片主动面传送至芯片背面。

Description

芯片封装结构与其晶圆级封装形成方法
【技术领域】
本发明有关于一种芯片的封装结构与其晶圆级封装的形成方法，特别是有关于一种整合微机电(MEMS)与影像元件的芯片的封装结构与其晶圆级封装的形成方法。
【背景技术】
半导体制程的发展使得影像感测元件也可以从半导体元件中形成，例如CMOS影像感测元件。相较于CCD影像感测元件，CMOS影像感测元件即使加上其封装结构，在体积与价格上仍具有其优点，因此CMOS影像感测封装产品被广泛应用于各种电子产品中。然而，在不大幅变更既有的产品设计的考虑下，如何增加影像感测封装元件的设计弹性便成为CMOS影像感测元件设计中必须的考量因素之一。此外，当CMOS影像感测元件应用于平价产品中时，如何降低CMOS影像感测封装元件的制程成本也是重要的课题之一。
此外，将微机电(MEMS)元件与CMOS影像感测整合成一封装元件是现今微型化封装的重要课题之一，其中需考虑到微机电元件动作的空间，因此如何制作低成本整合的封装结构与方法是业界急需解决的课题。
【发明内容】
有鉴于上述背景中有关整合微机电元件与影像晶粒封装设计的弹性，本发明主要提供一种芯片的封装结构与其晶圆级封装的形成方法，利用一基板上形成导电结构贯穿另一晶圆，可将晶圆上的电信号由一面传递至另一面，增加微机电元件与影像晶粒封装设计的弹性。
再者，欲降低微机电元件与影像晶粒封装制程的成本，本发明还提供一种整合性芯片的封装结构与其晶圆级封装的形成方法，利用基板制程形成可贯穿晶圆的结构，可以减少晶圆制程的复杂性并提高晶圆的良率。
根据上述目的，本发明提供一种芯片封装的结构，其包括一基板；一半导体元件，其具有一主动面与位于主动面相反侧的一背面，所述主动面与基板相对；配置于半导体元件边缘的若干个导电连接结构，其分别固定于基板与半导体元件之间；一位于所述背面上的一缓冲层，该缓冲层暴露出每一该导电连接结构；一位于缓冲层上并接触每一该导电连接结构的导电线路层；以及一位于导电线路层上并暴露出部分导电线路层的绝缘层。
根据上述目的，本发明还提供一种晶圆级封装的形成方法，其包括提供一基板，其上形成有若干个突出于该基板的导电连接结构；提供一晶圆，其具有一主动面与位于主动面相反侧的一背面，其中该主动面上形成有若干个凹陷；在每一该凹陷中填入一黏着层；接合该基板与该晶圆，其中每一导电连接结构被容置于每一该凹陷中并深入该黏着层中；从晶圆的背面移除部分晶圆以暴露出每一该导电连接结构；在晶圆的背面上形成一缓冲层，该缓冲层暴露出每一所述暴露的导电连接结构；在缓冲层上形成至少一导电线路层，该导电线路层接触每一所述暴露出缓冲层的导电连接结构；以及在导电线路层上形成一绝缘层，该绝缘层暴露出部分导电线路层。
【附图说明】
图1A为根据本发明的一实施例，提供透明基板与半导体晶圆的剖面示意图。
图1B为根据本发明的一实施例，处理半导体晶圆的剖面示意图。
图1C为根据本发明的一实施例，接合透明基板与半导体晶圆的剖面示意图。
图1D为根据本发明的一实施例，接合透明基板与半导体晶圆并薄化的剖面示意图。
图1E为根据本发明的一实施例，接合透明基板与半导体晶圆并制作重布层的剖面示意图。
图1F为根据本发明的一实施例，接合透明基板与半导体晶圆并制作锡球与进行切割的剖面示意图。
【具体实施方式】
本发明的一些实施例会详细描述如下。然而，除了该详细描述外，本发明还可以广泛地在其它的实施例施行，即本发明的范围不受已提出的实施例的限制，而应以本发明提出的权利要求范围为准。其次，当本发明的实施例图标中的各元件或结构以单一元件或结构描述说明时，不应以此做为有限定的认知，即如下说明中未特别强调数目上的限制时，本发明的精神与应用范围可推及多数个元件或结构并存的结构与方法上。再者，在本说明书中，各元件的不同部分并没有依照尺寸绘图。某些尺度与其它相关尺度相比已经被夸张或是简化，以提供更清楚的描述和本发明的理解。而本发明所沿用的现有技术，在此仅作重点式的引用，以助本发明的阐述。
图1A为根据本发明的一实施例，提供透明基板与半导体晶圆的剖面示意图。请参照图1A所示，基板10包括一透明基板101以及突出于透明基板101上的若干导电连接结构。在一实施例中，透明基板101为一玻璃基板。导电连接结构的形成是利用适当的方式，例如干蚀刻的方式，先于透明基板101的适当位置处形成若干凹陷(未图示)；并配置中间结构102，例如苯环丁烯(Benzocyclobutene，BCB)；于凹陷中形成突起后，再以适当方式，例如电镀的方式，于中间结构102上形成一导电层103，以构成所述导电连接结构；其用以连接透明基板101上的导电迹线(trace，未图示)。
另一方面，晶圆20具有一半导体基板201、若干凹陷202(groove)配置于一主动面201a上，其中主动面201a的相反侧为一背面201b。在该实施例中，半导体基板201为具有光学芯片或微机电芯片的基板。利用一般的方式于主动面201a上晶圆切割道(wafer scribe line)的位置上制作若干凹陷202，其中每一凹陷202相对于基板10的每一导电连接结构，即基板10的每一导电连接结构均位于晶圆切割道的位置上。
图1B为根据本发明的一实施例，处理半导体晶圆的剖面示意图。黏着层203置入晶圆20的每一凹陷202中以作为后续黏着基板10的每一导电连接结构之用。在一实施例中，黏着层203可以为一般的黏着材料，例如环氧材料(epoxy material)，其于每一凹陷202中的份量并无特别限制，以后续制程中不会溢出至主动面201a上为佳。可以选择的，于每一凹陷202的周围可以以电镀金属的方式制作若干凸块结构204以作为后续调整两晶圆接近与电性连接之用。要说明的是，凸块结构204也可在上述制作导电层103时直接形成，或由导电层103的厚度来作为后续调整两晶圆接近与电性连接之用。
图1C为根据本发明的一实施例，接合透明基板与半导体晶圆的剖面示意图。请参照图1C所示，将基板10的导电连接结构接近并置入晶圆20的主动面201a的凹陷202中，接触并陷入黏着层203中，且导电层103的周围接触凸块结构204。再者，基板10与晶圆20接合时，两晶圆接近的高度可利用导电层103的厚度与/或凸块结构204来控制。
图1D为根据本发明的一实施例，接合透明基板与半导体晶圆并薄化的剖面示意图。将晶圆20的背面201b部分移除以薄化该晶圆20。在一实施例中，利用一般平坦化的方式，如化学机械研磨(Chemical Mechanical Polishing，CMP)方式，薄化晶圆20，以在薄化后的背面201c暴露出凹陷202中的导电层103的一侧。为了使导电层103略突出于背面201c，可在薄化后进行一干蚀刻步骤以移除背面201c。根据本发明的一实施例，藉由基板10的导电连接结构能够将基板10的导电迹线或晶圆20的主动面201a的电信号传递至晶圆20的背面201c，并可藉后续的制程连接至重布层(redistribution layer)与锡球上。
图1E为根据本发明的一实施例，接合透明基板与半导体晶圆并制作重布层的剖面示意图。首先在背面201c上形成一缓冲层205(compliantlayer)，之后以适当的方式，例如形成光阻层进行光刻移除步骤，移除部份的缓冲层205以暴露出导电层103的表面。之后，在缓冲层205上形成一导电线路层206，其接触暴露出的导电层103。再利用适当的方式，例如形成光阻层进行光刻移除步骤，移除部份的导电层以形成包含导电焊垫的导电线路层206。在该实施例中，缓冲层205，例如一苯环丁烯(BCB)层，可作为应力缓冲或释放之用。导电线路层206，例如以溅镀或电镀的方式形成，与导电层103电性接触，可作为重布线路之用。
图1F为根据本发明的一实施例，接合透明基板与半导体晶圆并制作锡球与进行切割的剖面示意图。首先于导电线路层206与暴露出的缓冲层205上覆盖一绝缘层207，利用一般的光刻移除步骤，移除部份的绝缘层207以暴露出导电焊垫。之后，以一般形成导电焊球的方式在暴露出的导电焊垫上形成若干导电凸块208。在一实施例中，绝缘层207，例如一阻焊绿漆(solder mask)，可作为光阻与保护之用，利用涂布而后光刻的方式制作出图案化的绝缘层207。导电凸块208，例如以锡铅或无铅材料为主，利用一般植球的方式形成。要说明的是，在该实施例中虽然仅制作一导电线路层206作为重布层，但本发明的精神不限于此，在其它实施例中，可根据设计所需制作一或多层重布层。之后，则在切割道中线5(scribecenter line)上进行晶圆切割(die singulation)。根据本发明的精神，导电层103位于切割道中线5的位置，并藉由导电线路层206电性连接至导电凸块208，当晶圆切割后，切割道中线5两侧相邻的晶粒的主动面201a的信号均可透过导电层103连接至背面201c，进而连接至导电凸块208，增加设计元件的弹性。
如上所述，本发明的一实施例提供了一种芯片封装的结构与其晶圆级封装的形成方法。概括而言，所述芯片封装的结构包括一半导体元件，其具有一主动面与位于主动面相反侧的一背面；分别固定于基板与半导体元件之间的若干个导电连接结构；位于半导体元件背面上的缓冲层；位于缓冲层上并接触每一导电连接结构的导电线路层；以及位于导电线路层上并暴露出部分导电线路层的绝缘层。所述晶圆级封装的形成方法首先提供所述半导体元件，该半导体元件以主动面面对基板；再将若干个导电连接结构分别固定于基板与半导体元件之间，且配置于半导体元件的边缘；再在背面上形成缓冲层并暴露出每一导电连接结构；再在缓冲层上形成导电线路层，该导电线路层接触每一导电连接结构；最后在导电线路层上形成绝缘层，该绝缘层暴露出部分导电线路层。
虽然本发明以前述的实施例揭露如上，但其并非用以限定本发明。在不脱离本发明的精神和范围内，本领域的普通技术人员可以对本发明进行各种改动。倘若对本发明的修改属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动在内。

Claims (10)

1. 一种晶圆级封装的方法，其特征在于，该方法包括：
提供一基板，其上形成有若干个突出于该基板的导电连接结构；
提供一晶圆，其具有一主动面与位于主动面相反侧的一背面，其中该主动面上形成有若干个凹陷；
在每一该凹陷中填入一黏着层；
接合该基板与该晶圆，其中每一导电连接结构被容置于每一该凹陷中并深入该黏着层中；
从晶圆的背面移除部分晶圆以暴露出每一该导电连接结构；
在晶圆的背面上形成一缓冲层，该缓冲层暴露出每一所述暴露的导电连接结构；
在缓冲层上形成一导电线路层，该导电线路层接触每一所述暴露出缓冲层的导电连接结构；以及
在导电线路层上形成一绝缘层，该绝缘层暴露出部分导电线路层。
2. 如权利要求1所述的晶圆级封装的方法，其特征在于：在形成绝缘层的步骤之后还包括在暴露出的导电线路层上形成若干个导电焊球。
3. 如权利要求1所述的晶圆级封装的方法，其特征在于：所述提供基板的步骤包括提供一透明基板；在该透明基板上形成若干个中间结构；以及在每一该中间结构上电镀一导电层，以构成所述导电连接结构。
4. 如权利要求1所述的晶圆级封装的方法，其特征在于：所述提供晶圆的步骤还包括在主动面上于每一凹陷的周围电镀若干个凸块结构。
5. 如权利要求4所述的晶圆级封装的方法，其特征在于：所述接合基板与晶圆的步骤进一步包括以所述若干个凸块结构接触所述若干个导电连接结构。
6. 如权利要求1所述的晶圆级封装的方法，其特征在于：所述移除部分晶圆的步骤包括以化学机械研磨方式从所述背面平坦化该晶圆；以及以干蚀刻方式处理平坦化后的背面。
7. 如权利要求1所述的晶圆级封装的方法，其特征在于：所述形成绝缘层的步骤包括：
涂布一绝缘层覆盖于该导电线路层上；
对该绝缘层进行一光刻步骤；以及
移除部分绝缘层以暴露出部分导电线路层。
8. 一种半导体元件的封装结构，包括：一基板；一半导体元件，其具有一主动面与位于主动面相反侧的一背面，所述主动面与基板相对；配置于半导体元件边缘的若干个导电连接结构，其分别固定于基板与半导体元件之间；所述封装结构的特征在于：该封装结构还包括一位于所述背面上的一缓冲层，该缓冲层暴露出每一该导电连接结构；一位于缓冲层上并接触每一该导电连接结构的导电线路层；以及一位于导电线路层上并暴露出部分导电线路层的绝缘层。
9. 如权利要求8所述的半导体元件的封装结构，其还包括接置于所述暴露出的导电线路层上的若干个导电焊球。
10. 如权利要求8所述的半导体元件的封装结构，其还包括黏着所述若干个导电连接结构与所述半导体元件的边缘的黏着结构。
CNB2006100025894A 2006-01-06 2006-01-06 芯片封装结构与其晶圆级封装形成方法 Active CN100413067C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100025894A CN100413067C (zh) 2006-01-06 2006-01-06 芯片封装结构与其晶圆级封装形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100025894A CN100413067C (zh) 2006-01-06 2006-01-06 芯片封装结构与其晶圆级封装形成方法

Publications (2)

Publication Number Publication Date
CN1996581A CN1996581A (zh) 2007-07-11
CN100413067C true CN100413067C (zh) 2008-08-20

Family

ID=38251596

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100025894A Active CN100413067C (zh) 2006-01-06 2006-01-06 芯片封装结构与其晶圆级封装形成方法

Country Status (1)

Country Link
CN (1) CN100413067C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222627B (zh) * 2010-04-14 2013-11-06 万国半导体(开曼)股份有限公司 具有晶圆尺寸贴片的封装方法
TWI466199B (zh) * 2010-04-14 2014-12-21 Alpha & Omega Semiconductor Cayman Ltd 具有晶圓尺寸貼片的封裝方法
CN102637649A (zh) * 2012-04-28 2012-08-15 日月光半导体制造股份有限公司 半导体结构的制造方法
US20140001622A1 (en) * 2012-06-27 2014-01-02 Infineon Technologies Ag Chip packages, chip arrangements, a circuit board, and methods for manufacturing chip packages
CN111128982B (zh) * 2018-10-30 2021-08-24 联嘉光电股份有限公司 扇出型晶圆级发光二极管封装方法及其结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1219763A (zh) * 1997-12-01 1999-06-16 摩托罗拉公司 具有亚芯片规模封装构造的半导体器件及其制造方法
CN1248795A (zh) * 1998-09-21 2000-03-29 大众电脑股份有限公司 多晶片半导体封装结构及制法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1219763A (zh) * 1997-12-01 1999-06-16 摩托罗拉公司 具有亚芯片规模封装构造的半导体器件及其制造方法
CN1248795A (zh) * 1998-09-21 2000-03-29 大众电脑股份有限公司 多晶片半导体封装结构及制法

Also Published As

Publication number Publication date
CN1996581A (zh) 2007-07-11

Similar Documents

Publication Publication Date Title
CN102237281B (zh) 半导体器件及其制造方法
CN102194740B (zh) 半导体器件及其形成方法
CN102163561B (zh) 半导体器件和使用相同载体在wlcsp中形成tmv和tsv的方法
CN101996894B (zh) 半导体器件和围绕管芯周边形成坝材料以减小翘曲的方法
CN101312200B (zh) 影像感测装置及其制造方法
CN101252096B (zh) 芯片封装结构以及其制作方法
CN100576554C (zh) 影像感测元件封装体及其制作方法
CN102856336B (zh) 晶片封装体及其形成方法
CN101996895A (zh) 半导体器件及其制造方法
CN103295925A (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
CN104851842A (zh) 包括嵌入式表面安装器件的半导体器件及其形成方法
JP5615936B2 (ja) パネルベースのリードフレームパッケージング方法及び装置
CN102194717A (zh) 半导体器件和在半导体管芯周围形成绝缘层的方法
CN108538781A (zh) 用于应用处理器和存储器集成的薄3d扇出嵌入式晶片级封装（ewlb）
CN102201351A (zh) 半导体器件和形成用于无铅凸块连接的双ubm结构的方法
CN100413067C (zh) 芯片封装结构与其晶圆级封装形成方法
US7859108B2 (en) Flip chip package and method for manufacturing the same
TW201431023A (zh) 半導體晶片封裝體及其製造方法
CN102157456B (zh) 三维系统级封装方法
CN106898625B (zh) 图像传感器芯片的封装结构及封装方法
TW200834897A (en) Sensor semiconductor package and method for fabricating the same
CN101404268A (zh) 半导体元件与凸块制作方法
CN203351587U (zh) 半导体器件
TWI278979B (en) Chip package substrate and manufacturing method thereof
CN206558504U (zh) 图像传感器模组

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant