CN102637649A - 半导体结构的制造方法 - Google Patents
半导体结构的制造方法 Download PDFInfo
- Publication number
- CN102637649A CN102637649A CN2012101323701A CN201210132370A CN102637649A CN 102637649 A CN102637649 A CN 102637649A CN 2012101323701 A CN2012101323701 A CN 2012101323701A CN 201210132370 A CN201210132370 A CN 201210132370A CN 102637649 A CN102637649 A CN 102637649A
- Authority
- CN
- China
- Prior art keywords
- bearing bed
- perforate
- semiconductor structure
- manufacturing approach
- passage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
半导体结构的制造方法包括以下步骤。首先,提供承载层,其中承载层具有开孔。然后,设置半导体结构于承载层上,其中半导体结构包括电性接点,电性接点容置于开孔内。
Description
技术领域
本发明是有关于一种半导体结构的制造方法,且特别是有关于一种应用承载层的半导体结构的制造方法。
背景技术
传统上,晶圆或芯片利用胶材来进行工艺站点的传送,以避免晶圆或芯片在传送过程中破裂。
一般的做法中,会在载板上涂布一层胶材,然后再将晶圆或芯片黏在胶材上。待工艺完成后再将胶材与晶圆泡在溶液中,以分离胶材与晶圆。然而,由于浸泡时间甚久,使得工艺耗费时间无法有效降低。
发明内容
本发明有关于一种半导体结构的制造方法,一实施例中,可省略胶材的使用,因此也不需耗时地以浸泡溶液分离胶材与晶圆。
根据本发明的一实施例,提出一种半导体结构的制造方法。制造方法包括以下步骤。提供一承载层,其中承载层具有一开孔;以及,设置一半导体结构于承载层上,其中半导体结构包括一电性接点,电性接点容置于开孔内。
为了对本发明的上述及其他方面有更佳的了解,下文特举实施例,并配合附图,作详细说明如下:
附图说明
图1A至1C绘示依照本发明一实施例的半导体结构的制造过程图。
图2绘示图1A的承载层的俯视图。
图3绘示依照本发明另一实施例的承载层的俯视图。
图4绘示依照本发明另一实施例的承载层的俯视图。
图5绘示依照本发明另一实施例的承载层的剖视图。
图6绘示依照本发明另一实施例的承载层的俯视图。
图7A至7C绘示依照本发明另一实施例的半导体结构的制造过程图。
图8A绘示依照本发明另一实施例的承载层的俯视图。
图8B绘示图8A中沿方向8A-8A’的剖视图。
主要元件符号说明:
110、210、310:承载层
111、111′、111″、1231:开孔
110s1:第一面
110s2:第二面
112:底部
120:半导体结构
121、125、131:电性接点
121′:卡合接点
122:主动线路层
1221:接垫
123:保护层
124:硅穿孔
130:芯片
212、312:第一通道
2121:第一部分
2122:第二部分
213:隔离岛
241:第二通道
215:连接部
214:环绕部
240:载具
3121:子通道
A1、A2:区域
D1:内径
D2:外径
H1、H3:厚度
H2:高度
W1、W2:间距
具体实施方式
请参照图1A至1C,其绘示依照本发明一实施例的半导体结构的制造过程图。
如图1A所示,提供一承载层110,其中承载层110具有至少一开孔111及相对的第一面110s1与第二面110s2。开孔111从第一面110s1延伸至第二面110s2,即开孔111贯孔。
承载层110的材质较佳但非限定地包含耐热材料,例如是聚亚酰胺(poly-imide,PI)、苯环丁烯(benzo-cyclo-butene,BCB)、氮化硅(SiN)、耐热型硅胶、金属及其组合所构成的群组。就性质来说,承载层110可以是具备硬性、软性、可挠性及/或弹性的材质。另一实施例中,承载层110的材质可同于保护层123(图1B)的材质。此外,一耐热胶(未绘示)亦可涂布于承载层110上,并进行烘干后,采用例如是微影工艺形成开孔111。此外,承载层110是否具有黏性可视工艺需求而定,本发明实施例不加以限制。
如图1B所示,使用例如是高精度接合机,设置至少一半导体结构120于承载层110的第一面110s1上,其中半导体结构120例如是未切割的晶圆或已切割的芯片,其包括至少一电性接点121,例如是焊球、凸块或导电柱。
上述承载层110的厚度H1约介于电性接点121高度H2的1.1至1.5倍之间,使电性接点121不会突出超过承载层110的第二面110s2。开孔111的内径D1略大于或大于电性接点121的外径,使电性接点121容易进入开孔111内,一实施例中,开孔111的内径D1约介于电性接点121的外径D2的1.05至1.5倍。另一实施例中,开孔111的内径D1亦可小于或实质上等于电性接点121的外径,经由承载层110的性质(如软性、弹性或可挠性),仍可使半导体结构120的电性接点121容易地进出于开孔111。此外,此些开孔111的内径可完全相同或不完全相同。
电性接点121容置于开孔111内,开孔111可限制电性接点121的移动范围,避免半导体结构120轻易地与承载层110脱离,以便于后续工艺的执行。此外,经由承载层110的开孔111的设计,可使半导体结构120快速地设于承载层110上。
另一实施例中,半导体结构120更包括至少一卡合接点121’,其外径大于或略大于对应的开孔111的内径,以卡合于开孔111内,使半导体结构120更稳固地设于承载层110中。此外,至少一卡合接点121’可以是假(dummy)接点,其可不具电性作用,因此,即使卡合接点121’在半导体结构120与承载层110分离后自半导体结构120脱落或保留于承载层110上,亦不影响半导体结构120的功能。另一实施例中,至少一卡合接点121’亦可为电性接点。卡合接点121’可邻近半导体结构120的边缘、中间、或其它合适位置配置。
本实施例中,开孔111及电性接点121的数量多个,其中,单个电性接点121容置于单个开孔111内。另一实施例中,多个电性接点121容置于单个开孔111内。又一实施例中,开孔111的数量单个,全部的电性接点121容置于此单个开孔111内。总合来说,本发明实施例并不限定开孔111及电性接点121的数量,且不限定开孔111容纳电性接点121的数量。此外,一或多个开孔111亦可不容纳任何电性接点121。
图1B中,半导体结构120更包括主动线路层122、保护层123、硅穿孔(Through-Silicon Via,TSV)124及电性接点125,其中,主动线路层122包括至少一接垫1221。保护层123覆盖主动线路层122,并具有至少一开孔1231,使接垫1221可形成于开孔1231内。电性接点125例如是导电柱、凸块或焊球,其形成于电性接点125上,且电性连接于主动线路层122,并透过主动线路层122及硅穿孔124电性连接于电性接点121。
接下来的步骤可视工艺需求而定,例如,可切割半导体结构成至少一芯片,或堆迭至少一半导体元件于半导体结构120上,此至少一半导体元件例如是芯片、被动元件及/或封装件,以下以堆迭芯片为例说明。
如图1C所示,设置芯片130于半导体结构120上,其中芯片130包括至少一电性接点131,例如是导电柱、凸块或焊球。芯片130以电性接点131连接于半导体结构120的电性接点125,以电性连接半导体结构120。
然后,可进行回焊工艺,以焊合半导体结构120的电性接点125与芯片130的电性接点131。虽然图未绘示,然一焊料(solder)可设于电性接点125与电性接点131之间,以帮助焊合电性接点125与电性接点131。
由于半导体结构120的电性接点121设于承载层110的开孔111内,使半导体结构120不易与承载层110脱离(至少不易沿侧向与承载层110脱离),故在进行回焊工艺的过程中,使电性接点125与电性接点131的焊合顺利完成。相较于传统涂布胶材来黏合晶圆或芯片的技术,本实施例可省略胶材的使用,因此也不需耗时地以浸泡溶液方式分离胶材与晶圆。
然后,分离半导体结构120与承载层110。经由承载层110的开孔111的设计,可使半导体结构120省时、省立且快速地与承载层110分离。以下进一步说明本实施例的开孔111的分布设计。
请参照图2,其绘示图1A的承载层的俯视图。相邻二开孔111的间距不相同。例如,相邻二开孔111’的间距W1不同于相邻二开孔111”间距W2,然本发明实施例不限于此。
请参照图3,其绘示依照本发明另一实施例的承载层的俯视图。承载层110的数个开孔111分布成阵列状。例如,所述开孔111布满整个承载层110,且相邻二开孔111的间距D1实质上相同。相较于图2的开孔数量,本实施例的开孔数量可设计的较多,使半导体结构120的各电性接点121受力(若产生的话)相对较小。
请参照图4,其绘示依照本发明另一实施例的承载层的俯视图。承载层110的数个开孔111呈局部分布。例如,一些开孔111分布于承载层110的区域A1,而承载层110的另一区域A2则未形成有开孔111。区域A1及A2的位置及形状可任意设计,本发明实施例不加以限制。
请参照图5,其绘示依照本发明另一实施例的承载层的剖视图。本实施例中,承载层110的开孔111从第一面110s1往第二面110s2方向延伸,但不贯穿承载层110,即开孔111是盲孔。承载层110包括一底部112,开孔111延伸至底部112,底部112的厚度H3介于约25微米至1000微米之间。由于底部112的设计,可加强承载层110的强度。
综合上述,本发明实施例并不限制开孔111的数量、分布方式及/或尺寸。一实施例中,开孔111的数量、分布方式及/或尺寸可视半导体结构120的电性接点121的数量、分布方式及/或尺寸而定。
请参照图6,其绘示依照本发明另一实施例的承载层的俯视图。承载层210具有至少一开孔111及第一通道212,其中第一通道212连通开孔111。
第一通道212包括相连通的第一部分2121与第二部分2122。第一部分2121从第二面110s2延伸至开孔111以与开孔111连通。本实施例中,第一部分2121的延伸面积延伸至开孔111的分布区域外;另一实施例中,第一部分2121的延伸面积可延伸至开孔111的分布区域内。第一通道212的第二部分2122位于二开孔111之间,其延伸于第二面110s2与第一面110s1之间。本实施例中,第二部分2122从第二面110s2延伸至第一面110s1,即第二部分2122贯穿承载层210;另一实施例中,第二部分2122可不贯穿承载层210。
承载层210更包括数个彼此分离的隔离岛213、环绕部214及连接部215。开孔111位于此些隔离岛213之间,例如,开孔111位于多个隔离岛213的转角处,或者,虽然未绘示,然开孔111可位于相邻二隔离岛213的侧边之间。环绕部214环绕此些隔离岛213,连接部215连接此些隔离岛213与环绕部214,使隔离岛213、环绕部214与连接部215构成一体成形结构。
承载层210的材质及形成方法可相似于承载层110的材质及形成方法,容此不再赘述。
请参照图7A至7C,其绘示依照本发明另一实施例的半导体结构的制造过程图,其中图7A图6中方向7A-7A’的剖视图。
承载层210具有相对的第一面110s1与第二面110s2,半导体结构120(图7B)可设于承载层210的第一面110s1,而第一通道212片状地(或说沿一平面方向)延伸于承载层210的第二面110s2(图6)。
本实施例中,承载层210具有黏性,可黏住半导体结构120(图7B)。另一实施例中,承载层210亦可不具有黏性。承载层210是否具有黏性可视工艺需求而定,本发明实施例不加以限制。
如图7B所示,设置承载层210于载具240上,其中载具240具有第二通道241,第二通道241连通第一通道212。第二通道241可与一真空机台(未绘示)连接,以抽出开孔111内的空气。本实施例中,第二通道241的位置邻近载具240的边缘;另一实施例中,第二通道241的位置可位于载具240的中间,使各开孔111受到的真空吸力一致或接近。
此外,只要是其开孔可与载具240的第二通道241相连通的承载层皆可搭配载具240使用,例如,图1A、2、3及4的承载层110可与载具240搭配使用。
如图7C所示,设置至少一半导体结构120于承载层210上,其中半导体结构120例如是未切割的晶圆或已切割的芯片,其包括至少一电性接点121,例如是导电柱、焊球或凸块。电性接点121容置于开孔111内,使半导体结构120不易与承载层110脱离。此外,经由承载层210的开孔111的设计,可使半导体结构120快速地设于承载层210上。
上述承载层210的厚度H1约介于电性接点121高度H2的1.1至1.5倍之间,使电性接点121不突出超过承载层210的第二面110s2。开孔111的内径D1大于电性接点121的外径,使电性接点121容易进入开孔111内,一实施例中,开孔111的内径D1约介于电性接点121的外径D2的1.05至1.5倍。
如图7C所示,抽出承载层210的开孔111内的空气,其中开孔111内的空气经过第一通道212及第二通道241被抽出载具240外,如此,开孔111呈真空状态,使半导体结构120稳固地被吸附于承载层210上。
然后,分离半导体结构120与承载层210。经由承载层210的开孔111的设计,可使半导体结构120快速地与承载层110分离。以下进一步说明本实施例中开孔111的分布设计。
请参照图8A,其绘示依照本发明另一实施例的承载层的俯视图。承载层310具有至少一开孔111及第一通道312,其中第一通道312连通开孔111。此外,承载层310的材质及形成方法可相似于承载层110的材质及形成方法,容此不再赘述。
第一通道312长形沟槽,其可沿任一直线方向延伸,然另一实施例中亦可沿任一曲线方向延伸。第一通道312包括多个子通道3121,其连接所述开孔111中至少一者。例如,单个开孔111可与二个子通道3121连接;或者,单个开孔111可与二个以上的子通道3121连接。然而,只要第一通道312可连通所有开孔111即可,本发明实施例并不限制第一通道312的延伸方式。
请参照图8B,其绘示图8A中沿方向8B-8B’的剖视图。开孔111从承载层310的第一面110s1往承载层310的第二面110s2的方向延伸。第一通道312从承载层310的第二面110s2延伸至开孔111。
此外,上述承载层可采用例如是化学或机械加工形成,例如是微影工艺(photolithography)、化学蚀刻(chemical etching)、激光钻孔(laser drilling)、机械钻孔(mechanical drilling)、磨削、射出成型或其组合方式。
综上所述,虽然本发明已以实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视权利要求书所界定者为准。
Claims (10)
1.一种半导体结构的制造方法,包括:
提供一承载层,其中该承载层具有至少一开孔;以及
设置一半导体结构于该承载层上,其中该半导体结构包括至少一电性接点,该至少一电性接点容置于该至少一开孔内。
2.如权利要求1所述的制造方法,其中该承载层具有一第一通道,该第一通道连通于该至少一开孔,该制造方法更包括:
设置该承载层于一载具上,其中该载具具有一第二通道,该第二通道连通该第一通道;以及
抽出该至少一开孔内的一空气,其中该至少一开孔内的该空气经过该第一通道及该第二通道被抽出该载具外。
3.如权利要求2所述的制造方法,其中该承载层具有相对的一第一面与一第二面,该半导体结构设于该承载层的该第一面,而该第一通道延伸于该承载层的该第二面。
4.如权利要求1所述的制造方法,其中该承载层具有数个该开孔,相邻二该开孔之间距不相同。
5.如权利要求1所述的制造方法,其中该承载层具有数个该开孔,该承载层包括:
数个隔离岛,所述隔离岛彼此分离,且所述开孔位于所述隔离岛之间;
一环绕部,环绕所述隔离岛;以及
一连接部,连接所述隔离岛与该环绕部。
6.如权利要求5所述的制造方法,其中该承载层具有一第一通道,该第一通道连通所述开孔,该制造方法更包括:
设置该承载层于一载具上,其中该载具具有一第二通道,该第二通道连通该第一通道;以及
抽出所述开孔内的一空气,其中所述开孔内的该空气经过该第一通道及该第二通道而被抽出该载具外。
7.如权利要求1所述的制造方法,其中该承载层具有另一该开孔,该半导体结构更包括一卡合接点,该卡合接点卡合于该另一开孔内。
8.如权利要求1所述的制造方法,其中该至少一开孔盲孔。
9.如权利要求1所述的制造方法,其中该至少一开孔贯孔。
10.如权利要求1所述的制造方法,其中该承载层的材质选自于聚亚酰胺、苯环丁烯、氮化硅、耐热型硅胶及其组合所构成的群组。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101323701A CN102637649A (zh) | 2012-04-28 | 2012-04-28 | 半导体结构的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101323701A CN102637649A (zh) | 2012-04-28 | 2012-04-28 | 半导体结构的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102637649A true CN102637649A (zh) | 2012-08-15 |
Family
ID=46621997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012101323701A Pending CN102637649A (zh) | 2012-04-28 | 2012-04-28 | 半导体结构的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102637649A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104425287A (zh) * | 2013-08-19 | 2015-03-18 | 讯芯电子科技(中山)有限公司 | 封装结构及制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5019673A (en) * | 1990-08-22 | 1991-05-28 | Motorola, Inc. | Flip-chip package for integrated circuits |
EP0987739A2 (en) * | 1998-09-18 | 2000-03-22 | Towa Corporation | Arrangement configured to support substrate during dicing process, and apparatus and method for cutting tapeless subtrate using the arrangement |
CN1996581A (zh) * | 2006-01-06 | 2007-07-11 | 日月光半导体制造股份有限公司 | 芯片封装结构与其晶圆级封装形成方法 |
CN201868407U (zh) * | 2010-11-23 | 2011-06-15 | 茂迪股份有限公司 | 改良式硅芯片承载装置 |
-
2012
- 2012-04-28 CN CN2012101323701A patent/CN102637649A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5019673A (en) * | 1990-08-22 | 1991-05-28 | Motorola, Inc. | Flip-chip package for integrated circuits |
EP0987739A2 (en) * | 1998-09-18 | 2000-03-22 | Towa Corporation | Arrangement configured to support substrate during dicing process, and apparatus and method for cutting tapeless subtrate using the arrangement |
CN1996581A (zh) * | 2006-01-06 | 2007-07-11 | 日月光半导体制造股份有限公司 | 芯片封装结构与其晶圆级封装形成方法 |
CN201868407U (zh) * | 2010-11-23 | 2011-06-15 | 茂迪股份有限公司 | 改良式硅芯片承载装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104425287A (zh) * | 2013-08-19 | 2015-03-18 | 讯芯电子科技(中山)有限公司 | 封装结构及制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9711403B2 (en) | Method for forming chip package | |
US8298917B2 (en) | Process for wet singulation using a dicing singulation structure | |
JP2007250598A5 (zh) | ||
JP2005072554A5 (zh) | ||
US20170213805A1 (en) | Chip package and method for forming the same | |
WO2007137049A3 (en) | Double-sided integrated circuit chips | |
US8643070B2 (en) | Chip package and method for forming the same | |
US9006896B2 (en) | Chip package and method for forming the same | |
KR20040092435A (ko) | 반도체 장치 및 그 제조 방법 | |
WO2010116694A3 (en) | Method of manufacturing semiconductor device | |
TWI515829B (zh) | 一種晶圓級之封裝方法及封裝結構 | |
JP2006019429A (ja) | 半導体装置および半導体ウエハならびにそれらの製造方法 | |
TW201232736A (en) | Chip package and method for forming the same | |
US9318461B2 (en) | Wafer level array of chips and method thereof | |
JP2015099827A (ja) | 半導体装置および半導体装置の製造方法 | |
CN102637649A (zh) | 半导体结构的制造方法 | |
US8860202B2 (en) | Chip stack structure and manufacturing method thereof | |
KR101594492B1 (ko) | 반도체 패키지 구조물 및 그 제작 방법 | |
JP2006041512A (ja) | マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ | |
KR101411734B1 (ko) | 관통 전극을 갖는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 | |
CN105023915A (zh) | 堆栈式封装件及其制法 | |
CN103137584B (zh) | 半导体芯片的tsv封装结构及其封装方法 | |
US10446593B2 (en) | Image sensor chip | |
JP2006100666A (ja) | 半導体装置及びその製造方法 | |
JP2005311117A5 (zh) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120815 |