CN105023915A - 堆栈式封装件及其制法 - Google Patents

堆栈式封装件及其制法 Download PDF

Info

Publication number
CN105023915A
CN105023915A CN201410192692.4A CN201410192692A CN105023915A CN 105023915 A CN105023915 A CN 105023915A CN 201410192692 A CN201410192692 A CN 201410192692A CN 105023915 A CN105023915 A CN 105023915A
Authority
CN
China
Prior art keywords
substrate
stacking
electric connection
type packaging
microns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410192692.4A
Other languages
English (en)
Other versions
CN105023915B (zh
Inventor
黄淑惠
江政嘉
王隆源
施嘉凯
徐逐崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN105023915A publication Critical patent/CN105023915A/zh
Application granted granted Critical
Publication of CN105023915B publication Critical patent/CN105023915B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一种堆栈式封装件及其制法，该封装件包括：具有相对的第一表面及第二表面、连接该第一表面及第二表面且相对的第一侧表面及第二侧表面、及多个第一电性连接垫的第一基板；电性接置于该第一表面上的芯片；接置于该第一基板的第一表面上，且具有相对的第三表面及第四表面、连接该第三表面及第四表面且相对的第三侧表面及第四侧表面、多个第二电性连接垫的第二基板，该第三侧表面及第四侧表面之间的距离比该第一侧表面及第二侧表面之间的距离小15至3900微米；以及对应电性连接该第一电性连接垫与第二电性连接垫的多个互连结构。本发明能提高清洗装置的清洗效果及降低切单第一排版结构时所造成的第二基板损坏机率。

Description

堆栈式封装件及其制法
技术领域
本发明提供一种堆栈式封装件及其制法，尤指一种上下层基板面积不同的堆栈式封装件及其制法。
背景技术
由于随身携带的电子装置的普及，越来越多的电子装置都需要讲求轻薄短小，尤其是半导体组件与其封装结构，更是不断追求更小更轻薄的设计，因此，堆栈式封装件的技术也从而蓬勃发展。
请参照图1A及图1B，其为现有上下层基板面积相同的堆栈式封装件的剖视图，其中，图1A及图1B的堆栈式封装件包括第一基板10、芯片13、第二基板30及多个互连结构15，且还包括底胶14及绝缘保护层17，该第一基板10面积与该第二基板30面积相同。
如上所述的第一基板10，其具有相对的第一表面10a及第二表面10b、连接第一表面10a及第二表面10b且相对的第一侧表面10c及第二侧表面10d、及多个第一电性连接垫101，第一电性连接垫101形成于第一表面10a上，而芯片13覆晶接置于第一表面10a上，此外，可在芯片13与第一表面10a之间形成底胶14。此外，第一基板10可包括有第五电性连接垫103及导电通孔104，第五电性连接垫103形成于第二表面10b上，而导电通孔104位于第一电性连接垫101及第五电性连接垫103之间且贯穿第一基板10，以电性连接第一电性连接垫101及第五电性连接垫103。
如上所述的第二基板30，其接置于第一基板10的第一表面10a上，且具有相对的第三表面30a及第四表面30b、连接第三表面30a及第四表面30b且相对的第三侧表面30c及第四侧表面30d、多个第二电性连接垫301，第二电性连接垫301形成于第三表面30a上，且第四表面30b上可具有第三电性连接垫302。
如上所述的多个互连结构15，通过将第一电性连接垫101与第二电性连接垫301对应电性连接，以使第二基板30电性连接第一基板10。其中，铜柱151形成在第一电性连接垫101上，而铜柱351形成在第二电性连接垫301上且铜柱351未与第二电性连接垫301接触的一端具有焊料352，焊料352藉由回焊而与铜柱151电性连接并从而使铜柱151与铜柱351电性连接，以使第二基板30电性连接第一基板10。
此外，本发明的堆栈式封装件的第一基板10的第二表面10b上可形成有绝缘保护层17，以覆盖第二表面10b，绝缘保护层17的材质可为防焊材料，而绝缘保护层17具有多个绝缘保护层开孔171，以对应露出各第五电性连接垫103。
由于现有的上下层基板面积相同的堆栈式封装件的第三侧表面30c及第四侧表面30d之间的距离相同于第一侧表面10c及第二侧表面10d之间的距离，因此，在以例如为针体或管体的清洗装置5清洗现有的堆栈式封装件时，由于上下层基板面积相同，故上层基板将会妨碍清洗装置5伸入第一基板10与第二基板30之间的高度H范围内，从而降低了清洗效果。
请参照图1B，由于现有的另一堆栈式封装件的制程实施例中，已切单的第二基板30接置在仍组成为排版结构的第一基板10上，而第一基板10与第二基板30间形成有第一封装胶体16，当以刀具6切单该排版结构时，若上下层基板面积相同，则刀具6将极容易接触到第二基板30，从而对第二基板30构成一力矩，使第二基板30受到损坏。
因此，如何克服现有的上下层基板面积相同的堆栈式封装件在清洗时的清洗装置受上层基板妨碍而降低了清洗效果的问题，以及克服在切单该排版结构时的第二基板受刀具施力而损坏的问题，实为本领域技术人员的一大课题。
发明内容
有鉴于上述现有技术的缺失，本发明的主要目的为提供一种堆栈式封装件及其制法，能提高清洗装置的清洗效果及降低切单第一排版结构时所造成的第二基板损坏机率。
本发明的堆栈式封装件包括：具有相对的第一表面及第二表面、连接并垂直该第一表面及第二表面且相对的第一侧表面及第二侧表面、及形成于该第一表面上的多个第一电性连接垫的第一基板；电性接置于该第一表面上的芯片；接置于该第一基板的第一表面上，且具有相对的第三表面及第四表面、连接并垂直该第三表面及第四表面且相对的第三侧表面及第四侧表面、形成于该第三表面上的多个第二电性连接垫的第二基板，该第一侧表面及第二侧表面的位置分别对应位于该第一表面上方的该第三侧表面及第四侧表面，该第三侧表面及第四侧表面之间的距离比该第一侧表面及第二侧表面之间的距离小15至3900微米，该第一侧表面的位置与该第三侧表面的投影位置之间的最小距离或者该第二侧表面的位置与该第四侧表面的投影位置之间的最小距离小于3900微米；以及对应电性连接该第一电性连接垫与第二电性连接垫的多个互连结构，以使该第二基板接置于该第一基板上。
本发明还提供一种堆栈式封装件的制法，包括：提供第一基板与第二基板，该第一基板具有相对的第一表面及第二表面、连接并垂直该第一表面及第二表面且相对的第一侧表面及第二侧表面、及形成于该第一表面上的多个第一电性连接垫，于该第一表面上电性接置有芯片，该第二基板具有相对的第三表面及第四表面、连接并垂直该第三表面及第四表面且相对的第三侧表面及第四侧表面及形成于该第三表面上的多个第二电性连接垫，而该第一电性连接垫上、该第二电性连接垫上、或该第一电性连接垫上及第二电性连接垫上形成有互连组件，该第三侧表面及第四侧表面之间的距离比该第一侧表面及第二侧表面之间的距离小15至3900微米；以及藉由互连结构对应电性连接该第一电性连接垫及第二电性连接垫，以将该第二基板电性接置于该第一基板上，该第一侧表面及第二侧表面的位置分别对应位于该第一表面上方的该第三侧表面及第四侧表面，该第一侧表面的位置与该第三侧表面的投影位置之间的最小距离或者该第二侧表面的位置与该第四侧表面的投影位置之间的最小距离小于3900微米。
本发明的堆栈式封装件及其制法通过使第三侧表面及第四侧表面之间的距离小于第一侧表面及第二侧表面之间的距离15至3900微米，故如电浆清洗装置的清洗装置可轻易地伸入第一基板与第二基板之间的高度范围内，从而得到较先前技术为优的清洗效果，此外，本发明也可避免其上接置有第二基板的第一排版结构在切单时因第一刀具接触到第二基板，从而使第二基板受到损坏的缺失，以大为提高清洗装置的清洗效果及降低其上接置有第二基板的第一排版结构在切单时所造成的第二基板损坏机率。
附图说明
图1A及图1B为现有的上下层基板面积相同的堆栈式封装件的剖视图。
图2A至图2D及图2A”、图2B”与图2D”为本发明的堆栈式封装件的制法的第一实施例的剖视图，图2A’与图2B’为本发明的堆栈式封装件的制法的第一实施例的上视图。
图3A至图3E与图3B’、图3D’及图3E’为本发明的堆栈式封装件的制法的第二实施例的剖视图及上视图。
符号说明
1        第一排版结构
2        第一刀具
3        第二排版结构
4        第二刀具
5        清洗装置
6        刀具
10       第一基板
10a      第一表面
10b      第二表面
10c      第一侧表面
10d      第二侧表面
101      第一电性连接垫
102      第四电性连接垫
103      第五电性连接垫
104      导电通孔
13       芯片
131      铜凸块
133、352 焊料
14       底胶
141      开口
15       互连结构
151、351 铜柱
16       第一封装胶体
17       绝缘保护层
171      绝缘保护层开孔
18、152  焊球
30       第二基板
30a      第三表面
30b      第四表面
30c      第三侧表面
30d      第四侧表面
301      第二电性连接垫
302      第三电性连接垫
33       电子组件
331      导电组件
34       第二封装胶体
H        高度
D1、D2   最小距离
W2、W4   刀厚。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。本发明也可藉由其它不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的精神下进行各种修饰与变更。
请参照图2A至图2D及图2A’与图2B’，该等图为本发明的堆栈式封装件的制法的第一实施例的剖视图及上视图，其中，该堆栈式封装件的制法的各步骤将参照各图而于以下详细说明。
请参照图2A、图2A’、图2B及图2B’，首先，提供第一基板10与第二基板30，第一基板10具有相对的第一表面10a及第二表面10b、连接并垂直第一表面10a及第二表面10b且相对的第一侧表面10c及第二侧表面10d、及形成于第一表面10a上的多个第一电性连接垫101，而于第一表面10a上电性接置有芯片13，且第一电性连接垫101上可形成有例如为焊球(未图标此情况)、铜柱151、焊料(未图标此情况)或以焊料包覆的铜球(未图标此情况)的互连组件，但本发明不限于此。详细而言，第一电性连接垫101可形成于第一表面10a的相对二侧或形成于靠近第一表面10a的边缘的四周，第一表面10a上形成有第四电性连接垫102，而芯片13的表面上具有铜凸块131，但本发明不限于此，而铜凸块131上具有焊料133，但本发明不限于此，故芯片13可藉由回焊方式将焊料133与第四电性连接垫102电性连接，从而使芯片13与第四电性连接垫102电性连接，此外，可在芯片13与第一表面10a之间形成底胶14，此外，第一基板10还包括有第五电性连接垫103及导电通孔104，第五电性连接垫103形成于第二表面10b上，而导电通孔104位于第一电性连接垫101及第五电性连接垫103之间且贯穿第一基板10，以电性连接第一电性连接垫101及第五电性连接垫103。第一基板10为如图2A’所示的数组组成第一排版结构1，而第一基板10可以刀厚W2的第一刀具2从第一排版结构1切单而成，然而本发明也可以不限于刀具切割的方式切单第一基板10。
本发明的第二基板30具有相对的第三表面30a及第四表面30b、连接并垂直第三表面30a及第四表面30b且相对的第三侧表面30c及第四侧表面30d及形成于该第三表面30a上的多个第二电性连接垫301，另外，第四表面30b上可具有第三电性连接垫302，且第二电性连接垫301上可形成有例如为焊球(未图标此情况)、与第二电性连接垫301连接的另一端上形成有焊料352的铜柱351、焊料(未图标此情况)或以焊料包覆的铜球(未图标此情况)的互连组件，但本发明不限于此。第二基板30为如图2B’所示的数组组成第二排版结构3，而第二基板30为以刀厚W4的第二刀具4从第二排版结构3切单而成，同样地，本发明也可以不限于刀具切割的方式切单第二基板30。具体而言但不限于此，该第一刀具2或第二刀具4为锯子或铣刀，且该锯子的刀厚可例如为约15至600微米，而该铣刀的刀厚可例如为约200至4000微米。值得注意的是，本发明可藉由从锯子及铣刀的其中之一选择做为该第一刀具2或第二刀具4且将其组合而使第一刀具2的刀厚W2可比第二刀具4的刀厚W4小15至3900微米，因此，切单后的第二基板30的第三侧表面30c及第四侧表面30d之间的距离比切单后的第一基板10的第一侧表面10c及第二侧表面10d之间的距离小15至3900微米，然而，本发明使用的第一刀具2的刀厚W2可进一步比第二刀具4的刀厚W4小60至2000微米，因此，切单后的第二基板30的第三侧表面30c及第四侧表面30d之间的距离进一步比切单后的第一基板10的第一侧表面10c及第二侧表面10d之间的距离小60微米至2000微米。
此外，本发明的堆栈式封装件的第一基板10的第二表面10b上可形成有绝缘保护层17，以覆盖第二表面10b，绝缘保护层17的材质可为防焊材料，但本发明不限于此，而绝缘保护层17具有多个绝缘保护层开孔171，以对应露出各第五电性连接垫103。
请参照图2C，其次，藉由互连结构15对应电性连接于第一电性连接垫101及第二电性连接垫301，以将第二基板30接置于第一基板10上，第一侧表面10c及第二侧表面10d的位置分别对应位于第一表面10a上方的第三侧表面30c及第四侧表面30b，第一侧表面10c的位置与第三侧表面30c的投影位置之间的最小距离D1或者第二侧表面10d的位置与第四侧表面30d的投影位置之间的最小距离D2小于3900微米(未图标此情况)，然而第一侧表面10c的位置与第三侧表面30c的投影位置之间的最小距离D1范围一般而言介于7.5至1950微米之间，且第二侧表面10d的位置与第四侧表面30d的投影位置之间的最小距离D2范围一般而言也介于7.5至1950微米之间。
详而言之，将第二基板30接置于第一基板10上可以例如为回焊的方式而将对应的形成在第一电性连接垫101上的互连组件电性连接于形成在第二电性连接垫301上的互连组件，从而形成使第二基板30电性连接第一基板10的互连结构15，或者本发明也可将互连组件接置在第一电性连接垫101上或第二电性连接垫301上又或两者之上，并藉由回焊方式将对应的第一电性连接垫101及第二电性连接垫301电性连接(未图标此情况)，但本发明不限于此。更详细并特定而言，形成在第一电性连接垫101上的互连组件为铜柱151，而形成在第二电性连接垫301上的互连组件在连接第二电性连接垫301的另一端上具有焊料352的铜柱351，因此在回焊后，焊料352与第一电性连接垫101上的铜柱151电性连接并从而使铜柱151与铜柱351电性连接。然而，本发明的互连结构可有多种未图标且非限制的实施例，例如，形成在第一电性连接垫101上或形成在第二电性连接垫301上且将第一电性连接垫101与第二电性连接垫301电性连接的焊球、形成在第一电性连接垫101上的焊料及形成在第二电性连接垫301上的铜柱且焊料与铜柱为彼此电性连接、以及形成在第一电性连接垫101上或形成在第二电性连接垫301上且将第一电性连接垫101与第二电性连接垫301电性连接的以焊料包覆的铜球等等。
在对应接合成互连结构15后，各自切单后的第一基板10与第二基板30可视设计需要而偏移接合，由于第一侧表面10c的位置与第三侧表面30c的投影位置(更特定而言，为第三侧表面30c对第一基板10垂直投影的位置)之间仍须留有间隙以使清洗装置伸入第一基板10与第二基板30之间的高度范围内，且第二基板30的第三侧表面30c及第四侧表面30d之间的距离比第一基板10的第一侧表面10c及第二侧表面10d之间的距离小15至3900微米，故第一侧表面10c的位置与第三侧表面30c的投影位置之间的最小距离D1或者第二侧表面10d的位置与第四侧表面30d的投影位置之间的最小距离D2小于3900微米。
一般而言但不限于此，由于一般设计是将第一基板10与第二基板30对称中心地对应接合，故第一侧表面10c及第二侧表面10d的位置分别对应位于第一表面10a上方的第三侧表面30c及第四侧表面30b，且又由于第二基板30的第三侧表面30c及第四侧表面30d之间的距离比切单后的第一基板10的第一侧表面10c及第二侧表面10d之间的距离小15至3900微米，故第一侧表面10c的位置与第三侧表面30c的投影位置(更特定而言，为第三侧表面30c对第一基板10垂直投影的位置)之间的最小距离D1范围介于7.5至1950微米之间，且第二侧表面10d的位置与第四侧表面30d的投影位置(更特定而言，为第四侧表面30d对第一基板10垂直投影的位置)之间的最小距离D2范围也介于7.5至1950微米之间。在进一步实施例中，由于切单后的第二基板30的第三侧表面30c及第四侧表面30d之间的距离比切单后的第一基板10的第一侧表面10c及第二侧表面10d之间的距离小60微米至2000微米，故第一侧表面10c的位置与第三侧表面30c的投影位置(更特定而言，为第三侧表面30c对第一基板10垂直投影的位置)之间的最小距离D1范围介于30至1000微米之间，且第二侧表面10d的位置与第四侧表面30d的投影位置(更特定而言，为第四侧表面30d对第一基板10垂直投影的位置)之间的最小距离D2范围也介于30至1000微米之间。之后，藉由清洗装置5对如图2C所示的该堆栈式封装件的半成品进行电浆清洗(本发明不限于此)，由于第一侧表面10c的位置与第三侧表面30c的投影位置之间具有一最小距离D1且第二侧表面10d的位置与第四侧表面30d的投影位置之间具有一最小距离D2，故清洗装置5可轻易地伸入第一基板10与第二基板30之间的高度H范围内，从而得到较先前技术为优的清洗效果。
请参照图2D，最后，在电浆清洗之后，本发明可在第一基板10与第二基板30之间形成第一封装胶体16，以包覆芯片13与互连结构15。另外，本发明可在第二基板30的第四表面30b上设置电子组件33，且电子组件33电性连接第三电性连接垫302，详细而言但不限于此，电子组件33的表面上形成或接置有例如为凸块的导电组件331，而导电组件331可藉由回焊而电性连接第三电性连接垫302，从而使电子组件33电性连接第三电性连接垫302。随后，本发明可在第二基板30的第四表面30b上设置第二封装胶体34以包覆电子组件33。然而，值得注意的是，设置电子组件33及其后的设置第二封装胶体34可在之前的其它步骤中实施。此外，本发明可在绝缘保护层开孔171中形成或接置焊球18(本发明不限于此)，从而构成如图2D的堆栈式封装件，然而接置焊球18也可在之前的其它步骤中实施。
请参照图2A”、图2B”及图2D”，该等图为本发明的堆栈式封装件的制法的第一实施例的另一范例的剖视图，其与图2A、图2B及图2D的差异在于：底胶14形成在第一表面10a上且形成在芯片13与第一表面10a之间并至少包覆形成在第一电性连接垫101上的通常但不限于焊球152的互连组件，底胶14并具有开口141以露出例如为焊球152的互连组件，第二电性连接垫301上所形成的互连组件为铜柱351。
详而言之，图2A”的第一电性连接垫101上形成有通常但不限于焊球152的互连组件，而底胶14形成在第一表面10a上，底胶14至少包覆芯片13与第一表面10a之间的铜凸块131、焊料133及第四电性连接垫102，并包覆例如为焊球152的互连组件，在另一范例中的底胶14可进一步包覆芯片13，且底胶14具有开口141以露出例如为焊球152的互连组件。其后，如图2B”所示，提供第二电性连接垫301上形成有铜柱351的第二基板30，并接着进行如图2C的步骤，以藉由使铜柱351电性连接例如为焊球152的互连组件而将第二基板30接置于第一基板10上，从而形成如图2D”所示的堆栈式封装件。
请参照图3A至图3E与图3B’、图3D’及图3E’，该等图为本发明的堆栈式封装件的制法的第二实施例的剖视图及上视图，其中，该堆栈式封装件的制法的各步骤将参照各图而于以下详细说明。
请参照图3A、图3B及图3B’，首先，提供第一基板10与第二基板30，第一基板10及其上的芯片13、互连组件及底胶14如图2A所述，且多个第一基板10所组成的第一排版结构1也如图2A’所述，故在此不再赘述，而第二基板30如图2B所述，且多个第二基板30所组成的第二排版结构3也如图2B’所述，故在此不再赘述。然而，在此步骤中，第一排版结构1并未切单，而如图3B’所示，第二基板30由刀厚W4的第二刀具4切单第二排版结构3而成。
请参照图3C，其次，将该等互连组件对应接合成互连结构15，以将已切单的第二基板30接置于第一基板10上，其对应接合的细节如图2C所述，故在此不再赘述。一般而言但不限于此，第二基板30与第一排版结构1的各第一基板10成对地对应接合，各第二基板30的第三侧表面30c及第四侧表面30b与其下的第一基板10在切单后所具有的第一侧表面10c及第二侧表面10d的位置分别对应，而第一基板10与第二基板30可视设计需要而偏移接合，由于第一侧表面10c的位置与第三侧表面30c的投影位置(更特定而言，为第三侧表面30c对第一基板10垂直投影的位置)之间仍须留有间隙以使清洗装置伸入第一基板10与第二基板30之间的高度范围内，且在切单第一排版结构1时避免比第二刀具4的刀厚W4小15至3900微米的第一刀具2接触到第二基板30，并且切单后的第二基板30的第三侧表面30c及第四侧表面30d之间的距离比切单后的第一基板10的第一侧表面10c及第二侧表面10d之间的距离小15至3900微米，故在将第二基板30接置在未切单的第一基板10上时，第一侧表面10c的位置与第三侧表面30c的投影位置之间的最小距离D1范围或者第二侧表面10d的位置与第四侧表面30d的投影位置之间的最小距离D2范围介于7.5至3892.5微米之间，以避免第一刀具2接触到第二基板30。而依照一般对称接合第一基板10与第二基板30的设计，第一基板10切单后所具有的第一侧表面10c的位置与第三侧表面30c的投影位置之间的最小距离D1范围介于7.5至1950微米之间，第一基板10切单后所具有的第二侧表面10d的位置与第四侧表面30d的投影位置之间的最小距离D2范围介于7.5至1950微米之间。在进一步实施例中，第一基板10切单后所具有的第一侧表面10c的位置与第三侧表面30c的投影位置之间的最小距离D1范围介于30至1000微米之间，第一基板10切单后所具有的第二侧表面10d的位置与第四侧表面30d的投影位置之间的最小距离D2范围介于30至1000微米之间。随后，进行电浆清洗(本发明不限于此)，而如图3C所示的该堆栈式封装件的半成品在此步骤中所具有的优点如图2C所述，故在此不再赘述。
请参照图3D及图3D’，之后，在仍成为第一排版结构1的第一基板10与已切单第二基板30之间形成第一封装胶体16，以包覆芯片13及互连结构15，而形成有第一封装胶体16的第一排版结构1如图3D’所示。
请参照图3E及图3E’，最后，将如图3E’所示的其上接置有第二基板30的第一排版结构1切单以形成如图3E所示的皆已切单并相互接合的第一基板10及第二基板30，而切单方式如图2B’所述，故在此不再赘述，由于第一基板10切单后的第一侧表面10c与第三侧表面30c对第一基板10垂直投影之间具有距离D1，而第一基板10切单后的第二侧表面10d与第四侧表面30d对第一基板10垂直投影之间具有距离D2，故在切单第一排版结构1时，可避免比第二刀具4的刀厚W4小15至3900微米的第一刀具2或比第二刀具4的刀厚W4小60至2000微米的第一刀具2接触到第二基板30，从而使第二基板30不受到伤害。
本实施例也可在第二基板30的第四表面30b上设置电子组件33、在第四表面30b上设置第二封装胶体34及在绝缘保护层开孔171中形成或接置焊球18，而其细节如图2D所述，故在此不再赘述。
图2D为本发明的堆栈式封装件的制法的第一实施例及第二实施例所制成的堆栈式封装件的剖视图，该堆栈式封装件包括第一基板10、芯片13、第二基板30及多个互连结构15，且还包括底胶14、第一封装胶体16、电子组件33、绝缘保护层17、焊球18及第二封装胶体34。
如上所述的第一基板10，其具有相对的第一表面10a及第二表面10b、连接并垂直第一表面10a及第二表面10b且相对的第一侧表面10c及第二侧表面10d、及形成于第一表面10a上的多个第一电性连接垫101，芯片13电性接置于第一表面10a上。而将芯片13电性接置于第一表面10a上、形成底胶14、第五电性连接垫103、导电通孔104的细节如图2A所述，故在此不再赘述。
如上所述的第二基板30，其接置于第一基板10的第一表面10a上，且具有相对的第三表面30a及第四表面30b、连接并垂直第三表面30a及第四表面30b且相对的第三侧表面30c及第四侧表面30d、形成于第三表面30a上的多个第二电性连接垫301，其中，第三侧表面30c及第四侧表面30d分别对应第一侧表面10c及第二侧表面10d的位置且位于第一表面10a上方，第三侧表面30c及第四侧表面30d之间的距离比第一侧表面10c及第二侧表面10d之间的距离小15至3900微米，而更进一步地，第三侧表面30c及第四侧表面30d之间的距离比第一侧表面10c及第二侧表面10d之间的距离小60至2000微米。而第一基板10与第二基板30可视设计需要而偏移接合，由于第一侧表面10c的位置与第三侧表面30c的投影位置(更特定而言，为第三侧表面30c对第一基板10垂直投影的位置)之间仍须留有间隙以使清洗装置伸入第一基板10与第二基板30之间的高度范围内，且在切单第一排版结构1时避免比第二刀具4的刀厚W4小15至3900微米的第一刀具2接触到第二基板30，并且第二基板30的第三侧表面30c及第四侧表面30d之间的距离比第一基板10的第一侧表面10c及第二侧表面10d之间的距离小15至3900微米，故在第一基板10及第二基板30切单完成后，第一侧表面10c的位置与第三侧表面30c的投影位置之间的最小距离D1或者第二侧表面10d的位置与第四侧表面30d的投影位置之间的最小距离D2小于3900微米。而依照一般对称接合第一基板10与第二基板30的设计，第一基板10切单后所具有的第一侧表面10c的位置与第三侧表面30c的投影位置之间的最小距离D1范围介于7.5至1950微米之间，第一基板10切单后所具有的第二侧表面10d的位置与第四侧表面30d的投影位置之间的最小距离D2范围介于7.5至1950微米之间。在进一步实施例中，第一基板10切单后所具有的第一侧表面10c的位置与第三侧表面30c的投影位置之间的最小距离D1范围介于30至1000微米之间，第一基板10切单后所具有的第二侧表面10d的位置与第四侧表面30d的投影位置之间的最小距离D2范围介于30至1000微米之间。如上所述的多个互连结构15，其对应电性连接第一电性连接垫101与第二电性连接垫301，以将第二基板30接置于第一基板10上。详细而言，互连结构15由至少一互连组件组成，而互连组件为焊球(未图标此情况)、铜柱151、焊料(未图标此情况)或以焊料包覆的铜球(未图标此情况)，更详细并特定而言但不限于此，铜柱151形成在第一电性连接垫101上，而铜柱351形成在第二电性连接垫301上且铜柱351未与第二电性连接垫301接触的一端具有焊料352，焊料352藉由回焊而与铜柱151电性连接并从而使铜柱151与铜柱351电性连接，以使第二基板30电性连接第一基板10。然而，本发明的互连结构可有多种未图标且非限制的态样，例如，形成在第一电性连接垫101上或形成在第二电性连接垫301上且将第一电性连接垫101与第二电性连接垫301电性连接的焊球、形成在第一电性连接垫101上的焊料及形成在第二电性连接垫301上的铜柱且焊料与铜柱彼此电性连接、以及形成在第一电性连接垫101上或形成在第二电性连接垫301上且将第一电性连接垫101与第二电性连接垫301电性连接的以焊料包覆的铜球等等。
如上所述的第二基板30的第四表面30b上可具有第三电性连接垫302，而电子组件33电性连接第三电性连接垫302，而电性连接电子组件33及其后形成第二封装胶体34的细节如图2D所述，故在此不再赘述。
此外，本发明可还包括第一封装胶体16、绝缘保护层17及焊球18，而其详细说明已在本发明的堆栈式封装件的制法的第一实施例中叙述，故在此不再赘述。综上所述，相较于先前技术，由于本发明的第三侧表面及第四侧表面之间的距离比第一侧表面及第二侧表面之间的距离小15至3900微米，故如电浆清洗装置的清洗装置可轻易地伸入第一基板与第二基板之间的高度范围内，从而得到较先前技术为优的清洗效果，此外，本发明还可避免其上接置有第二基板的第一排版结构在切单时因第一刀具接触到第二基板，从而使第二基板受力而损坏。因此，相较于先前技术，本发明可大为提高清洗装置的清洗效果及避免其上接置有第二基板的第一排版结构在切单时所造成的第二基板损坏问题。
上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (24)

1.一种堆栈式封装件，其包括：
第一基板，其具有相对的第一表面及第二表面、连接并垂直该第一表面及第二表面且相对的第一侧表面及第二侧表面、及形成于该第一表面上的多个第一电性连接垫；
芯片，其电性接置于该第一表面上；
第二基板，其接置于该第一基板的第一表面上，且具有相对的第三表面及第四表面、连接并垂直该第三表面及第四表面且相对的第三侧表面及第四侧表面、形成于该第三表面上的多个第二电性连接垫，该第一侧表面及第二侧表面的位置分别对应位于该第一表面上方的该第三侧表面及第四侧表面，该第三侧表面及第四侧表面之间的距离比该第一侧表面及第二侧表面之间的距离小15至3900微米，该第一侧表面的位置与该第三侧表面的投影位置之间的最小距离或者该第二侧表面的位置与该第四侧表面的投影位置之间的最小距离小于3900微米；以及
多个互连结构，其对应电性连接该第一电性连接垫与第二电性连接垫，以使该第二基板接置于该第一基板上。
2.如权利要求1所述的堆栈式封装件，其特征在于，该第一侧表面的位置与该第三侧表面的投影位置之间的最小距离范围介于7.5至1950微米之间，该第二侧表面的位置与该第四侧表面的投影位置之间的最小距离范围介于7.5至1950微米之间。
3.如权利要求1所述的堆栈式封装件，其特征在于，该第三侧表面及第四侧表面之间的该距离比该第一侧表面及第二侧表面之间的该距离小60微米至2000微米。
4.如权利要求3所述的堆栈式封装件，其特征在于，该第一侧表面的位置与该第三侧表面的投影位置之间的最小距离范围介于30至1000微米之间，该第二侧表面的位置与该第四侧表面的投影位置之间的最小距离范围介于30至1000微米之间。
5.如权利要求1所述的堆栈式封装件，其特征在于，该堆栈式封装件还包括第一封装胶体，其形成于该第一表面与第三表面之间且包覆该芯片。
6.如权利要求1所述的堆栈式封装件，其特征在于，该堆栈式封装件还包括第三电性连接垫、电子组件及第二封装胶体，其中，该第三电性连接垫形成于该第四表面上，该电子组件电性连接该第四表面上的该第三电性连接垫，而该第二封装胶体则形成于该第四表面上并包覆该电子组件。
7.如权利要求1所述的堆栈式封装件，其特征在于，该互连结构由至少一互连组件组成，而该互连组件为焊球、铜柱、焊料或以焊料包覆的铜球，且形成在该第一电性连接垫上。
8.如权利要求7所述的堆栈式封装件，其特征在于，该堆栈式封装件还包括底胶，其形成在该第一表面上并形成在该芯片与该第一表面之间，且包覆该互连组件，该底胶并具有开口以露出该互连组件。
9.一种堆栈式封装件的制法，其包括：
提供第一基板与第二基板，该第一基板具有相对的第一表面及第二表面、连接并垂直该第一表面及第二表面且相对的第一侧表面及第二侧表面、及形成于该第一表面上的多个第一电性连接垫，于该第一表面上电性接置有芯片，该第二基板具有相对的第三表面及第四表面、连接并垂直该第三表面及第四表面且相对的第三侧表面及第四侧表面及形成于该第三表面上的多个第二电性连接垫，而该第三侧表面及第四侧表面之间的距离比该第一侧表面及第二侧表面之间的距离小15至3900微米；以及
藉由互连结构对应电性连接该第一电性连接垫与第二电性连接垫，以将该第二基板接置于该第一基板上，该第一侧表面及第二侧表面的位置分别对应位于该第一表面上方的该第三侧表面及第四侧表面，该第一侧表面的位置与该第三侧表面的投影位置之间的最小距离或者该第二侧表面的位置与该第四侧表面的投影位置之间的最小距离小于3900微米。
10.如权利要求9所述的堆栈式封装件的制法，其特征在于，该第一侧表面的位置与该第三侧表面的投影位置之间的最小距离范围介于7.5至1950微米之间，该第二侧表面的位置与该第四侧表面的投影位置之间的最小距离范围介于7.5至1950微米之间。
11.如权利要求9所述的堆栈式封装件的制法，其特征在于，该第二基板从第二排版结构切单而成，该第二排版结构由多个该第二基板所组成。
12.如权利要求11所述的堆栈式封装件的制法，其特征在于，该第一基板从第一排版结构切单而成，该第一排版结构由多个该第一基板所组成。
13.如权利要求12所述的堆栈式封装件的制法，其特征在于，切单该第一排版结构是以第一刀具为之，切单该第二排版结构是以第二刀具为之，且该第一刀具的刀厚比该第二刀具的刀厚小15至3900微米。
14.如权利要求13所述的堆栈式封装件的制法，其特征在于，该第一刀具的刀厚比该第二刀具的刀厚小60至2000微米。
15.如权利要求14所述的堆栈式封装件的制法，其特征在于，该第一刀具或该第二刀具为锯子或铣刀。
16.如权利要求9所述的堆栈式封装件的制法，其特征在于，于将该第二基板接置于该第一基板上之后，还包括于该第一基板与第二基板之间形成第一封装胶体，以包覆该芯片及互连结构。
17.如权利要求9所述的堆栈式封装件的制法，其特征在于，于将该第二基板接置于该第一基板上之后，该第一侧表面的位置与该第三侧表面的投影位置之间的最小距离范围或者该第二侧表面的位置与该第四侧表面的投影位置之间的最小距离范围介于7.5至3892.5微米之间，且还包括进行切单该第一基板的步骤。
18.如权利要求9所述的堆栈式封装件的制法，其特征在于，该第三侧表面及第四侧表面之间的该距离比该第一侧表面及第二侧表面之间的距离小60微米至2000微米。
19.如权利要求18所述的堆栈式封装件的制法，其特征在于，该第一侧表面的位置与该第三侧表面的投影位置之间的最小距离范围介于30至1000微米之间，该第二侧表面的位置与该第四侧表面的投影位置之间的最小距离范围介30至1000微米之间。
20.如权利要求9所述的堆栈式封装件的制法，其特征在于，该第二基板设置有在该第四表面上的第三电性连接垫及电子组件，该第三电性连接垫形成在该第四表面上且该电子组件电性连接该第三电性连接垫。
21.如权利要求20所述的堆栈式封装件的制法，其特征在于，该第二基板的该第四表面上形成有包覆该电子组件的第二封装胶体。
22.如权利要求9所述的堆栈式封装件的制法，其特征在于，在该第二基板接置于该第一基板上之前，还包括在该第一表面上形成第一封装胶体，以包覆该芯片及该互连组件。
23.如权利要求9所述的堆栈式封装件的制法，其特征在于，该互连结构由至少一互连组件组成，而该互连组件为焊球、铜柱、焊料或以焊料包覆的铜球，且形成在该第一电性连接垫上。
24.如权利要求23所述的堆栈式封装件，其特征在于，在该第二基板接置于该第一基板上之前，还包括在该第一表面上形成底胶，使其位于该芯片与该第一表面之间，以包覆该互连组件，其中，该底胶具有至少一开口以露出该互连组件。
CN201410192692.4A 2014-04-22 2014-05-08 堆栈式封装件的制法 Active CN105023915B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103114467 2014-04-22
TW103114467A TWI552304B (zh) 2014-04-22 2014-04-22 堆疊式封裝件及其製法

Publications (2)

Publication Number Publication Date
CN105023915A true CN105023915A (zh) 2015-11-04
CN105023915B CN105023915B (zh) 2018-02-02

Family

ID=54413760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410192692.4A Active CN105023915B (zh) 2014-04-22 2014-05-08 堆栈式封装件的制法

Country Status (2)

Country Link
CN (1) CN105023915B (zh)
TW (1) TWI552304B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106997876A (zh) * 2016-01-23 2017-08-01 重庆三峡学院 一种三维PoP堆叠封装结构及其制造方法
CN108630653A (zh) * 2017-03-20 2018-10-09 矽品精密工业股份有限公司 电子封装件及其制法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813406B (zh) * 2022-08-02 2023-08-21 啟碁科技股份有限公司 封裝結構及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040056277A1 (en) * 2002-09-17 2004-03-25 Chippac, Inc. Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
CN1531090A (zh) * 2003-03-18 2004-09-22 ������������ʽ���� 半导体装置、电子设备及它们的制造方法，以及电子仪器
CN101661929A (zh) * 2008-08-27 2010-03-03 日月光半导体制造股份有限公司 芯片封装结构及堆叠式芯片封装结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101906408B1 (ko) * 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040056277A1 (en) * 2002-09-17 2004-03-25 Chippac, Inc. Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
CN1531090A (zh) * 2003-03-18 2004-09-22 ������������ʽ���� 半导体装置、电子设备及它们的制造方法，以及电子仪器
CN101661929A (zh) * 2008-08-27 2010-03-03 日月光半导体制造股份有限公司 芯片封装结构及堆叠式芯片封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106997876A (zh) * 2016-01-23 2017-08-01 重庆三峡学院 一种三维PoP堆叠封装结构及其制造方法
CN108630653A (zh) * 2017-03-20 2018-10-09 矽品精密工业股份有限公司 电子封装件及其制法

Also Published As

Publication number Publication date
TWI552304B (zh) 2016-10-01
TW201541605A (zh) 2015-11-01
CN105023915B (zh) 2018-02-02

Similar Documents

Publication Publication Date Title
JP5377340B2 (ja) ダイ、スタック構造、及びシステム
US8415807B2 (en) Semiconductor structure and method for making the same
KR101078740B1 (ko) 스택 패키지 및 그의 제조방법
JP3574450B1 (ja) 半導体装置、及び半導体装置の製造方法
TWI446501B (zh) 承載板、半導體封裝件及其製法
CN102668050B (zh) 穿硅过孔保护环
CN104377170A (zh) 半导体封装件及其制法
CN104766837A (zh) 半导体封装件及其制法
US10490506B2 (en) Packaged chip and signal transmission method based on packaged chip
CN105470235A (zh) 中介板及其制法
TWI445468B (zh) 具有小厚度之電腦模組及其製造方法
JP2015177061A (ja) 半導体装置の製造方法および半導体装置
US20180025973A1 (en) Chip
US10734322B2 (en) Through-holes of a semiconductor chip
CN105023915A (zh) 堆栈式封装件及其制法
US9953964B2 (en) Method for manufacturing semiconductor package
CN104124212B (zh) 半导体封装件及其制法
CN105789176A (zh) 封装结构及其制法
KR20140084517A (ko) 버퍼 캐비티를 포함하는 인터포저, 적층 인터포저, 및 그 제조방법
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
KR20170123376A (ko) 반도체 패키지의 제조 방법
KR101594492B1 (ko) 반도체 패키지 구조물 및 그 제작 방법
CN102751248A (zh) 嵌埋穿孔芯片的封装结构及其制法
US8314501B2 (en) Semiconductor chip package structure, semiconductor chip and semiconductor chip group
KR101068305B1 (ko) 적층형 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant