TW201541605A - 堆疊式封裝件及其製法 - Google Patents

堆疊式封裝件及其製法 Download PDF

Info

Publication number
TW201541605A
TW201541605A TW103114467A TW103114467A TW201541605A TW 201541605 A TW201541605 A TW 201541605A TW 103114467 A TW103114467 A TW 103114467A TW 103114467 A TW103114467 A TW 103114467A TW 201541605 A TW201541605 A TW 201541605A
Authority
TW
Taiwan
Prior art keywords
substrate
electrical connection
stacked package
connection pad
microns
Prior art date
Application number
TW103114467A
Other languages
English (en)
Other versions
TWI552304B (zh
Inventor
黃淑惠
江政嘉
王隆源
施嘉凱
徐逐崎
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW103114467A priority Critical patent/TWI552304B/zh
Priority to CN201410192692.4A priority patent/CN105023915B/zh
Publication of TW201541605A publication Critical patent/TW201541605A/zh
Application granted granted Critical
Publication of TWI552304B publication Critical patent/TWI552304B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Dicing (AREA)
  • Wire Bonding (AREA)

Abstract

一種堆疊式封裝件及其製法，該封裝件係包括：具有相對之第一表面及第二表面、連接該第一表面及第二表面且相對之第一側表面及第二側表面、及複數第一電性連接墊的第一基板；電性接置於該第一表面上的晶片；接置於該第一基板的第一表面上，且具有相對之第三表面及第四表面、連接該第三表面及第四表面且相對之第三側表面及第四側表面、複數第二電性連接墊的第二基板，該第三側表面及第四側表面之間的距離係比該第一側表面及第二側表面之間的距離小15至3900微米；以及對應電性連接該第一電性連接墊與第二電性連接墊的複數互連結構。本發明能提高清洗裝置之清洗效果及降低切單第一排版結構時所造成的第二基板損壞機率。

Description

堆疊式封裝件及其製法
本發明提供一種堆疊式封裝件及其製法，尤指一種上下層基板面積不同之堆疊式封裝件及其製法。
由於隨身攜帶之電子裝置的普及，越來越多的電子裝置都需要講求輕薄短小，尤其是半導體元件與其封裝結構，更是不斷追求更小更輕薄的設計，因此，堆疊式封裝件之技術也從而蓬勃發展。
請參照第1A圖及第1B圖，係習知之上下層基板面積相同之堆疊式封裝件的剖視圖，其中，第1A圖及第1B圖之堆疊式封裝件係包括第一基板10、晶片13、第二基板30及複數互連結構15，且復包括底膠14及絕緣保護層17，該第一基板10面積與該第二基板30面積相同。
如上所述之第一基板10，係具有相對之第一表面10a及第二表面10b、連接第一表面10a及第二表面10b且相對之第一側表面10c及第二側表面10d、及複數第一電性連接墊101，第一電性連接墊101係形成於第一表面10a上，而晶片13係覆晶接置於第一表面10a上，此外，可在晶片 13與第一表面10a之間形成底膠14。再者，第一基板10可包括有第五電性連接墊103及導電通孔104，第五電性連接墊103係形成於第二表面10b上，而導電通孔104係位於第一電性連接墊101及第五電性連接墊103之間且貫穿第一基板10，以電性連接第一電性連接墊101及第五電性連接墊103。
如上所述之第二基板30，係接置於第一基板10的第一表面10a上，且具有相對之第三表面30a及第四表面30b、連接第三表面30a及第四表面30b且相對之第三側表面30c及第四側表面30d、複數第二電性連接墊301，第二電性連接墊301係形成於第三表面30a上，且第四表面30b上可具有第三電性連接墊302。
如上所述之複數互連結構15，係將第一電性連接墊101與第二電性連接墊301對應電性連接，以使第二基板30電性連接第一基板10。其中，銅柱151係形成在第一電性連接墊101上，而銅柱351係形成在第二電性連接墊301上且銅柱351未與第二電性連接墊301接觸的一端係具有銲料352，銲料352係藉由迴銲而與銅柱151電性連接並從而使銅柱151與銅柱351電性連接，以使第二基板30電性連接第一基板10。
再者，習知之堆疊式封裝件的第一基板10之第二表面10b上可形成有絕緣保護層17，以覆蓋第二表面10b，絕緣保護層17之材質可為防銲材料，而絕緣保護層17係具有複數絕緣保護層開孔171，以對應露出各第五電性連 接墊103。
由於習知之上下層基板面積相同之堆疊式封裝件的第三側表面30c及第四側表面30d之間的距離係相同於第一側表面10c及第二側表面10d之間的距離，因此，在以例如為針體或管體之清洗裝置5清洗習知之堆疊式封裝件時，由於上下層基板面積相同，故上層基板將會妨礙清洗裝置5伸入第一基板10與第二基板30之間的高度H範圍內，從而降低了清洗效果。
請參照第1B圖，由於習知之另一堆疊式封裝件的製程態樣中，已切單之第二基板30係接置在仍組成為排版結構之第一基板10上，而第一基板10與第二基板30間係形成有第一封裝膠體16，當以刀具6切單該排版結構時，若上下層基板面積相同，則刀具6將極容易接觸到第二基板30，從而對第二基板30構成一力矩，使第二基板30受到損壞。
因此，如何克服習知之上下層基板面積相同之堆疊式封裝件在清洗時之清洗裝置受上層基板妨礙而降低了清洗效果的問題，以及克服在切單該排版結構時之第二基板受刀具施力而損壞的問題，實為本領域技術人員的一大課題。
有鑒於上述習知技術之缺失，本發明提供一種堆疊式封裝件，係包括：具有相對之第一表面及第二表面、連接並垂直該第一表面及第二表面且相對之第一側表面及第二側表面、及形成於該第一表面上之複數第一電性連接墊的 第一基板；電性接置於該第一表面上的晶片；接置於該第一基板的第一表面上，且具有相對之第三表面及第四表面、連接並垂直該第三表面及第四表面且相對之第三側表面及第四側表面、形成於該第三表面上之複數第二電性連接墊的第二基板，該第一側表面及第二側表面之位置係分別對應位於該第一表面上方之該第三側表面及第四側表面，該第三側表面及第四側表面之間的距離係比該第一側表面及第二側表面之間的距離小15至3900微米，該第一側表面的位置與該第三側表面的投影位置之間的最小距離或者該第二側表面的位置與該第四側表面的投影位置之間的最小距離小於3900微米；以及對應電性連接該第一電性連接墊與第二電性連接墊的複數互連結構，以使該第二基板接置於該第一基板上。
本發明亦提供一種堆疊式封裝件的製法，係包括：提供第一基板與第二基板，該第一基板具有相對之第一表面及第二表面、連接並垂直該第一表面及第二表面且相對之第一側表面及第二側表面、及形成於該第一表面上之複數第一電性連接墊，於該第一表面上係電性接置有晶片，該第二基板具有相對之第三表面及第四表面、連接並垂直該第三表面及第四表面且相對之第三側表面及第四側表面及形成於該第三表面上之複數第二電性連接墊，而該第一電性連接墊上、該第二電性連接墊上、或該第一電性連接墊上及第二電性連接墊上係形成有互連元件，該第三側表面及第四側表面之間的距離係比該第一側表面及第二側表面 之間的距離小15至3900微米；以及藉由互連結構對應電性連接該第一電性連接墊及第二電性連接墊，以將該第二基板電性接置於該第一基板上，該第一側表面及第二側表面之位置係分別對應位於該第一表面上方之該第三側表面及第四側表面，該第一側表面的位置與該第三側表面的投影位置之間的最小距離或者該第二側表面的位置與該第四側表面的投影位置之間的最小距離小於3900微米。
本發明之堆疊式封裝件及其製法係使第三側表面及第四側表面之間的距離小於第一側表面及第二側表面之間的距離15至3900微米，故如電漿清洗裝置之清洗裝置可輕易地伸入第一基板與第二基板之間的高度範圍內，從而得到較先前技術為優之清洗效果，此外，本發明亦可避免其上接置有第二基板之第一排版結構在切單時因第一刀具接觸到第二基板，從而使第二基板受到損壞之缺失，以大為提高清洗裝置之清洗效果及降低其上接置有第二基板之第一排版結構在切單時所造成的第二基板損壞機率。
1‧‧‧第一排版結構
2‧‧‧第一刀具
3‧‧‧第二排版結構
4‧‧‧第二刀具
5‧‧‧清洗裝置
6‧‧‧刀具
10‧‧‧第一基板
10a‧‧‧第一表面
10b‧‧‧第二表面
10c‧‧‧第一側表面
10d‧‧‧第二側表面
101‧‧‧第一電性連接墊
102‧‧‧第四電性連接墊
103‧‧‧第五電性連接墊
104‧‧‧導電通孔
13‧‧‧晶片
131‧‧‧銅凸塊
133、352‧‧‧銲料
14‧‧‧底膠
141‧‧‧開口
15‧‧‧互連結構
151、351‧‧‧銅柱
16‧‧‧第一封裝膠體
17‧‧‧絕緣保護層
171‧‧‧絕緣保護層開孔
18、152‧‧‧銲球
30‧‧‧第二基板
30a‧‧‧第三表面
30b‧‧‧第四表面
30c‧‧‧第三側表面
30d‧‧‧第四側表面
301‧‧‧第二電性連接墊
302‧‧‧第三電性連接墊
33‧‧‧電子元件
331‧‧‧導電元件
34‧‧‧第二封裝膠體
H‧‧‧高度
D1、D2‧‧‧最小距離
W2、W4‧‧‧刀厚
第1A圖及第1B圖係習知之上下層基板面積相同之堆疊式封裝件的剖視圖；第2A圖至第2D圖及第2A”、2B”與2D”圖係本發明之堆疊式封裝件的製法之第一態樣的剖視圖，第2A’與2B’圖係本發明之堆疊式封裝件的製法之第一態樣的上視圖；以及第3A至3E圖與第3B’、3D’及3E’圖係本發明之堆疊 式封裝件的製法之第二態樣的剖視圖及上視圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。本發明亦可藉由其它不同的具體實施例加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在不悖離本發明之精神下進行各種修飾與變更。
請參照第2A圖至第2D圖及第2A’與2B’圖，該等圖係本發明之堆疊式封裝件的製法之第一態樣的剖視圖及上視圖，其中，該堆疊式封裝件之製法的各步驟將參照各圖而於以下詳細說明。
請參照第2A、2A’、2B及2B’圖，首先，提供第一基板10與第二基板30，第一基板10具有相對之第一表面10a及第二表面10b、連接並垂直第一表面10a及第二表面10b且相對之第一側表面10c及第二側表面10d、及形成於第一表面10a上之複數第一電性連接墊101，而於第一表面10a上係電性接置有晶片13，且第一電性連接墊101上可形成有例如為銲球(未圖示此情況)、銅柱151、銲料(未圖示此情況)或以銲料包覆之銅球(未圖示此情況)的互連元件，但本發明不限於此。詳細而言，第一電性連接墊101可形成於第一表面10a之相對二側或形成於靠近第一表面10a之邊緣的四周，第一表面10a上係形成有第四電性連接墊102，而晶片13之表面上係具有銅凸塊131，但本發 明不限於此，而銅凸塊131上係具有銲料133，但本發明不限於此，故晶片13可藉由迴銲方式將銲料133與第四電性連接墊102電性連接，從而使晶片13與第四電性連接墊102電性連接，此外，可在晶片13與第一表面10a之間形成底膠14，再者，第一基板10復包括有第五電性連接墊103及導電通孔104，第五電性連接墊103係形成於第二表面10b上，而導電通孔104係位於第一電性連接墊101及第五電性連接墊103之間且貫穿第一基板10，以電性連接第一電性連接墊101及第五電性連接墊103。第一基板10係如第2A’圖所示地陣列組成第一排版結構1，而第一基板10可以刀厚W2之第一刀具2從第一排版結構1切單而成，然而本發明亦可以不限於刀具切割之方式切單第一基板10。
本發明之第二基板30具有相對之第三表面30a及第四表面30b、連接並垂直第三表面30a及第四表面30b且相對之第三側表面30c及第四側表面30d及形成於該第三表面30a上之複數第二電性連接墊301，另外，第四表面30b上可具有第三電性連接墊302，且第二電性連接墊301上可形成有例如為銲球(未圖示此情況)、與第二電性連接墊301連接之另一端上形成有銲料352的銅柱351、銲料(未圖示此情況)或以銲料包覆之銅球(未圖示此情況)的互連元件，但本發明不限於此。第二基板30係如第2B’圖所示地陣列組成第二排版結構3，而第二基板30係以刀厚W4之第二刀具4從第二排版結構3切單而成，同樣地，本發明 亦可以不限於刀具切割之方式切單第二基板30。具體而言但不限於此，該第一刀具2或第二刀具4係為鋸子或銑刀，且該鋸子之刀厚可例如為約15至600微米，而該銑刀之刀厚可例如為約200至4000微米。值得注意的是，本發明可藉由從鋸子及銑刀的其中之一選擇做為該第一刀具2或第二刀具4且將其組合而使第一刀具2之刀厚W2可比第二刀具4之刀厚W4小15至3900微米，因此，切單後之第二基板30的第三側表面30c及第四側表面30d之間的距離係比切單後之第一基板10的第一側表面10c及第二側表面10d之間的距離小15至3900微米，然而，本發明使用之第一刀具2之刀厚W2可進一步比第二刀具4之刀厚W4小60至2000微米，因此，切單後之第二基板30的第三側表面30c及第四側表面30d之間的距離係進一步比切單後之第一基板10的第一側表面10c及第二側表面10d之間的距離小60微米至2000微米。
此外，本發明之堆疊式封裝件的第一基板10之第二表面10b上可形成有絕緣保護層17，以覆蓋第二表面10b，絕緣保護層17之材質可為防銲材料，但本發明不限於此，而絕緣保護層17係具有複數絕緣保護層開孔171，以對應露出各第五電性連接墊103。
請參照第2C圖，其次，藉由互連結構15對應電性連接於第一電性連接墊101及第二電性連接墊301，以將第二基板30接置於第一基板10上，第一側表面10c及第二側表面10d之位置係分別對應位於第一表面10a上方之第 三側表面30c及第四側表面30b，第一側表面10c的位置與第三側表面30c的投影位置之間的最小距離D1或者第二側表面10d的位置與第四側表面30d的投影位置之間的最小距離D2小於3900微米(未圖示此情況)，然而第一側表面10c的位置與第三側表面30c的投影位置之間的最小距離D1範圍一般而言介於7.5至1950微米之間，且第二側表面10d的位置與第四側表面30d的投影位置之間的最小距離D2範圍一般而言亦介於7.5至1950微米之間。
詳而言之，將第二基板30接置於第一基板10上可以例如為迴銲之方式而將對應之形成在第一電性連接墊101上之互連元件電性連接於形成在第二電性連接墊301上之互連元件，從而形成使第二基板30電性連接第一基板10的互連結構15，或者本發明亦可將互連元件接置在第一電性連接墊101上或第二電性連接墊301上又或兩者之上，並藉由迴銲方式將對應之第一電性連接墊101及第二電性連接墊301電性連接(未圖示此情況)，但本發明不限於此。更詳細並特定而言，形成在第一電性連接墊101上之互連元件係銅柱151，而形成在第二電性連接墊301上之互連元件係在連接第二電性連接墊301之另一端上具有銲料352的銅柱351，因此在迴銲後，銲料352係與第一電性連接墊101上之銅柱151電性連接並從而使銅柱151與銅柱351電性連接。然而，本發明之互連結構可有多種未圖示且非限制的態樣，例如，形成在第一電性連接墊101上或形成在第二電性連接墊301上且將第一電性連接墊101與 第二電性連接墊301電性連接的銲球、形成在第一電性連接墊101上之銲料及形成在第二電性連接墊301上之銅柱且銲料與銅柱係彼此電性連接、以及形成在第一電性連接墊101上或形成在第二電性連接墊301上且將第一電性連接墊101與第二電性連接墊301電性連接的以銲料包覆之銅球等等。
在對應接合成互連結構15後，各自切單後之第一基板10與第二基板30可視設計需要而偏移接合，由於第一側表面10c的位置與第三側表面30c的投影位置(更特定而言，係第三側表面30c對第一基板10垂直投影的位置)之間仍須留有間隙以使清洗裝置伸入第一基板10與第二基板30之間的高度範圍內，且第二基板30的第三側表面30c及第四側表面30d之間的距離係比第一基板10的第一側表面10c及第二側表面10d之間的距離小15至3900微米，故第一側表面10c的位置與第三側表面30c的投影位置之間的最小距離D1或者第二側表面10d的位置與第四側表面30d的投影位置之間的最小距離D2小於3900微米。
一般而言但不限於此，由於一般設計係將第一基板10與第二基板30對稱中心地對應接合，故第一側表面10c及第二側表面10d之位置係分別對應位於第一表面10a上方之第三側表面30c及第四側表面30b，且又由於第二基板30的第三側表面30c及第四側表面30d之間的距離係比切單後之第一基板10的第一側表面10c及第二側表面10d之間的距離小15至3900微米，故第一側表面10c的位置與 第三側表面30c的投影位置(更特定而言，係第三側表面30c對第一基板10垂直投影的位置)之間的最小距離D1範圍介於7.5至1950微米之間，且第二側表面10d的位置與第四側表面30d的投影位置(更特定而言，係第四側表面30d對第一基板10垂直投影的位置)之間的最小距離D2範圍亦介於7.5至1950微米之間。在進一步實施例中，由於切單後之第二基板30的第三側表面30c及第四側表面30d之間的距離係比切單後之第一基板10的第一側表面10c及第二側表面10d之間的距離小60微米至2000微米，故第一側表面10c的位置與第三側表面30c的投影位置(更特定而言，係第三側表面30c對第一基板10垂直投影的位置)之間的最小距離D1範圍介於30至1000微米之間，且第二側表面10d的位置與第四側表面30d的投影位置(更特定而言，係第四側表面30d對第一基板10垂直投影的位置)之間的最小距離D2範圍亦介於30至1000微米之間。之後，藉由清洗裝置5對如第2C圖所示之該堆疊式封裝件的半成品進行電漿清洗(本發明不限於此)，由於第一側表面10c的位置與第三側表面30c的投影位置之間係具有一最小距離D1且第二側表面10d的位置與第四側表面30d的投影位置之間係具有一最小距離D2，故清洗裝置5可輕易地伸入第一基板10與第二基板30之間的高度H範圍內，從而得到較先前技術為優之清洗效果。
請參照第2D圖，最後，在電漿清洗之後，本發明可在第一基板10與第二基板30之間形成第一封裝膠體16， 以包覆晶片13與互連結構15。另外，本發明可在第二基板30之第四表面30b上設置電子元件33，且電子元件33係電性連接第三電性連接墊302，詳細而言但不限於此，電子元件33之表面上係形成或接置有例如為凸塊的導電元件331，而導電元件331可藉由迴銲而電性連接第三電性連接墊302，從而使電子元件33電性連接第三電性連接墊302。隨後，本發明可在第二基板30之第四表面30b上設置第二封裝膠體34以包覆電子元件33。然而，值得注意的是，設置電子元件33及其後之設置第二封裝膠體34可在之前的其它步驟中實施。此外，本發明可在絕緣保護層開孔171中形成或接置銲球18(本發明不限於此)，從而構成如第2D圖的堆疊式封裝件，然而接置銲球18亦可在之前的其它步驟中實施。
請參照第2A”、2B”及2D”圖，該等圖係本發明之堆疊式封裝件的製法之第一態樣的另一範例之剖視圖，其與第2A、2B及2D圖之差異係在於：底膠14係形成在第一表面10a上且形成在晶片13與第一表面10a之間並至少包覆形成在第一電性連接墊101上之通常但不限於銲球152的互連元件，底膠14並具有開口141以露出例如為銲球152之互連元件，第二電性連接墊301上所形成之互連元件係為銅柱351。
詳而言之，第2A”圖之第一電性連接墊101上係形成有通常但不限於銲球152的互連元件，而底膠14係形成在第一表面10a上，底膠14至少包覆晶片13與第一表面10a 之間的銅凸塊131、銲料133及第四電性連接墊102，並包覆例如為銲球152之互連元件，在另一範例中之底膠14可進一步包覆晶片13，且底膠14係具有開口141以露出例如為銲球152之互連元件。其後，如第2B”圖所示，提供第二電性連接墊301上形成有銅柱351的第二基板30，並接著進行如第2C圖之步驟，以藉由使銅柱351電性連接例如為銲球152之互連元件而將第二基板30接置於第一基板10上，從而形成如第2D”圖所示之堆疊式封裝件。
請參照第3A至3E與3B’、3D’及3E’圖，該等圖係本發明之堆疊式封裝件的製法之第二態樣的剖視圖及上視圖，其中，該堆疊式封裝件之製法的各步驟將參照各圖而於以下詳細說明。
請參照第3A、3B及3B’圖，首先，提供第一基板10與第二基板30，第一基板10及其上的晶片13、互連元件及底膠14係如第2A圖所述，且複數第一基板10所組成之第一排版結構1亦如第2A’圖所述，故在此不再贅述，而第二基板30係如第2B圖所述，且複數第二基板30所組成之第二排版結構3亦如第2B’圖所述，故在此不再贅述。然而，在此步驟中，第一排版結構1並未切單，而如第3B’圖所示，第二基板30係由刀厚W4之第二刀具4切單第二排版結構3而成。
請參照第3C圖，其次，將該等互連元件對應接合成互連結構15，以將已切單之第二基板30接置於第一基板10上，其對應接合之細節係如第2C圖所述，故在此不再贅述。一 般而言但不限於此，第二基板30係與第一排版結構1之各第一基板10成對地對應接合，各第二基板30之第三側表面30c及第四側表面30b係與其下之第一基板10在切單後所具有之第一側表面10c及第二側表面10d的位置分別對應，而第一基板10與第二基板30可視設計需要而偏移接合，由於第一側表面10c的位置與第三側表面30c的投影位置(更特定而言，係第三側表面30c對第一基板10垂直投影的位置)之間仍須留有間隙以使清洗裝置伸入第一基板10與第二基板30之間的高度範圍內，且在切單第一排版結構1時避免比第二刀具4之刀厚W4小15至3900微米的第一刀具2接觸到第二基板30，並且切單後之第二基板30的第三側表面30c及第四側表面30d之間的距離係比切單後之第一基板10的第一側表面10c及第二側表面10d之間的距離小15至3900微米，故在將第二基板30接置在未切單的第一基板10上時，第一側表面10c的位置與第三側表面30c的投影位置之間的最小距離D1範圍或者第二側表面10d的位置與第四側表面30d的投影位置之間的最小距離D2範圍介於7.5至3892.5微米之間，以避免第一刀具2接觸到第二基板30。而依照一般對稱接合第一基板10與第二基板30的設計，第一基板10切單後所具有之第一側表面10c的位置與第三側表面30c的投影位置之間的最小距離D1範圍介於7.5至1950微米之間，第一基板10切單後所具有之第二側表面10d的位置與第四側表面30d的投影位置之間的最小距離D2範圍介於7.5至1950微米之間。 在進一步實施例中，第一基板10切單後所具有之第一側表面10c的位置與第三側表面30c的投影位置之間的最小距離D1範圍介於30至1000微米之間，第一基板10切單後所具有之第二側表面10d的位置與第四側表面30d的投影位置之間的最小距離D2範圍介於30至1000微米之間。隨後，進行電漿清洗(本發明不限於此)，而如第3C圖所示之該堆疊式封裝件的半成品在此步驟中所具有之優點係如第2C圖所述，故在此不再贅述。
請參照第3D及3D’圖，之後，在仍成為第一排版結構1之第一基板10與已切單第二基板30之間形成第一封裝膠體16，以包覆晶片13及互連結構15，而形成有第一封裝膠體16之第一排版結構1係如第3D’圖所示。
請參照第3E及3E’圖，最後，將如第3E’圖所示之其上接置有第二基板30的第一排版結構1切單以形成如第3E圖所示之皆已切單並相互接合的第一基板10及第二基板30，而切單方式係如第2B’圖所述，故在此不再贅述，由於第一基板10切單後之第一側表面10c與第三側表面30c對第一基板10垂直投影之間具有距離D1，而第一基板10切單後之第二側表面10d與第四側表面30d對第一基板10垂直投影之間具有距離D2，故在切單第一排版結構1時，可避免比第二刀具4之刀厚W4小15至3900微米的第一刀具2或比第二刀具4之刀厚W4小60至2000微米的第一刀具2接觸到第二基板30，從而使第二基板30不受到傷害。
本態樣亦可在第二基板30之第四表面30b上設置電子元件33、在第四表面30b上設置第二封裝膠體34及在絕 緣保護層開孔171中形成或接置銲球18，而其細節係如第2D圖所述，故在此不再贅述。
第2D圖係本發明之堆疊式封裝件的製法之第一態樣及第二態樣所製成之堆疊式封裝件的剖視圖，該堆疊式封裝件係包括第一基板10、晶片13、第二基板30及複數互連結構15，且復包括底膠14、第一封裝膠體16、電子元件33、絕緣保護層17、銲球18及第二封裝膠體34。
如上所述之第一基板10，係具有相對之第一表面10a及第二表面10b、連接並垂直第一表面10a及第二表面10b且相對之第一側表面10c及第二側表面10d、及形成於第一表面10a上之複數第一電性連接墊101，晶片13係電性接置於第一表面10a上。而將晶片13電性接置於第一表面10a上、形成底膠14、第五電性連接墊103、導電通孔104之細節係如第2A圖所述，故在此不再贅述。
如上所述之第二基板30，係接置於第一基板10的第一表面10a上，且具有相對之第三表面30a及第四表面30b、連接並垂直第三表面30a及第四表面30b且相對之第三側表面30c及第四側表面30d、形成於第三表面30a上之複數第二電性連接墊301，其中，第三側表面30c及第四側表面30d係分別對應第一側表面10c及第二側表面10d之位置且位於第一表面10a上方，第三側表面30c及第四側表面30d之間的距離係比第一側表面10c及第二側表面10d之間的距離小15至3900微米，而更進一步地，第三側表面30c及第四側表面30d之間的距離係比第一側表面 10c及第二側表面10d之間的距離小60至2000微米。而第一基板10與第二基板30可視設計需要而偏移接合，由於第一側表面10c的位置與第三側表面30c的投影位置(更特定而言，係第三側表面30c對第一基板10垂直投影的位置)之間仍須留有間隙以使清洗裝置伸入第一基板10與第二基板30之間的高度範圍內，且在切單第一排版結構1時避免比第二刀具4之刀厚W4小15至3900微米的第一刀具2接觸到第二基板30，並且第二基板30的第三側表面30c及第四側表面30d之間的距離係比第一基板10的第一側表面10c及第二側表面10d之間的距離小15至3900微米，故在第一基板10及第二基板30切單完成後，第一側表面10c的位置與第三側表面30c的投影位置之間的最小距離D1或者第二側表面10d的位置與第四側表面30d的投影位置之間的最小距離D2小於3900微米。而依照一般對稱接合第一基板10與第二基板30的設計，第一基板10切單後所具有之第一側表面10c的位置與第三側表面30c的投影位置之間的最小距離D1範圍介於7.5至1950微米之間，第一基板10切單後所具有之第二側表面10d的位置與第四側表面30d的投影位置之間的最小距離D2範圍介於7.5至1950微米之間。在進一步實施例中，第一基板10切單後所具有之第一側表面10c的位置與第三側表面30c的投影位置之間的最小距離D1範圍介於30至1000微米之間，第一基板10切單後所具有之第二側表面10d的位置與第四側表面30d的投影位置之間的最小距離D2範圍介於30至 1000微米之間。如上所述之複數互連結構15，係對應電性連接第一電性連接墊101與第二電性連接墊301，以將第二基板30接置於第一基板10上。詳細而言，互連結構15係由至少一互連元件組成，而互連元件係為銲球(未圖示此情況)、銅柱151、銲料(未圖示此情況)或以銲料包覆之銅球(未圖示此情況)，更詳細並特定而言但不限於此，銅柱151係形成在第一電性連接墊101上，而銅柱351係形成在第二電性連接墊301上且銅柱351未與第二電性連接墊301接觸的一端係具有銲料352，銲料352係藉由迴銲而與銅柱151電性連接並從而使銅柱151與銅柱351電性連接，以使第二基板30電性連接第一基板10。然而，本發明之互連結構可有多種未圖示且非限制的態樣，例如，形成在第一電性連接墊101上或形成在第二電性連接墊301上且將第一電性連接墊101與第二電性連接墊301電性連接的銲球、形成在第一電性連接墊101上之銲料及形成在第二電性連接墊301上之銅柱且銲料與銅柱係彼此電性連接、以及形成在第一電性連接墊101上或形成在第二電性連接墊301上且將第一電性連接墊101與第二電性連接墊301電性連接的以銲料包覆之銅球等等。
如上所述之第二基板30之第四表面30b上可具有第三電性連接墊302，而電子元件33係電性連接第三電性連接墊302，而電性連接電子元件33及其後形成第二封裝膠體34之細節係如第2D圖所述，故在此不再贅述。
此外，本發明可復包括第一封裝膠體16、絕緣保護層 17及銲球18，而其詳細說明係已在本發明之堆疊式封裝件的製法之第一態樣中敘述，故在此不再贅述。綜上所述，相較於先前技術，由於本發明之第三側表面及第四側表面之間的距離係比第一側表面及第二側表面之間的距離小15至3900微米，故如電漿清洗裝置之清洗裝置可輕易地伸入第一基板與第二基板之間的高度範圍內，從而得到較先前技術為優之清洗效果，此外，本發明亦可避免其上接置有第二基板之第一排版結構在切單時因第一刀具接觸到第二基板，從而使第二基板受力而損壞。因此，相較於先前技術，本發明可大為提高清洗裝置之清洗效果及避免其上接置有第二基板之第一排版結構在切單時所造成的第二基板損壞問題。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10‧‧‧第一基板
10a‧‧‧第一表面
10b‧‧‧第二表面
10c‧‧‧第一側表面
10d‧‧‧第二側表面
101‧‧‧第一電性連接墊
103‧‧‧第五電性連接墊
104‧‧‧導電通孔
13‧‧‧晶片
352‧‧‧銲料
14‧‧‧底膠
15‧‧‧互連結構
151、351‧‧‧銅柱
16‧‧‧第一封裝膠體
17‧‧‧絕緣保護層
171‧‧‧絕緣保護層開孔
18‧‧‧銲球
30‧‧‧第二基板
30a‧‧‧第三表面
30b‧‧‧第四表面
30c‧‧‧第三側表面
30d‧‧‧第四側表面
301‧‧‧第二電性連接墊
302‧‧‧第三電性連接墊
33‧‧‧電子元件
331‧‧‧導電元件
34‧‧‧第二封裝膠體

Claims (24)

  1. 一種堆疊式封裝件，係包括：第一基板，係具有相對之第一表面及第二表面、連接並垂直該第一表面及第二表面且相對之第一側表面及第二側表面、及形成於該第一表面上之複數第一電性連接墊；晶片，係電性接置於該第一表面上；第二基板，係接置於該第一基板的第一表面上，且具有相對之第三表面及第四表面、連接並垂直該第三表面及第四表面且相對之第三側表面及第四側表面、形成於該第三表面上之複數第二電性連接墊，該第一側表面及第二側表面之位置係分別對應位於該第一表面上方之該第三側表面及第四側表面，該第三側表面及第四側表面之間的距離係比該第一側表面及第二側表面之間的距離小15至3900微米，該第一側表面的位置與該第三側表面的投影位置之間的最小距離或者該第二側表面的位置與該第四側表面的投影位置之間的最小距離小於3900微米；以及複數互連結構，係對應電性連接該第一電性連接墊與第二電性連接墊，以使該第二基板接置於該第一基板上。
  2. 如申請專利範圍第1項所述之堆疊式封裝件，其中，該第一側表面的位置與該第三側表面的投影位置之間的最小距離範圍介於7.5至1950微米之間，該第二側 表面的位置與該第四側表面的投影位置之間的最小距離範圍介於7.5至1950微米之間。
  3. 如申請專利範圍第1項所述之堆疊式封裝件，其中，該第三側表面及第四側表面之間的該距離係比該第一側表面及第二側表面之間的該距離小60微米至2000微米。
  4. 如申請專利範圍第3項所述之堆疊式封裝件，其中，該第一側表面的位置與該第三側表面的投影位置之間的最小距離範圍介於30至1000微米之間，該第二側表面的位置與該第四側表面的投影位置之間的最小距離範圍介於30至1000微米之間。
  5. 如申請專利範圍第1項所述之堆疊式封裝件，復包括第一封裝膠體，係形成於該第一表面與第三表面之間且包覆該晶片。
  6. 如申請專利範圍第1項所述之堆疊式封裝件，復包括第三電性連接墊、電子元件及第二封裝膠體，其中，該第三電性連接墊係形成於該第四表面上，該電子元件係電性連接該第四表面上之該第三電性連接墊，而該第二封裝膠體則形成於該第四表面上並包覆該電子元件。
  7. 如申請專利範圍第1項所述之堆疊式封裝件，其中，該互連結構係由至少一互連元件組成，而該互連元件係為銲球、銅柱、銲料或以銲料包覆之銅球，且形成在該第一電性連接墊上。
  8. 如申請專利範圍第7項所述之堆疊式封裝件，其中，該堆疊式封裝件復包括底膠，其係形成在該第一表面上並形成在該晶片與該第一表面之間，且包覆該互連元件，該底膠並具有開口以露出該互連元件。
  9. 一種堆疊式封裝件的製法，係包括：提供第一基板與第二基板，該第一基板具有相對之第一表面及第二表面、連接並垂直該第一表面及第二表面且相對之第一側表面及第二側表面、及形成於該第一表面上之複數第一電性連接墊，於該第一表面上係電性接置有晶片，該第二基板具有相對之第三表面及第四表面、連接並垂直該第三表面及第四表面且相對之第三側表面及第四側表面及形成於該第三表面上之複數第二電性連接墊，而該第三側表面及第四側表面之間的距離係比該第一側表面及第二側表面之間的距離小15至3900微米；以及藉由互連結構對應電性連接該第一電性連接墊與第二電性連接墊，以將該第二基板接置於該第一基板上，該第一側表面及第二側表面之位置係分別對應位於該第一表面上方之該第三側表面及第四側表面，該第一側表面的位置與該第三側表面的投影位置之間的最小距離或者該第二側表面的位置與該第四側表面的投影位置之間的最小距離小於3900微米。
  10. 如申請專利範圍第9項所述之堆疊式封裝件的製法，其中，該第一側表面的位置與該第三側表面的投影位 置之間的最小距離範圍介於7.5至1950微米之間，該第二側表面的位置與該第四側表面的投影位置之間的最小距離範圍介於7.5至1950微米之間。
  11. 如申請專利範圍第9項所述之堆疊式封裝件的製法，其中，該第二基板係從第二排版結構切單而成，該第二排版結構係由複數該第二基板所組成。
  12. 如申請專利範圍第11項所述之堆疊式封裝件的製法，其中，該第一基板係從第一排版結構切單而成，該第一排版結構係由複數該第一基板所組成。
  13. 如申請專利範圍第12項所述之堆疊式封裝件的製法，其中，切單該第一排版結構係以第一刀具為之，切單該第二排版結構係以第二刀具為之，且該第一刀具之刀厚係比該第二刀具之刀厚小15至3900微米。
  14. 如申請專利範圍第13項所述之堆疊式封裝件的製法，其中，該第一刀具之刀厚係比該第二刀具之刀厚小60至2000微米。
  15. 如申請專利範圍第14項所述之堆疊式封裝件的製法，其中，該第一刀具或該第二刀具係為鋸子或銑刀。
  16. 如申請專利範圍第9項所述之堆疊式封裝件的製法，於將該第二基板接置於該第一基板上之後，復包括於該第一基板與第二基板之間形成第一封裝膠體，以包覆該晶片及互連結構。
  17. 如申請專利範圍第9項所述之堆疊式封裝件的製法，其中，於將該第二基板接置於該第一基板上之後，該 第一側表面的位置與該第三側表面的投影位置之間的最小距離範圍或者該第二側表面的位置與該第四側表面的投影位置之間的最小距離範圍介於7.5至3892.5微米之間，且復包括進行切單該第一基板之步驟。
  18. 如申請專利範圍第9項所述之堆疊式封裝件的製法，其中，該第三側表面及第四側表面之間的該距離係比該第一側表面及第二側表面之間的距離小60微米至2000微米。
  19. 如申請專利範圍第18項所述之堆疊式封裝件的製法，其中，該第一側表面的位置與該第三側表面的投影位置之間的最小距離範圍介於30至1000微米之間，該第二側表面的位置與該第四側表面的投影位置之間的最小距離範圍介30至1000微米之間。
  20. 如申請專利範圍第9項所述之堆疊式封裝件的製法，其中，該第二基板係設置有在該第四表面上之第三電性連接墊及電子元件，該第三電性連接墊形成在該第四表面上且該電子元件電性連接該第三電性連接墊。
  21. 如申請專利範圍第20項所述之堆疊式封裝件的製法，其中，該第二基板之該第四表面上係形成有包覆該電子元件之第二封裝膠體。
  22. 如申請專利範圍第9項所述之堆疊式封裝件的製法，在該第二基板接置於該第一基板上之前，復包括在該第一表面上形成第一封裝膠體，以包覆該晶片及該互連元件。
  23. 如申請專利範圍第9項所述之堆疊式封裝件的製法，其中，該互連結構係由至少一互連元件組成，而該互連元件係為銲球、銅柱、銲料或以銲料包覆之銅球，且形成在該第一電性連接墊上。
  24. 如申請專利範圍第23項所述之堆疊式封裝件，在該第二基板接置於該第一基板上之前，復包括在該第一表面上形成底膠，使其位於該晶片與該第一表面之間，以包覆該互連元件，其中，該底膠係具有至少一開口以露出該互連元件。
TW103114467A 2014-04-22 2014-04-22 堆疊式封裝件及其製法 TWI552304B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103114467A TWI552304B (zh) 2014-04-22 2014-04-22 堆疊式封裝件及其製法
CN201410192692.4A CN105023915B (zh) 2014-04-22 2014-05-08 堆栈式封装件的制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103114467A TWI552304B (zh) 2014-04-22 2014-04-22 堆疊式封裝件及其製法

Publications (2)

Publication Number Publication Date
TW201541605A true TW201541605A (zh) 2015-11-01
TWI552304B TWI552304B (zh) 2016-10-01

Family

ID=54413760

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103114467A TWI552304B (zh) 2014-04-22 2014-04-22 堆疊式封裝件及其製法

Country Status (2)

Country Link
CN (1) CN105023915B (zh)
TW (1) TWI552304B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813406B (zh) * 2022-08-02 2023-08-21 啟碁科技股份有限公司 封裝結構及其製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106997876A (zh) * 2016-01-23 2017-08-01 重庆三峡学院 一种三维PoP堆叠封装结构及其制造方法
TWI613768B (zh) * 2017-03-20 2018-02-01 矽品精密工業股份有限公司 電子封裝件及其製法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972481B2 (en) * 2002-09-17 2005-12-06 Chippac, Inc. Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
JP3680839B2 (ja) * 2003-03-18 2005-08-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
US20100052186A1 (en) * 2008-08-27 2010-03-04 Advanced Semiconductor Engineering, Inc. Stacked type chip package structure
KR101906408B1 (ko) * 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813406B (zh) * 2022-08-02 2023-08-21 啟碁科技股份有限公司 封裝結構及其製造方法

Also Published As

Publication number Publication date
CN105023915A (zh) 2015-11-04
CN105023915B (zh) 2018-02-02
TWI552304B (zh) 2016-10-01

Similar Documents

Publication Publication Date Title
US10431556B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
TWI446501B (zh) 承載板、半導體封裝件及其製法
TWI556379B (zh) 半導體封裝件及其製法
TWI614848B (zh) 電子封裝結構及其製法
US20160049359A1 (en) Interposer with conductive post and fabrication method thereof
JP2013021058A (ja) 半導体装置の製造方法
TWI566339B (zh) 電子封裝件及其製法
TWI455272B (zh) 半導體基板及其製法
WO2014148485A1 (ja) 半導体装置及びその製造方法
TWI552304B (zh) 堆疊式封裝件及其製法
US9953964B2 (en) Method for manufacturing semiconductor package
TWI628773B (zh) 半導體結構、半導體元件及其形成方法
TWI529876B (zh) 封裝堆疊結構及其製法
TWI556383B (zh) 封裝結構及其製法
TWI579994B (zh) 封裝結構
TWI548049B (zh) 半導體結構及其製法
TW201507097A (zh) 半導體晶片及具有半導體晶片之半導體裝置
TWI575676B (zh) 電子封裝結構及其製法
TWI556381B (zh) 半導體封裝件及其製法
TW201445685A (zh) 半導體封裝件之製法
TWI491014B (zh) 半導體堆疊單元與半導體封裝件之製法
TWI529871B (zh) 半導體裝置及其製法
JP2007165402A (ja) 半導体装置
JP2016048709A (ja) 半導体装置およびその製造方法
KR20110079319A (ko) 반도체 소자 패키지 및 그 제조방법