JP5377340B2 - ダイ、スタック構造、及びシステム - Google Patents

ダイ、スタック構造、及びシステム Download PDF

Info

Publication number
JP5377340B2
JP5377340B2 JP2010000893A JP2010000893A JP5377340B2 JP 5377340 B2 JP5377340 B2 JP 5377340B2 JP 2010000893 A JP2010000893 A JP 2010000893A JP 2010000893 A JP2010000893 A JP 2010000893A JP 5377340 B2 JP5377340 B2 JP 5377340B2
Authority
JP
Japan
Prior art keywords
substrate
bump
seal ring
die
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010000893A
Other languages
English (en)
Other versions
JP2010161367A (ja
Inventor
憲偉 陳
心圃 鄭
宏榮 ▲と▼
文智 邱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2010161367A publication Critical patent/JP2010161367A/ja
Application granted granted Critical
Publication of JP5377340B2 publication Critical patent/JP5377340B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体デバイスの分野に関し、特に、ダイ、スタック構造、及びシステムに関するものである。
集積回路の発明以来、半導体産業は、各種の電子部品（即ち、トランジスタ、ダイオード、レジスタ、コンデンサなど）の集積密度の継続的改善により、継続的な急成長を遂げてきた。ほとんどの場合、集積密度のこの向上は、最小形状の繰り返される縮小によるもので、より多くの構成要素を一定の面積内に統合させている。
これらの集積度の向上は、統合された構成要素によって占められた体積が実際には半導体ウエハの表面に位置するため、実質的に実際には２次元（２Ｄ）にある。リソグラフィーの劇的な向上は、２Ｄ集積回路の形成に大幅な改善をもたらしたが、２次元で達成することができる密度には、物理的な限界がある。これらの限界の１つは、これらの構成要素を作製するのに必要とされる最小サイズである。また、１つのチップに入れるデバイスが多ければ多いほど、複雑な設計が必要となる。
付加的な限界は、デバイス数の増加に伴ってデバイス間の配線の数と長さが大幅に増加することによるものである。配線の数と長さが増加した時、回路の抵抗−容量（ＲＣ）遅延と電力消費が増加する。
よって、上述の限界を解決するために、３次元集積回路（３Ｄ ＩＣ）が作り出された。３次元集積回路の従来の形成プロセスは、集積回路をそれぞれ含む２枚のウエハが形成される。続いてウエハがデバイスと位置合わせされて接合される。続いて、深いビアが形成され、第１と第２ウエハのデバイスを相互接続する。
３次元集積回路技術を用いてより高いデバイス密度（ｄｅｖｉｃｅ ｄｅｎｓｉｔｙ）が達成され、６層のウエハまで接合される。よって、全配線の長さが大幅に減少され、ビアの数も減少される。従って、３次元集積回路技術は、次世代の主流技術となる可能性がある。
３次元集積回路を形成する従来の方法は、ダイ対ウエハボンディングも含み、分割ダイが共通のウエハに接合される。ダイ対ウエハボンディングの有利な特徴は、ダイのサイズがウエハ上のチップのサイズより少ない可能性があることである。
近年、スルーウエハビアとも呼ばれるシリコン貫通ビア（ＴＳＶｓ）は、３次元集積回路を実施する手段として用いられることが増えている。従来では、下ウエハが上ウエハに接合されている。両ウエハは、基板上にある集積回路を含む。下ウエハにある集積回路は、相互接続構造によってウエハ４の集積回路に接続される。ウエハの集積回路は、シリコン貫通ビアによって外部パッドに更に接続される。積層ウエハは、切断（ｓａｗｉｎｇ）プロセスを受けて複数の積層ダイ構造を提供することができる。
半導体デバイスのダイ、スタック構造、及びシステムを提供する。
１つの実施例では、ダイは、基板の下方にあり、少なくとも１つの基板領域の周りにあるシールリング構造であって、シールリング構造に結合された少なくとも１つのバンプを含み、シールリング構造に結合し、基板領域内へのイオンの拡散を実質的に防ぐ少なくとも１つの手段であって、少なくとも1つの手段は、基板領域の少なくとも１つのシリコン貫通ビア構造の周りに配置された複数のビアを含むものである。
もう１つの実施例では、積層構造は、第１基板の下方にあり、少なくとも１つの第１基板領域の周りにある第１シールリング構造であって、第１シールリング構造に結合された少なくとも１つの第１バンプ構造を含み、第１シールリング構造に結合し、第１基板領域内へのイオンの拡散を実質的に防ぐ少なくとも１つの第１手段を含む第１ダイであって、第１ダイに電気的に結合する第２ダイを含むものである。
その他の実施例では、システムは、基板、及び基板に電気的に結合した積層構造を含み、積層構造は、第１基板の下方にあり、少なくとも１つの第１基板領域の周りにある第１シールリング構造であって、第１シールリング構造に結合された少なくとも１つの第１バンプ構造を含み、第１シールリング構造に結合し、第１基板領域内へのイオンの拡散を実質的に防ぐ少なくとも１つの第１手段であって、少なくとも１つの第２手段は、第２基板領域の少なくとも１つのシリコン貫通ビア構造の周りに配置された複数のビアを含む第１ダイ、及び第２基板の下方にあり、少なくとも１つの第２基板領域の周りにある第２シールリング構造であって、第２シールリング構造に結合された少なくとも１つの第２バンプ構造を含み、第１バンプ構造は前記第２バンプ構造に結合し、第２シールリング構造に結合され、第２基板領域内へのイオンの拡散を実質的に防ぐ少なくとも１つの第２手段であって、少なくとも１つの第２手段は、第２基板領域の少なくとも１つのシリコン貫通ビア構造の周りに配置された複数のビアを含む第１ダイに電気的に結合した第２ダイを含むものである。
模範的なウエハの一部の上面図を示す概略図である。 図１Ａのライン１Ｂ−１Ｂに沿ったウエハ部分の断面図である。 模範的な背面対正面の積層構造の概略断面図である。 図２Ａに示された積層構造の模範的なＴＳＶ層、シールリング構造層と、バンプ（ｂｕｍｐ）構造層の概略上面図である。 図２Ａに示された積層構造の模範的なＴＳＶ層、シールリング構造層と、バンプ（ｂｕｍｐ）構造層の概略上面図である。 図２Ａに示された積層構造の模範的なＴＳＶ層、シールリング構造層と、バンプ（ｂｕｍｐ）構造層の概略上面図である。 もう１つの模範的な背面対正面の積層構造の概略断面図である。 図３Ａに示された積層構造の模範的なＴＳＶ層、シールリング構造層と、バンプ構造層の概略上面図である。 図３Ａに示された積層構造の模範的なＴＳＶ層、シールリング構造層と、バンプ構造層の概略上面図である。 図３Ａに示された積層構造の模範的なＴＳＶ層、シールリング構造層と、バンプ構造層の概略上面図である。 もう１つの模範的な背面対正面の積層構造の概略断面図である。 図４Ａに示された積層構造の模範的なＴＳＶ層、シールリング構造層と、バンプ構造層の概略上面図である。 図４Ａに示された積層構造の模範的なＴＳＶ層、シールリング構造層と、バンプ構造層の概略上面図である。 図４Ａに示された積層構造の模範的なＴＳＶ層、シールリング構造層と、バンプ構造層の概略上面図である。 模範的な背面対正面の積層構造の概略断面図である。 図５Ａに示された積層構造の模範的なＴＳＶ層、シールリング構造層と、バンプ構造層の概略上面図である。 図５Ａに示された積層構造の模範的なＴＳＶ層、シールリング構造層と、バンプ構造層の概略上面図である。 図５Ａに示された積層構造の模範的なＴＳＶ層、シールリング構造層と、バンプ構造層の概略上面図である。 模範的な背面対正面の積層構造の概略断面図である。 図６Ａに示された積層構造の模範的なＴＳＶ層、シールリング構造層と、バンプ構造層の概略上面図である。 図６Ａに示された積層構造の模範的なＴＳＶ層、シールリング構造層と、バンプ構造層の概略上面図である。 図６Ａに示された積層構造の模範的なＴＳＶ層、シールリング構造層と、バンプ構造層の概略上面図である。
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
［実施例］
上述のように、従来の積層ウエハは、ウエハ上のスクライブラインに沿って切断プロセスを受けることができる。上方に集積回路が形成された基板は、薄膜化した基板にすぎず、切断プロセスがスクライブライン上にイオン及び／または亀裂を生じる可能性がある。イオンは、基板内に拡散する可能性及び／または亀裂は基板内に入り、基板上に形成された集積回路にダメージを与える可能性がある。
上述に基づいて、ダイと積層ダイ構造の構造と製造方法が望まれる。
理解できるように、下記の開示は、本発明の異なる特徴を実施するための多くの異なる実施例、または例を提供する。本開示を簡易化するため構成要素と配置の具体例が以下に説明される。当然ながらこれらは、例にすぎず、本発明を限定するものではない。例えば、後述される説明の中で第１特徴を第２特徴の上方または上に形成するのは、第１と第２特徴が直接接触で形成される実施例を含むことができ、第１と第２特徴の間に付加的特徴が形成されて第１と第２特徴が直接接触にならない実施例も含むことができる。また、本開示は、さまざまな例で参照番号及び／または文字を繰り返すことができる。この繰り返しは、簡易化と明確さの目的のためで、論じられたさまざまな実施例及び／または構造間の関係を決定づけるものではない。
本発明の実施例は、ダイと積層構造と、ダイを含むシステムに関するものである。少なくとも１つのダイは、例えばビア構造、シリコン貫通ビア、トレンチ、プラグ、その他の構造及び／またはその組み合わせなど、少なくとも１つの手段を含み、ダイ切断中のダイの基板領域内へのイオンの拡散及び／または亀裂が入るのを実質的に防ぐことができる。以下は本発明のさまざまな模範的実施例の説明であるが、本発明の範囲はこれに限定されない。
図１Ａは、模範的なウエハの一部の上面図を示す概略図である。図１Ａでは、ウエハ部１００は、複数のダイ１１０と１２０を含むことができる。ダイ１１０は、スクライブライン１３０によってダイ１２０から間隔を開けて配置することができる。ダイ切断の間、切断機（図示せず）は、スクライブライン１３０に沿ってウエハ部１００を切断することができる。ダイ１１０と１２０は、シールリング構造１１３と１２３をそれぞれ有することができる。シールリング構造１１３と１２３のそれぞれは、複数のシリコン貫通ビア１１５と１２５を有するダイ領域を取り囲むことができる。
図１Ｂは、図１Ａのライン１Ｂ−１Ｂに沿ったウエハ部分の断面図である。図１Ｂでは、ダイ１１０と１２０は、基板１１０ａと１２０ａをそれぞれ含むことができる。基板１１０ａと１２０ａは、シールリング構造１１３と１２３をそれぞれ含む相互接続構造１１９と１２９の上方に位置することができる。相互接続構造１１９と１２９は、バンプ構造１１８と１２８にそれぞれ結合することができる。基板１１０ａと１２０ａは、少なくとも１つの手段１１７と１２７をそれぞれ有する。少なくとも１つの手段１１７と１２７は、シールリング構造１１３と１２３と結合され、イオンがダイ１１０と１２０の基板領域１１０ｂと１２０ｂ内にそれぞれ拡散するのを実質的に防ぐことができる。ダイ切断の間、手段１１７と１２７は、亀裂がスクライブライン１３０から基板領域１１０ｂと１２０ｂ内に侵入するのを実質的に防ぐことができる。
実施例では、手段１１７は、ＴＳＶ構造を含むことができる。ＴＳＶ構造は、誘電材料（例えば、酸化物、窒化物、オキシ窒化物、他の誘電体材料及び／またはその組み合わせ）、バリア材料（例えば、チタン、窒化チタン、タンタル、窒化タンタル、他のバリア材料及び／またはその組み合わせ）、導電材料（アルミニウム、銅、アルミニウム銅、ポリシリコン、他の導電材料及び／またはその組み合わせ）、ＴＳＶ構造を形成するのに適する他の材料及び／またはその組み合わせを含むことができる。実施例では、手段１１７とＴＳＶ１１５は、同じプロセスによって形成することができる。
イオンの拡散を実質的に防ぐ手段１１７及び／または１２７は、少なくとも１つのビア構造、シリコン貫通ビア（ＶＳＴ）構造、トレンチ構造、プラグ、イオンの拡散を実質的に防ぐことができる他の構造及び／またはその組み合わせを含むことができる。手段１１７及び／または１２７の上面図は、円形、楕円形、長方形、三角形、六角形、八角形、他の適する形状及び／またはその組み合わせとすることができる。他の実施例では、手段１１７は、基板１１０ａの厚さ“ｔ”の約半分以上の高さ “ｈ”を有することができる。また他の実施例では、手段１１７は、基板１１０ａを穿通することができる。手段１１７の高さ“ｈ”は、基板１１０ａの厚さ“ｔ”と同じとすることができる。
手段１１７は、シールリング構造１１３に結合することができる。例えば、手段１１７は、シールリング構造１１３に直接、または間接的に結合することができる。実施例では、手段１１７は、図１Ｂに示されるように、シールリング構造１１３に直接コンタクトすることができる。他の実施例では、手段１１７は、基板領域１１０ｂの一部、絶縁構造（例えば、誘電材料）、ダイ切断の間にイオンの拡散を実質的に防ぐ手段１１７と協働できる他の材料及び／またはその組み合わせによって、シールリング構造１１３から間隔を開けて配置することができる。なお、手段１１７は、ダイ切断により生じるイオンの拡散及び／または亀裂侵入を防ぐのに望ましい距離によって、シールリング構造１１３から間隔を開けて配置することができる。
図１Ｂを参照して、基板１１０ａ及び／または１２０ａは、結晶、多結晶、またはアモルファス構造のシリコンまたはゲルマニウムを含む元素半導体、炭化ケイ素、ガリウムヒ素、ガリウムリン、リン化インジウム、ヒ化インジウムと、アンチモン化インジウムを含む化合物半導体、SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及びGaInAsPを含む合金半導体、他の適合する材料、またはその組み合わせを含むことができる。１つの実施例では、合金半導体基板は、勾配（ｇｒａｄｉｅｎｔ）ＳｉＧｅ特性を有することができ、ＳｉとＧｅの組成が勾配ＳｉＧｅ特性につき１つの位置の１つの比率から、もう１つの位置のもう１つの比率に変化するものである。もう１つの実施例では、合金ＳｉＧｅは、シリコン基板の上に形成される。もう１つの実施例では、ＳｉＧｅ基板は、歪みを受ける。さらに又、半導体基板は、例えば、シリコンオンインシュレーター（ＳＯＩ）などの絶縁膜上の半導体、または薄膜トランジスタ（ＴＦＴ）であることができる。いくつかの例では、半導体基板は、ドープされたエピ層または埋込層を含むことができる。他の例では、化合物半導体基板は、多層構造を有することができ、またはこの基板は、多層化合物半導体構造を含むことができる。
相互接続構造１１９及び／または１２９は、複数の絶縁層によって間隔を開けて配置された複数の配線層を含むことができる。配線層は、例えば、銅、アルミニウム、タングステン、チタニウム、タンタル、他の導電材料及び／またはその組み合わせの材料を有することができる。絶縁層は、例えば、酸化物、窒化物、オキシ窒化物、低ｋ誘電体、超低ｋ誘電体、他の誘電体及び／またはその組み合わせの材料を含むことができる。実施例では、相互接続構造１１９及び／または１２９は、層間絶縁（ＩＬＤ）を含むことができる。実施例では、デバイス、トランジスタ、回路、他の半導体構造及び／またはその組み合わせは、基板１１０ａと相互接続構造１１９の間に形成することができる。
実施例では、ダイ１１０は、パッシベーション構造（標示せず）と少なくとも１つのパッド構造を含む（標示せず）。パッシベーション構造は、少なくとも１つのパッド構造を露出する開口を有することができる。実施例では、パッシベーション構造は、少なくとも１つの誘電体分離層と高分子層を含むことができる。誘電体分離層は、酸化物、窒化物、オキシ窒化物、その他の誘電体材料及び／またはその組み合わせの材料を含むことができる。高分子層は、例えば熱可塑性、熱硬化性、エラストマー、配位重合体、他の適合する高分子及び／またはその組み合わせの材料を含むことができる。バンプ構造１１８は、パッドの上方に形成されることができる。実施例では、バンプ構造１１８は、例えば鉛フリー合金（例えば金（Ａｕ）またはスズ／銀／銅（Ｓｎ／Ａｇ／Ｃｕ）合金）、鉛含有合金（例えば鉛／スズ（Ｐｂ／Ｓｎ合金）、銅、アルミニウム、アルミニウム銅、他のバンプの金属材料及び／またはその組み合わせの材料を含むことができる。
シールリング構造１１３と１２３は、相互接続構造１１９と１２９内にそれぞれ位置することができる。シールリング構造１１３と１２３は、ダイ１１０と１２０に形成されたトランジスタ、デバイス、ダイオード、回路、相互接続構造及び／またはその組み合わせをそれぞれ保護することができる。実施例では、シールリング構造１１３は、図１Ｂに示されたように、少なくとも１つのシールリングを含むことができる。外側のシールリングは、内側のシールリングより狭いことができる。実施例では、シールリング構造１１３の１つ側は、基板１１０ａの表面と結合される。他の実施例では、シールリング構造１１３の１つ側は、基板１１０ａ内に延伸することができる。またその他の実施例では、シールリング構造１１３の１つ側は、誘電材料によって基板１１０ａの表面から間隔を開けて配置することができる。注意するのは、図１Ｂに示されたシールリングの数とシールリング構造１１３と１２３の配置は、例にすぎず、本発明の範囲を限定するものではない。
図２Ａは、模範的な背面対正面の積層構造の概略断面図である。図２Ｂ〜２Ｄは、図２Ａに示された積層構造の模範的なＴＳＶ層、シールリング構造層と、バンプ構造層の概略上面図である。図１Ａ〜１Ｂと同じ構成要素である、図２Ａ〜２Ｄの構成要素は、１００が加えられた同じ参照番号によって示される。図１Ｂと同じ構成要素である図２Ａのダイ２３０の構成要素は、１２０が加えられた同じ参照番号によって示される。実施例では、ダイ２３０は、積層構造２０１の上層ダイとすることができ、ＴＳＶ構造を含まない。
図２Ａでは、積層構造２０１は、複数の積層ダイ２１０、２２０及び２３０を含むことができる。ダイ２１０は、ダイ２２０の上方に堆積することができ、ダイ２３０は、ダイ２１０の上方に積層することができる。ダイ２１０の集積回路は、バンプ構造２１８と２４０を介してダイ２２０の集積回路に電気的に結合することができる。ダイ２１０の集積回路は、バンプ構造２３８と２５０を介してダイ２３０の集積回路に電気的に結合することができる。実施例では、バンプ構造２４０及び／または２５０の材料は、図１Ｂとともに上記に述べたバンプ構造１１３に類似することができる。
実施例では、アンダーフィル材料２６０と２６５は、ダイ２１０、２３０とダイ２１０、２２０の間にそれぞれ設置することができる。例えば、アンダーフィル材料２６０と２６５は、ダイ２１０、２３０とダイ２１０、２２０の間に落ちる粒子（パーティクル）による短絡を望ましく防ぐことができる。アンダーフィル材料２６０と２６５は、例えば、樹脂、誘電体、他の絶縁材料及び／またはその組み合わせの材料を含むことができる。実施例では、材料２６０及び／または２６５は、粒子の問題が深刻でなければ、省くことができる。なお、積層構造２０１のダイの数は、図２Aに示された図に限定されるものではない。さまざまなダイの数が積層構造２０１を形成するのに選ぶことができる。
図２Ａ〜２Ｂを参照して、イオンの拡散を実質的に防ぐ手段２１７がシールリング構造２１３に結合することができ、ＴＳＶ２１５の周りに連続的に延伸する。手段２１７とシールリング構造２１３は、ダイ切断中のイオンの拡散及び／またはダイ領域２１０ｂ内への亀裂の侵入を望ましく防ぐことができる。実施例では、手段２１７と隣接のＴＳＶ２１５間の間隔は、ＴＳＶ２１５のそれぞれの幅とほぼ同じか、またはそれ以上であることができる。当業者は、手段２１７及び／またはＴＳＶ２１５の寸法を変えて、イオンの拡散及び／または亀裂の侵入を望ましく防ぐことができる。
図２Ｃを参照して、シールリング構造２１３は、相互接続構造２１９の周りに連続的に延伸することができる。他の実施例では、シールリング構造２１３は、複数の島状構造、円形構造、長方形構造、他の形状の構造及び／またはその組み合わせを含むことができる。
図２Ｄを参照して、バンブ構造２１８は、少なくとも１つの内側バンプ２１８ａと少なくとも１つの外側バンプ２１８ｂを含むことができる。内側バンプ２１８ａは、ダイ２２０と電気的結合の提供を可能にする。外側バンプ２１８ｂは、シールリング構造２１３とバンブ構造２４０の間に結合して、ダイ切断中のイオンの拡散及び／またはダイの領域内への亀裂の侵入を実質的に防ぐことができる。実施例では、外側バンプ２１８ｂは、内側バンプ２１８ａの周りに連続的に延伸することができる。外側バンプ２１８ｂは、手段２１７及び／またはシールリング構造２１３より広くすることができる。実施例では、シールリング構造２１３は、約２μｍと約１０μｍ間の幅を有することができ、手段２１７は、約２μｍと約数百ミクロン間の幅を有することができ、外側バンプ２１８ｂは、約１０μｍと約数百ミクロン間の幅を有することができる。他の実施例では、外側バンプ２１８ｂは、約１５μｍと約８０μｍ間の幅を有することができる。また他の実施例では、外側バンプ２１８ｂと隣接のバンプ２１８ａ間の間隔は、内側バンプ２１８ａの１つの幅とほぼ同じか、またはそれ以上とすることができる。手段２１７と隣接のＴＳＶ２１５は、ＴＳＶ２１５の１つの幅とほぼ同じであることができる。なお、当業者はシールリング構造２１３、手段２１７及び／またはバンプ２１８ｂの寸法と数を変え、望ましい積層構造を得てイオンの拡散及び／または亀裂の侵入を実質的に防ぐことができる。
再度図２Ａを参照して、バンブ構造２３８、２５０、手段２１７及びシールリング構造２１３は、切断プロセス中のスクライブラインからのイオンの拡散及び／または基板領域内への亀裂の侵入を望ましく防ぐことができる。同じように、バンブ構造２１８、２４０、手段２２７及びシールリング構造２２３は、基板領域２２０ｂを望ましく保護することができる。手段２３７と、シールリング構造２３３は、基板領域２３０ｂを保護することができる。
図３Ａは、もう１つの模範的な背面対正面の積層構造の概略断面図である。図３Ｂ〜３Ｄは、図３Ａに示された積層構造の模範的なＴＳＶ層、シールリング構造層と、バンプ構造層の概略上面図である。図２Ａ〜２Ｂと同じ構成要素である、図３Ａ〜３Ｄの構成要素は、１００が加えられた同じ参照番号によって示される。
図３Ａ〜３Ｂを参照して、イオンの拡散を実質的に防ぐ手段３１７がシールリング構造３１３に結合することができ、ＴＳＶ３１５の周りに連続的に延伸する。手段３１７とシールリング構造３１３は、ダイ切断中のイオンの拡散及び／またはダイ領域３１０ｂ内への亀裂の侵入を望ましく防ぐことができる。実施例では、手段３１７と隣接のＴＳＶ３１５間の間隔は、ＴＳＶ３１５のそれぞれの幅とほぼ同じか、またはそれ以上とすることができる。当業者は、手段３１７及び／またはＴＳＶ３１５の寸法を変えて、イオンの拡散及び／または亀裂の侵入を望ましく防ぐことができる。
図３Ｄでは、バンブ構造３１８は、内側バンプ３１８ａと外側バンプ３１８ｂを含むことができる。内側バンプ３１８ａは、ダイ３２０との電気的結合を提供することができる。外側バンプ３１８ｂは、シールリング構造３１３と少なくとも１つのバンブ構造３４０の間に結合されて、ダイ切断中のイオンの拡散及び／またはダイの領域内３２０ｂへの亀裂の侵入を実質的に防ぐことができる。実施例では、外側バンプ３１８ｂは、複数の島状バンプ、円形バンプ、長方形バンプ、他の形状のバンプ及び／またはその組み合わせを含むことができる。実施例では、２つのバンプ３１８間の間隔は、バンプ３１８それぞれの幅とほぼ同じか、またはそれ以上とすることができる。
図４Ａは、もう１つの模範的な背面対正面の積層構造の概略断面図である。図４Ｂ〜４Ｄは、図４Ａに示された積層構造の模範的なＴＳＶ層、シールリング構造層と、バンプ構造層の概略上面図である。図２Ａ〜２Ｂと同じ構成要素である、図４Ａ〜４Ｄの構成要素は、２００が加えられた同じ参照番号によって示される。
図４Ｂでは、手段４１７は、ＴＳＶ４１５の周りに設置されることができる。手段４１７は、少なくとも１つのビア構造、シリコン貫通ビア構造、トレンチ構造、プラグ、イオンの拡散を実質的に防ぐことができる他の構造及び／またはその組み合わせを含むことができる。手段４１７の上面図の形状は、円形、楕円形、長方形、三角形、六角形、八角形、他の適する形状及び／またはその組み合わせとすることができる。実施例では、手段４１７と隣接のＴＳＶ４１５間の間隔は、ＴＳＶ４１５のそれぞれの幅とほぼ同じか、またはそれ以上とすることができる。
図４Ｄでは、バンブ構造４１８は、内側バンプ４１８ａと外側バンプ４１８ｂを含むことができる。内側バンプ４１８ａは、ダイ４２０との電気的結合を提供することができる。外側バンプ４１８ｂは、シールリング構造４１３と少なくとも１つのバンブ構造４４０の間に結合されて、ダイ切断中のイオンの拡散及び／またはダイの領域内への亀裂の侵入を実質的に防ぐことができる。実施例では、外側バンプ４１８ｂは、複数の島状バンプ、円形バンプ、長方形バンプ、他の形状のバンプ及び／またはその組み合わせを含むことができる。実施例では、２つのバンプ４１８間の間隔は、それぞれのバンプ４１８の幅とほぼ同じか、またはそれ以上とすることができる。
図５Ａは、模範的な背面対正面の積層構造の概略断面図である。図５Ｂ〜５Ｄは、図５Ａに示された積層構造の模範的なＴＳＶ層、シールリング構造層と、バンプ構造層の概略上面図である。図２Ａ〜２Ｂと同じ構成要素である、図５Ａ〜５Ｄの構成要素は、３００が加えられた同じ参照番号によって示される。
図５Ｂでは、手段５１７は、ＴＳＶ５１５の周りに設置することができる。手段５１７は、少なくとも１つのビア構造、シリコン貫通ビア構造、トレンチ構造、プラグ、イオンの拡散を実質的に防ぐことができる他の構造及び／またはその組み合わせを含むことができる。手段５１７の上面図の形状は、円形、楕円形、長方形、三角形、六角形、八角形、他の適する形状及び／またはその組み合わせとすることができる。
図５Ｄでは、バンブ構造５１８は、内側バンプ５１８ａのみ含むことができる。内側バンプ５１８ａは、ダイ５２０との電気的結合を提供することができる。図に示されるように、ダイ５１０のシールリング構造５１３は、アンダーフィル材料５６５によってダイ５２０の手段５２７から間隔を開けて配置することができる。アンダーフィル材料５６５、手段５２７と、シールリング構造５２３は、ダイ切断の間、ダイ領域５２０ｂに望ましい保護を提供することができる。同様にアンダーフィル材料５６０、手段５１７及びシールリング構造５１３は、ダイ切断の間、イオンの拡散及びまたは亀裂の侵入からのダイ領域５１０ｂの保護を提供することができる。
図６Ａは、模範的な背面対正面の積層構造の概略断面図である。図６Ｂ〜６Ｄは、図６Ａに示された積層構造の模範的なＴＳＶ層、シールリング構造層と、バンプ構造層の概略上面図である。図２Ａ〜２Ｂと同じ構成要素である、図６Ａ〜６Ｄの構成要素は、４００が加えられた同じ参照番号によって示される。
図６Ａ〜６Ｂを参照して、イオンの拡散を実質的に防ぐ手段６１７がシールリング構造６１３に結合することができ、ＴＳＶ６１５の周りに連続的に延伸する。手段６１７とシールリング構造６１３は、ダイ切断中のイオンの拡散及びまたはダイ領域６１０ｂ内への亀裂の侵入を望ましく防ぐことができる。実施例では、手段６１７と隣接のＴＳＶ６１５間の間隔は、ＴＳＶ６１５のそれぞれの幅とほぼ同じか、またはそれ以上とすることができる。
図６Ｄでは、バンブ構造６１８は、内側バンプ６１８ａのみ含むことができる。内側バンプ６１８ａは、ダイ６２０との電気的結合を提供することができる。図に示されるように、ダイ６１０のシールリング構造６１３は、アンダーフィル材料６６５によってダイ６２０の手段６２７から間隔を開けて配置することができる。アンダーフィル材料６６５、手段６２７と、シールリング構造６２３は、ダイ切断の間、ダイ領域６２０ｂに望ましい保護を提供することができる。同様にアンダーフィル材料６６０、手段６１７と、シールリング構造６１３は、ダイ切断の間、イオンの拡散及びまたは亀裂の侵入からのダイ領域６１０ｂの保護を提供することができる。
なお、図１〜図６とともに述べたダイと積層構造は、プリント配線板またはプリント回路板（ＰＣＢ）に物理的かつ電気的に結合した電子アセンブリを形成することができる。電子アセンブリは、例えばコンピュータ、無線通信デバイス、コンピュータ周辺機器、娯楽機器などの電子システムの一部とすることができる。
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することが可能である。従って、本発明が請求する保護範囲は、特許請求の範囲を基準とする。
１００ ウエハ部
１１０，１２０，２１０，２２０，２３０，３１０，３２０，３３０，４１０，４２０，４３０，５１０，５２０，５３０，６１０，６２０，６３０ ダイ
１１０ａ，１２０ａ 基板
１１０ｂ，１２０ｂ，２１０ｂ，２２０ｂ，２３０ｂ，３１０ｂ，３２０ｂ，３３０ｂ，４１０ｂ，４２０ｂ，４３０ｂ，５１０ｂ，５２０ｂ，５３０ｂ，６１０ｂ，６２０ｂ，６３０ｂ チップ／基板領域
１１３，１２３，２１３，２２３，２３３，３１３，３２３，３３３，４１３，４２３，４３３，５１３，５２３，５３３，６１３，６２３，６３３ シールリング構造
１１５，１２５，２１５，２２５，３１５，３２５，４１５，４２５，５１５，５２５，６１５，６２５ シリコン貫通ビア
１１７，１２７，２１７，２２７，２３７，３１７，３２７，３３７，４１７，４２７，４３７，５１７，５２７，５３７，６１７，６２７，６３７ 手段
１１８，１２８，２１８，２２８，２３８，２４０，２５０，３１８，３２８，３３８，３４０，３５０，４１８，４２８，４３８，４４０，４５０，５１８，５２８，５３８，５４０，５５０，６１８，６２８，６３８，６４０，６５０ バンプ構造
１１９，１２９，２１９，２２９，２３９，３１９，３２９，３３９，４１９，４２９，４３９，５１９，５２９，５３９，６１９，６２９，６３９ 相互接続構造
１３０ スクライブライン
２０１，３０１，４０１，５０１，６０１ 積層構造
２１８ａ，３１８ａ，４１８ａ，５１８ａ，６１８ａ 内側バンプ
２１８ｂ，３１８ｂ，４１８ｂ 外側バンプ
２６０，２６５，３６０，３６５，４６０，４６５，５６０，５６５，６６０，６６５ アンダーフィル材料
ｈ 高度
ｔ 厚さ

Claims (7)

  1. 基板の下方にあり、基板領域の周りにあるシールリング構造、
    前記基板の下面に配置され、前記シールリング構造に結合された少なくとも１つのバンプ、及び前記基板の上方にあり、前記シールリング構造に結合し、前記基板領域内へのイオンの拡散を実質的に防ぐ少なくとも１つの手段であって、前記基板領域の少なくとも１つのシリコン貫通ビア構造の周りに配置された複数のビアを含む前記少なくとも１つの手段、を含むダイ。
  2. 第１基板の下方にあり、第１基板領域の周りにある第１シールリング構造、
    前記第１基板の下面に配置され、前記第１シールリング構造に結合された少なくとも１つの第１バンプ構造、及び前記第１基板の上方にあり、前記第１シールリング構造に結合し、前記第１基板領域内へのイオンの拡散を実質的に防ぐ第１手段を含む第１ダイ、
    及び前記第１ダイに電気的に結合する第２ダイを含む積層構造。
  3. 前記第２ダイは、第２基板の下方にあり、第２基板領域の周りにある第２シールリング構造、及び前記第２基板の上方にあり、前記第２シールリング構造に結合し、前記第２基板領域内へのイオンの拡散を実質的に防ぐ少なくとも１つの第２手段を含む請求項２に記載の積層構造。
  4. 前記第１手段と前記第２手段のそれぞれは、前記第１基板領域及び前記第２基板領域の少なくとも１つのシリコン貫通ビア（ＴＳＶ）構造の周りに連続的に延伸する請求項３に記載の積層構造。
  5. 前記第２ダイは、前記第２基板の上面に配置され、前記少なくとも１つの第２手段に結合された少なくとも１つの第２バンプ構造を更に含み、前記少なくとも１つの第１バンプ構造は、前記少なくとも１つの第２バンプ構造に結合され、前記第１バンプ構造と前記第２バンプ構造の中の少なくとも１つは、前記第１基板領域または前記第２基板領域の周りに連続的に延伸する請求項３に記載の積層構造。
  6. 前記第２ダイは、前記第２基板の上面に配置され、前記少なくとも１つの第２手段に結合された少なくとも１つの第２バンプ構造を更に含み、前記少なくとも１つの第１バンプ構造は、前記少なくとも１つの第２バンプ構造に結合され、前記第１バンプ構造と前記第２バンプ構造の中の少なくとも１つは、前記第１基板領域または前記第２基板領域の周りに複数のバンプを含む請求項３に記載の積層構造。
  7. 基板、及び前記基板に電気的に結合した積層構造を含み、前記積層構造は、第１基板の下方にあり、第１基板領域の周りにある第１シールリング構造、前記第１基板の下面に配置され、前記第１シールリング構造に結合された少なくとも１つの第１バンプ構造、及び前記第１基板の上方にあり、前記第１シールリング構造に結合し、前記第１基板領域内へのイオンの拡散を実質的に防ぐ少なくとも１つの第１手段であって、前記第１基板領域の少なくとも１つのシリコン貫通ビア構造の周りに配置された複数のビアを含む前記少なくとも１つの第１手段、を含む第１ダイ、及び第２基板の下方にあり、第２基板領域の周りにある第２シールリング構造、前記第２基板の上方にあり、前記第２シールリング構造に結合され、前記第２基板領域内へのイオンの拡散を実質的に防ぐ少なくとも１つの第２手段であって、前記第２基板領域の少なくとも１つのシリコン貫通ビア構造の周りに配置された複数のビアを含む前記少なくとも１つの第２手段、及び前記第２基板の上面に配置され、前記第２手段に結合された少なくとも１つの第２バンプ構造、を含む第２ダイを含み、前記第１バンプ構造は前記第２バンプ構造に結合し、前記第１ダイは前記第２ダイに電気的に結合したシステム。
JP2010000893A 2009-01-07 2010-01-06 ダイ、スタック構造、及びシステム Active JP5377340B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/349,901 US8749027B2 (en) 2009-01-07 2009-01-07 Robust TSV structure
US12/349,901 2009-01-07

Publications (2)

Publication Number Publication Date
JP2010161367A JP2010161367A (ja) 2010-07-22
JP5377340B2 true JP5377340B2 (ja) 2013-12-25

Family

ID=42311155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010000893A Active JP5377340B2 (ja) 2009-01-07 2010-01-06 ダイ、スタック構造、及びシステム

Country Status (5)

Country Link
US (1) US8749027B2 (ja)
JP (1) JP5377340B2 (ja)
KR (1) KR101130532B1 (ja)
CN (1) CN101771019B (ja)
TW (1) TWI398941B (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8168529B2 (en) 2009-01-26 2012-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Forming seal ring in an integrated circuit die
US7816181B1 (en) * 2009-06-30 2010-10-19 Sandisk Corporation Method of under-filling semiconductor die in a die stack and semiconductor device formed thereby
US8786066B2 (en) 2010-09-24 2014-07-22 Intel Corporation Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same
US8193039B2 (en) * 2010-09-24 2012-06-05 Advanced Micro Devices, Inc. Semiconductor chip with reinforcing through-silicon-vias
US8569861B2 (en) 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
JP2012204443A (ja) * 2011-03-24 2012-10-22 Sony Corp 半導体装置及びその製造方法
TWI467695B (zh) * 2011-03-24 2015-01-01 Sony Corp 半導體裝置及其製造方法
JP5684654B2 (ja) * 2011-06-20 2015-03-18 株式会社東芝 半導体チップ、半導体チップの製造方法、および半導体装置
US8963282B2 (en) 2011-09-14 2015-02-24 Nanya Technology Corp. Crack stop structure and method for forming the same
JP2013098514A (ja) * 2011-11-07 2013-05-20 Seiko Epson Corp 半導体装置の製造方法及び半導体装置、電子機器
JP6054029B2 (ja) * 2011-12-22 2016-12-27 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体チップおよび半導体装置
US9806042B2 (en) * 2012-04-16 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strain reduced structure for IC packaging
US9196532B2 (en) 2012-06-21 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods for forming the same
US8530997B1 (en) * 2012-07-31 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Double seal ring
US8963317B2 (en) 2012-09-21 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US8796829B2 (en) 2012-09-21 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US9490190B2 (en) * 2012-09-21 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
JP6157100B2 (ja) * 2012-12-13 2017-07-05 ルネサスエレクトロニクス株式会社 半導体装置
JP6212720B2 (ja) * 2013-09-20 2017-10-18 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US10355039B2 (en) * 2015-05-18 2019-07-16 Sony Corporation Semiconductor device and imaging device
US9455189B1 (en) 2015-06-14 2016-09-27 Darryl G. Walker Package including a plurality of stacked semiconductor devices including a capacitance enhanced through via and method of manufacture
WO2017002200A1 (ja) * 2015-06-30 2017-01-05 オリンパス株式会社 半導体装置
US9972603B2 (en) 2015-12-29 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. Seal-ring structure for stacking integrated circuits
DE102016125120B4 (de) 2015-12-29 2022-12-01 Taiwan Semiconductor Manufacturing Co. Ltd. Verfahren zum Herstellen eines 3D-IC-Die mit Dichtringstruktur zum Stapeln integrierter Schaltungen
JP6711046B2 (ja) * 2016-03-17 2020-06-17 株式会社デンソー 半導体装置
US10854568B2 (en) 2017-04-07 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
DE102017123449B4 (de) 2017-04-10 2023-12-28 Taiwan Semiconductor Manufacturing Co. Ltd. Gehäuse mit Si-substratfreiem Zwischenstück und Ausbildungsverfahren
US20180337228A1 (en) * 2017-05-18 2018-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Novel seal ring for iii-v compound semiconductor-based devices
CN109285825B (zh) * 2017-07-21 2021-02-05 联华电子股份有限公司 芯片堆叠结构及管芯堆叠结构的制造方法
US10290571B2 (en) * 2017-09-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with si-substrate-free interposer and method forming same
US10157892B1 (en) * 2017-09-28 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and methods of forming the same
JP6701149B2 (ja) * 2017-10-25 2020-05-27 キヤノン株式会社 撮像装置およびカメラ
US10515908B2 (en) * 2017-10-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring for bonded dies
US10730743B2 (en) 2017-11-06 2020-08-04 Analog Devices Global Unlimited Company Gas sensor packages
JP7273488B2 (ja) 2018-12-04 2023-05-15 ソニーセミコンダクタソリューションズ株式会社 半導体装置、及び電子機器
CN109830464A (zh) * 2019-02-15 2019-05-31 德淮半导体有限公司 半导体结构及其形成方法
US11587839B2 (en) 2019-06-27 2023-02-21 Analog Devices, Inc. Device with chemical reaction chamber
KR20210005340A (ko) * 2019-07-03 2021-01-14 삼성전자주식회사 반도체 패키지
KR20210035546A (ko) * 2019-09-24 2021-04-01 삼성전자주식회사 반도체 패키지

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211239A (ja) 1991-09-12 1993-08-20 Texas Instr Inc <Ti> 集積回路相互接続構造とそれを形成する方法
DE4314907C1 (de) 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
US5391917A (en) 1993-05-10 1995-02-21 International Business Machines Corporation Multiprocessor module packaging
EP2270845A3 (en) 1996-10-29 2013-04-03 Invensas Corporation Integrated circuits and methods for their fabrication
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6037822A (en) * 1997-09-30 2000-03-14 Intel Corporation Method and apparatus for distributing a clock on the silicon backside of an integrated circuit
US5998292A (en) 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US6879023B1 (en) * 2000-03-22 2005-04-12 Broadcom Corporation Seal ring for integrated circuits
US6444576B1 (en) 2000-06-16 2002-09-03 Chartered Semiconductor Manufacturing, Ltd. Three dimensional IC package module
US6599778B2 (en) 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
EP1472730A4 (en) 2002-01-16 2010-04-14 Mann Alfred E Found Scient Res HOUSING FOR ELECTRONIC CIRCUITS WITH REDUCED SIZE
US6661085B2 (en) 2002-02-06 2003-12-09 Intel Corporation Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US6730540B2 (en) * 2002-04-18 2004-05-04 Tru-Si Technologies, Inc. Clock distribution networks and conductive lines in semiconductor integrated circuits
US6800930B2 (en) 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
JP4056854B2 (ja) 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
US7030481B2 (en) * 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US6924551B2 (en) 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
US7111149B2 (en) 2003-07-07 2006-09-19 Intel Corporation Method and apparatus for generating a device ID for stacked devices
TWI251313B (en) 2003-09-26 2006-03-11 Seiko Epson Corp Intermediate chip module, semiconductor device, circuit board, and electronic device
JP3962402B2 (ja) 2003-11-10 2007-08-22 松下電器産業株式会社 半導体装置
US7335972B2 (en) 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
US7049170B2 (en) 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
US7060601B2 (en) * 2003-12-17 2006-06-13 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
KR100569590B1 (ko) 2003-12-30 2006-04-10 매그나칩 반도체 유한회사 고주파 반도체 장치 및 그 제조방법
JP4467318B2 (ja) 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
US7262495B2 (en) 2004-10-07 2007-08-28 Hewlett-Packard Development Company, L.P. 3D interconnect with protruding contacts
JP4689244B2 (ja) * 2004-11-16 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
US7295029B2 (en) * 2005-03-24 2007-11-13 Memsic, Inc. Chip-scale package for integrated circuits
US7538433B2 (en) * 2005-06-16 2009-05-26 Panasonic Corporation Semiconductor device
US7297574B2 (en) 2005-06-17 2007-11-20 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
JP5175003B2 (ja) 2005-09-07 2013-04-03 光正 小柳 三次元積層構造を持つ集積回路装置の製造方法
US7633167B2 (en) * 2005-09-29 2009-12-15 Nec Electronics Corporation Semiconductor device and method for manufacturing same
JP5021992B2 (ja) 2005-09-29 2012-09-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4561697B2 (ja) 2006-06-09 2010-10-13 新神戸電機株式会社 積層回路基板
US7696607B2 (en) * 2006-08-10 2010-04-13 Panasonic Corporation Semiconductor device
US7812459B2 (en) 2006-12-19 2010-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuits with protection layers
US7494846B2 (en) 2007-03-09 2009-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Design techniques for stacking identical memory dies
JP5448304B2 (ja) * 2007-04-19 2014-03-19 パナソニック株式会社 半導体装置
KR101336569B1 (ko) * 2007-05-22 2013-12-03 삼성전자주식회사 증가된 결합 신뢰성을 갖는 반도체 패키지 및 그 제조 방법
US8476735B2 (en) * 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
US8680653B2 (en) * 2007-11-12 2014-03-25 Infineon Technologies Ag Wafer and a method of dicing a wafer
JP5334459B2 (ja) * 2008-05-30 2013-11-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101480286B1 (ko) * 2008-06-20 2015-01-09 삼성전자주식회사 고집적 반도체 소자 및 그 제조방법
US8487444B2 (en) * 2009-03-06 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional system-in-package architecture

Also Published As

Publication number Publication date
CN101771019B (zh) 2013-09-18
US20100171203A1 (en) 2010-07-08
TW201027706A (en) 2010-07-16
JP2010161367A (ja) 2010-07-22
US8749027B2 (en) 2014-06-10
KR101130532B1 (ko) 2012-03-28
CN101771019A (zh) 2010-07-07
KR20100081934A (ko) 2010-07-15
TWI398941B (zh) 2013-06-11

Similar Documents

Publication Publication Date Title
JP5377340B2 (ja) ダイ、スタック構造、及びシステム
US20210327789A1 (en) Manufacturing method of semiconductor structure
US9059167B2 (en) Structure and method for making crack stop for 3D integrated circuits
US10297550B2 (en) 3D IC architecture with interposer and interconnect structure for bonding dies
US20210305214A1 (en) Package
US20100187671A1 (en) Forming Seal Ring in an Integrated Circuit Die
TW201505154A (zh) 半導體裝置結構與其製法
US11699694B2 (en) Method of manufacturing semiconductor package structure
TWI812168B (zh) 三維元件結構及其形成方法
KR20210065353A (ko) 반도체 패키지
US11855130B2 (en) Three-dimensional device structure including substrate-embedded integrated passive device and methods for making the same
TW202114081A (zh) 半導體封裝
KR20160036655A (ko) 패키지 온 패키지 구조물 및 방법
CN114783957A (zh) 半导体封装和其形成方法
KR20220102546A (ko) 패키지 구조물
US20230140683A1 (en) Dummy pattern structure for reducing dishing
US20200294966A1 (en) Package structure and method of forming the same
KR20220042634A (ko) 반도체 패키지
US20220384378A1 (en) Semiconductor package and method for manufacturing semiconductor package
US20240136311A1 (en) Semiconductor package
KR20240022157A (ko) 반도체 장치
CN115497929A (zh) 半导体封装及其制造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130924

R150 Certificate of patent or registration of utility model

Ref document number: 5377340

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250