JP6157100B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6157100B2
JP6157100B2 JP2012272137A JP2012272137A JP6157100B2 JP 6157100 B2 JP6157100 B2 JP 6157100B2 JP 2012272137 A JP2012272137 A JP 2012272137A JP 2012272137 A JP2012272137 A JP 2012272137A JP 6157100 B2 JP6157100 B2 JP 6157100B2
Authority
JP
Japan
Prior art keywords
semiconductor device
seal ring
tsv
dielectric constant
constant film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012272137A
Other languages
English (en)
Other versions
JP2014120504A (ja
JP2014120504A5 (ja
Inventor
落合　俊彦
俊彦 落合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012272137A priority Critical patent/JP6157100B2/ja
Priority to US14/077,503 priority patent/US9673153B2/en
Priority to CN201310685194.9A priority patent/CN103872047B/zh
Publication of JP2014120504A publication Critical patent/JP2014120504A/ja
Publication of JP2014120504A5 publication Critical patent/JP2014120504A5/ja
Priority to US15/585,468 priority patent/US10062655B2/en
Application granted granted Critical
Publication of JP6157100B2 publication Critical patent/JP6157100B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、シリコン貫通ビアを備える半導体装置に関する。
半導体の分野において、シールリングは、様々な目的で使用される。例えば、特許文献１には、チップ外周側面から内部への水分の浸入を防止するためのシールリングが設けられた半導体装置が開示されている。このようなシールリングは、チップの外周を沿って設けられる。該特許文献は、シールリングを２重に設けたり、シールリングの形状を工夫したりするなど、クラックに起因するシールリングの破壊を効果的に防ぐための技術も開示している。
また、特許文献２には、３次元集積回路を製造する際に、ダイ切断中にダイの基板領域内へのイオンの拡散とクラックの発生を防ぐためにシールリングを用いる技術が開示されている。
３次元集積回路は、１つの半導体パッケージ内部において、シリコン貫通ビアにより複数の半導体装置を積層してなるものである。以下、シリコン貫通ビアをＴＳＶ（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ Ｖｉａ）という。
特許文献２に開示された技術は、複数のＴＳＶをシールリングで囲むことにより、かかる目的の達成を図っている。
特開２０１１−９７９５号公報 特開２０１０−１６１３６７号公報
３次元集積回路におけるＴＳＶは、半導体装置と半導体装置を接続するためにあるため、一般的に、その材料として、電気抵抗の低い銅が使用されている。その一方、半導体装置内の半導体素子は、シリコンで生成されている。
ＴＳＶの材料の銅と、半導体素子の材料のシリコンとは、熱膨張率が異なるため、温度の変動に起因して、熱応力が発生する。特に、パッケージングされた半導体集積回路の熱サイクル試験等で、高い温度負荷がかかるため、比較的大きな熱応力が発生してしまう。
近年、半導体装置の微細化が進み、銅配線の寄生容量がトランジスタ自体の入出力容量と同等の大きさになってしまい、素子動作の高速化の妨げになっている。そこで、配線間の寄生容量を低減するために、絶縁膜として、従来の酸化珪素よりも比誘電率が低い所謂低比誘電率膜が多く用いられている。低比誘電率膜は、比誘電率が例えば３．５未満の絶縁膜であり、従来の酸化珪素の低比誘電率膜よりも機械的強度が弱くなっている。
そのため、ＴＳＶを有し、低比誘電率膜が用いられた半導体装置の場合、低比誘電率膜にクラックが発生しやすく、発生後の進行も速いという問題がある。図１２を参照して具体的に説明する。
図１２は、他の半導体装置と接続するためのＴＳＶを備え、低比誘電率膜が用いられた半導体装置の一例の断面図を示す。図１２に示すように、該半導体装置１０は、ウェハの裏面から表面までの順に、シリコン基板２０、拡散層ＬＤ、コンタクト層ＬＣ、第１の銅配線層ＬＣＵ１、第１のビア層ＬＶ１、第２の銅配線層ＬＣＵ２、第２のビア層ＬＶ２、第３の銅配線層ＬＣＵ３、第３のビア層ＬＶ３、第４の銅配線層ＬＣＵ４、第４のビア層ＬＶ４、第５の銅配線層ＬＣＵ５、アルミ電極３０が設けられている。半導体素子の一例として、トランジスタとなる半導体素子４０が示されている。
ここで第１の銅配線層、第２の銅配線層および第３の銅配線層は、その上層配線と比べて配線ピッチが小さい。配線間の寄生容量を低減するため、第１の銅配線層ＬＣＵ１と第２の銅配線層ＬＣＵ２間の絶縁膜５１、第２の銅配線層ＬＣＵ２と第３の銅配線層ＬＣＵ３間の絶縁膜５２、第３の銅配線層ＬＣＵ３と第４の銅配線層ＬＣＵ４間の絶縁膜５３は、低比誘電率膜が用いられている。なお、斜線で示される絶縁膜５４は一般的な酸化珪素が用いられる。
また、第１の銅配線層ＬＣＵ１からシリコン基板２０を貫通するＴＳＶ６０が設けられている。ＴＳＶ６０は、ＴＳＶ電極６１とＴＳＶ電極パッド６２を含み、ＴＳＶ電極６１が第１の銅配線層ＬＣＵ１に接続され、ＴＳＶ電極パッド６２がウェハ裏面に設けられており、図示しない他の半導体装置のアルミ電極と接続される。
半導体装置によって、ＴＳＶは、半導体装置の裏面から表面までを貫通する構造や、半導体装置の裏面から半導体装置の第１配線層下まで貫通する構造等、幾つかの構造が開発されている。図１２に示す例の半導体装置１０では、ＴＳＶ６０は、ウェハ裏面から第１の銅配線層ＬＣＵ１に接続される部分までを貫通する構造を有する。また、図１２の例では、ＴＳＶ６０のＴＳＶ電極６１は、各層の銅配線及び各層のビアにより、アルミ電極３０に接続され、半導体装置１０には、他に分岐する銅配線が無い。
熱サイクル試験等、高い温度負荷がかかった場合に、ＴＳＶ６０と、半導体装置１０内の半導体素子の熱膨張率の相違に起因して、第１の銅配線層ＬＣＵ１からアルミ電極３０までの、ＴＳＶ６０と接続した部分が、上方に突き上げられたり、下方に引っ張られたりするなどのことが生じる。そのため、この部分の周辺の絶縁膜に熱応力がかかってしまい、クラックの発生が起こり得る。特に、絶縁膜５１〜５３は、機械的強度が弱い低比誘電率膜であるため、他の絶縁膜（図示せず）より、クラックの発生がしやすい。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置は、シリコン基板を貫通するＴＳＶを備える。シリコン基板に最も近い低比誘電率膜から、シリコン基板から最も遠い低比誘電率膜までシールリングが設けられている。該シールリングは、シリコン基板を俯瞰する方向で見たときに、ＴＳＶを囲むように形成されている。
前記一実施の形態の半導体装置によれば、低比誘電率膜のクラックの発生、またはクラックの進行を抑制することができる。
第１の実施の形態にかかる３次元集積回路を示す図である。 図１に示す３次元集積回路における半導体装置の断面図である。 図２に示す半導体装置におけるシリコン基板を俯瞰する方向で見たときの、シールリングとＴＳＶの位置関係を示す図である。 図２に示す半導体装置におけるクラックの発生位置と進行方向の例を示す図である。 図２に示す半導体装置におけるシリコン基板を俯瞰する方向で見たときの、クラックの進行方向を示す図である。 第２の実施の形態にかかる３次元集積回路における半導体装置の断面図である。 第３の実施の形態にかかる３次元集積回路における半導体装置の断面図である。 図７に示す半導体装置におけるシリコン基板を俯瞰する方向で見たときの、シールリングと各ＴＳＶの位置関係を示す図である。 第４の実施の形態にかかる半導体装置の断面図である。 第５の実施の形態にかかる半導体装置の断面図の一部である。 第６の実施の形態にかかる半導体装置の断面図の一部である。 ＴＳＶを備える従来の半導体装置の例を示す図である。
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
＜第１の実施の形態＞
図１は、第１の実施の形態にかかる３次元集積回路８０を示す。３次元集積回路８０は、パッケージ基板９０の上に、４つの半導体装置１００が積層されている。例として、パッケージ基板９０の上に積層された半導体装置の数が４であるが、この数は、限定されることがなく、２以上の任意の値とすることができる。
図２は、３次元集積回路８０における各半導体装置１００の断面図を示す。比較しやすいように、半導体装置１００におけるＴＳＶの構造を図１２に示す従来の半導体装置１０におけるＴＳＶの構造と同様にしている。また、説明上の便宜のため、シリコン基板２０からアルミ電極３０まで伸びる方向、すなわち半導体装置１００の下から上に伸びる方向をＹ方向とし、Ｙ方向と垂直する方向をＸ方向とする。
図２において、黒く塗りつぶされた部分は、シールリング１１０を示す。図２から分かるように、該シールリング１１０は、Ｙ方向に沿って、シリコン基板２０に最も近い低比誘電率膜（以下「第１の低比誘電率膜」という）５１から、シリコン基板２０から最も遠い低比誘電率膜（以下「第２の低比誘電率膜」という）５３まで、シールリング１１０が設けられている。
図３は、アルミ電極３０からシリコン基板２０を俯瞰する方向で見たときの、シールリング１１０の形状と、シールリング１１０とＴＳＶ６０の位置関係を示す図である。
限定されないが、本実施の形態において、シールリング１１０の形状は、シリコン基板２０を俯瞰する方向で見たときに、四方形の４つの角を夫々４５度にカットして得た八角形となっている。この形状の意義については、後述する。
図３に示すように、シールリング１１０は、シリコン基板２０を俯瞰する方向で見たときに、ＴＳＶ６０（具体的にはＴＳＶ電極６１）の外周から空隙をおいて、ＴＳＶ電極６１を囲むように、ＴＳＶ６０に近傍に形成されている。
図４は、図２に示す半導体装置１００に生じ得るクラック及びその進行方向の例を示す。半導体装置の各層において、ＴＳＶと接続された部分に近い領域ほどクラックが発生しやすい。この例では、丸により囲まれた部分内の低比誘電率膜５２の領域にクラックが生じており、図中矢印が示すように、クラックの進行方向は、半導体装置１００の外周に向かう方向である。
図５は、シリコン基板２０を俯瞰する方向で見たときの、クラックの進行方向を示す。図５中心部の黒丸は、ＴＳＶの中心を示し、各矢印は、クラックの進行方向を示す。
クラックは、ＴＳＶの中心から放射線状に、半導体装置の外周に向かって進行する。本実施の形態において、シールリング１１０により、クラックの進行を阻止するため、低比誘電率膜のダメージを小さく抑制することができる。
また、シールリング１１０が膜を支持する効用もあるため、シールリング１１０を設けることにより、クラックの発生そのものも抑制することができる。
次いで、シールリング１１０の形状の意義を説明する。
例えば、クラックの１つの進行方向が方向１であるとする。方向１に向かって進行するクラックを阻止するためには、方向１と略垂直する形状を有する阻止物が効果的であると考えられる。
図５に示すように、クラックは、放射線状に進行する。阻止物となるシールリング１１０の形状を、四方形の４つの角を夫々４５度にカットして得た八角形にすることにより、クラックの各進行方向のうちの、シールリング１１０と略垂直する方向を増やすことができ、ひいては、クラックの阻止効果を高めることができる。
＜第２の実施の形態＞
第２の実施の形態も、複数の半導体装置が積層されてなる３次元集積回路である。図６は、本第２の実施の形態にかかる３次元集積回路における半導体装置２００を示す。
半導体装置２００は、シールリング１１０の代わりにシールリング２１０が設けられた点を除き、半導体装置１００と同様である。なお、図６において、シールリング２１０も、黒く塗りつぶされた部分で示されている。
半導体装置１００では、シールリング１１０は、第１の低比誘電率膜５１から第２の低比誘電率膜５３まで設けられている。対して、図６に示すように、半導体装置２００において、シールリング２１０は、上には、トップの銅配線層（ここでは第５の銅配線層ＬＣＵ５）まで伸びており、下には、コンタクト層ＬＣまで伸びている。
このように、第１の低比誘電率膜５１より下の層から、第２の低比誘電率膜５３より上の層までシールリングを設けることにより、低比誘電率膜のみならず、他の層におけるクラックの発生と進行の阻止効果をより高めることができる。
勿論、シールリングは、そのカバー範囲内に、第１の低比誘電率膜５１から第２の低比誘電率膜５３が含まれていれば、上限については、トップの銅配線層に限らず、半導体装置２００の配線状況に応じて、第２の低比誘電率膜５３以上の任意の層としてもよい。同様に、下限についても、コンタクト層ＬＣに限らず、半導体装置２００の配線状況に応じて、第１の低比誘電率膜５１以下の任意の層としてもよい。
＜第３の実施の形態＞
第３の実施の形態も、複数の半導体装置が積層されてなる３次元集積回路である。図７は、本第３の実施の形態にかかる３次元集積回路における半導体装置３００を示す。図７に対して、半導体装置２００と異なる点についてのみ説明する。
半導体装置３００は、複数のＴＳＶ（図示の例では２つ）を有する。図示のように、ＴＳＶ６０に加え、ＴＳＶ３６０が設けられている。ＴＳＶ３６０は、ＴＳＶ電極３６１とＴＳＶ電極パッド３６２を備え、ＴＳＶ電極３６１からアルミ電極３３０までの接続態様は、ＴＳＶ６０のＴＳＶ電極６１からアルミ電極３０までの接続態様と同様である。
また、半導体装置３００では、半導体装置２００におけるシールリング２１０の代わりに、シールリング３１０が設けられている。なお、図７において、シールリング３１０も、黒く塗りつぶされた部分で示されている。
シールリング３１０は、Ｙ方向において、シールリング２１０と同様に、コンタクト層ＬＣから第５の銅配線層ＬＣＵ５まで設けられている。
図８は、ウェハ表面からシリコン基板２０を俯瞰する方向で見たときの、ＴＳＶ６０、ＴＳＶ３６０、シールリング３１０の位置関係を示す図である。
図示のように、シールリング３１０は、ＴＳＶ６０（具体的にはＴＳＶ電極６１）とＴＳＶ３６０（具体的にはＴＳＶ電極３６１）の近傍に、ＴＳＶ電極６１とＴＳＶ電極３６１を囲むように、ＴＳＶ６０とＴＳＶ３６０の近傍に形成されている。その形状は、シールリング１１０及びシールリング２１０と同様に、八角形になっている。
このように、シリコン基板を俯瞰する方向で見たときに、複数のＴＳＶを囲むようにシールリングを形成することにより、絶縁膜のクラックの発生と進行を抑制することができると共に、ＴＳＶ毎にシールリングを設けることより、シールリングの本数を減らし、半導体装置のレイアウト上の余裕を大きくすることができる。
なお、図７は、半導体装置に含まれるＴＳＶの数が２であり、該２つのＴＳＶに対して１本のシールリングを設けた例である。例えば、ＴＳＶの数が３以上である場合に、ＴＳＶ間の間隔や、半導体装置の配線状況などに応じて、これらのＴＳＶを複数のグループに分け、グループ毎にシールリングを設けるようにしてもよい。
勿論、シールリング３１０についても、Ｙ方向において、下限を第１の低比誘電率膜５１以下の任意の層、上限を第２の低比誘電率膜５３以上の任意の層としてもよい。
＜第４の実施の形態＞
上述した各実施の形態における半導体装置は、ＴＳＶがアルミ電極まで接続された例である。本技術は、ＴＳＶがアルミ電極に接続されない半導体装置にも適用可能である。本第４の実施の形態は、このような半導体装置について説明する。
図９は、第４の実施の形態にかかる３次元集積回路における半導体装置４００を示す。この半導体装置４００は、例えば３次元集積回路の最上層の半導体装置である。
図９に示すように、半導体装置４００において、ＴＳＶ６０は、第５の銅配線層ＬＣＵ５まで接続されている。また、第５の銅配線層ＬＣＵ５は、第４のビア層ＬＶ４、第３の銅配線層ＬＣＵ３、第３のビア層ＬＶ３、第２の銅配線層ＬＣＵ２、第２のビア層ＬＶ２、第１の銅配線層ＬＣＵ１、コンタクト層ＬＣを介して、半導体素子４０に接続されている。
黒く塗りつぶされた部分で示されるシールリング４１０は、コンタクト層ＬＣから第５の銅配線層ＬＣＵ５より１つ下の銅配線層（第４の銅配線層ＬＣＵ４）まで設けられている。
こうすることにより、シールリング４１０は、第５の銅配線層ＬＣＵ５から半導体素子４０までの配線の妨げにはならずに、各低比誘電率膜のクラックの発生と進行を抑制することができる。
なお、半導体装置４００では、シールリング４１０は、下方向には、コンタクト層ＬＣまで設けられているが、コンタクト層ＬＣに設けずに、第１の低比誘電率膜５１まで設けられるようにしてもよい。勿論、上方向においては、第４の銅配線層ＬＣＵ４に設けずに、第２の低比誘電率膜５３まで設けるようにしてもよい。
＜第５の実施の形態＞
シリコン基板に最も近い低比誘電率膜（第１の低比誘電率膜）から、シリコン基板から最も遠い低比誘電率膜（第２の低比誘電率膜）までシールリングを設ければ、低比誘電率膜のクラックの発生と進行を抑制できることは、上記にて説明した。シールリングを第１の低比誘電率膜より下のコンタクト層まで、すなわち拡散層の表面まで設け、拡散層と接続することにより、シールリングを基板と同電位にすることができる。そのため、近傍の半導体素子への給電に利用することができる。図９を参照して１例を説明する。
図１０は、第５の実施の形態にかかる３次元集積回路における半導体装置５００の断面図である。図１０において、第２の銅配線層ＬＣＵ２まで示し、第２の銅配線層ＬＣＵ２より上の層については、図示を省略する。
半導体装置５００において、黒く塗りつぶされた部分で示されるシールリング５１０は、拡散層ＬＤまで設けられている。
半導体素子４０は、例えば、Ｎ型のトランジスタであり、拡散層ＬＤは、Ｐ＋拡散層となる。半導体素子４０のドレイン電極とソース電極（ＧＮＤ）は、第１の銅配線層ＬＣＵ１に設けられており、コンタクト層ＬＣを介して半導体素子４０のドレイン端子とソース端子に夫々給電する。
この場合、第１の銅配線層ＬＣＵ１において、接続配線によりシールリング５１０と半導体素子４０のドレイン電極に接続することにより、半導体素子４０のソース端子に給電可能である。
＜第６の実施の形態＞
図１１に示す第６の実施の形態の半導体装置６００も、拡散層までシールリングを設け、半導体素子の給電に使用する例である。半導体装置６００においても、例として、半導体素子４０は、Ｎ型のトランジスタであり、拡散層ＬＤは、Ｐ＋拡散層となる。
ＴＳＶ６０は、ＴＳＶ電極パッド６２を介して図示しない外部のＧＮＤに接続されている。この場合、図示のように、第１の銅配線層ＬＣＵ１において、シールリング６１０と、半導体素子４０のドレイン電極と、ＴＳＶ６０のＴＳＶ電極６１とを接続配線により接続することにより、半導体素子４０のソース端子への給電が可能である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
１０ 半導体装置
２０ シリコン基板
３０ アルミ電極
４０ 半導体素子
５１ 第１の低比誘電率膜
５２ 低比誘電率膜
５３ 第２の低比誘電率膜
５４ 絶縁膜
６０ ＴＳＶ
６１ ＴＳＶ電極
６２ ＴＳＶ電極パッド
８０ ３次元集積回路
９０ パッケージ基板
１００ 半導体装置
１１０ シールリング
２００ 半導体装置
２１０ シールリング
３００ 半導体装置
３１０ シールリング
３３０ アルミ電極
３６０ ＴＳＶ
３６１ ＴＳＶ電極
３６２ ＴＳＶ電極パッド
４００ 半導体装置
４１０ シールリング
５００ 半導体装置
５１０ シールリング
６００ 半導体装置
６１０ シールリング
ＬＣ コンタクト層
ＬＤ 拡散層
ＬＣＵ１ 第１の銅配線層
ＬＣＵ２ 第２の銅配線層
ＬＣＵ３ 第３の銅配線層
ＬＣＵ４ 第４の銅配線層
ＬＣＵ５ 第５の銅配線層
ＬＶ１ 第１のビア層
ＬＶ２ 第２のビア層
ＬＶ３ 第３のビア層
ＬＶ４ 第４のビア層

Claims (4)

  1. シリコン基板と、
    前記シリコン基板を貫通するＴＳＶ（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ Ｖｉａ）とを備える半導体装置であって、
    前記シリコン基板に最も近い低比誘電率膜である第１の低比誘電率膜から、前記シリコン基板から最も遠い低比誘電率膜である第２の低比誘電率膜までシールリングが設けられており、
    前記シールリングは、前記シリコン基板を俯瞰する方向で見たときに、前記ＴＳＶの近傍において前記ＴＳＶを囲むように形成されており、
    前記シールリングは、前記第１の低比誘電率膜より下のコンタクト層まで設けられ、拡散層に接続されており、
    前記シールリングは、半導体素子の電極にさらに接続されており、
    前記拡散層から前記シールリングを介して前記半導体素子の電極に対して給電される、
    半導体装置。
  2. 前記シールリングは、前記第２の低比誘電率膜よりも上の層まで設けられている、
    請求項１に記載の半導体装置。
  3. 複数の前記ＴＳＶを備え、
    前記シールリングは、前記シリコン基板を俯瞰する方向で見たときに、前記複数のＴＳＶを囲むように形成されている、
    請求項１又は２に記載の半導体装置。
  4. 前記シールリングは、
    前記シリコン基板を俯瞰する方向で見たときに、四方形の４つの角を夫々４５度にカットして得た八角形を成す、
    請求項１から３のいずれか１項に記載の半導体装置。
JP2012272137A 2012-12-13 2012-12-13 半導体装置 Active JP6157100B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012272137A JP6157100B2 (ja) 2012-12-13 2012-12-13 半導体装置
US14/077,503 US9673153B2 (en) 2012-12-13 2013-11-12 Semiconductor device
CN201310685194.9A CN103872047B (zh) 2012-12-13 2013-12-13 半导体器件
US15/585,468 US10062655B2 (en) 2012-12-13 2017-05-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012272137A JP6157100B2 (ja) 2012-12-13 2012-12-13 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017111407A Division JP2017147475A (ja) 2017-06-06 2017-06-06 半導体装置

Publications (3)

Publication Number Publication Date
JP2014120504A JP2014120504A (ja) 2014-06-30
JP2014120504A5 JP2014120504A5 (ja) 2015-10-08
JP6157100B2 true JP6157100B2 (ja) 2017-07-05

Family

ID=50910421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012272137A Active JP6157100B2 (ja) 2012-12-13 2012-12-13 半導体装置

Country Status (3)

Country Link
US (2) US9673153B2 (ja)
JP (1) JP6157100B2 (ja)
CN (1) CN103872047B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336710B (zh) * 2014-07-10 2018-03-23 中芯国际集成电路制造(上海)有限公司 一种芯片的密封环
JP6519785B2 (ja) * 2015-05-11 2019-05-29 国立研究開発法人産業技術総合研究所 貫通電極及びその製造方法、並びに半導体装置及びその製造方法
CN108352321B (zh) 2015-10-28 2022-09-16 奥林巴斯株式会社 半导体装置
CN108155155B (zh) * 2016-12-02 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109830464A (zh) * 2019-02-15 2019-05-31 德淮半导体有限公司 半导体结构及其形成方法
US12014997B2 (en) 2021-07-01 2024-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy stacked structures surrounding TSVs and method forming the same
US20230187289A1 (en) * 2021-12-14 2023-06-15 Micron Technology, Inc. Semiconductor device and method of forming the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4502173B2 (ja) * 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2005142553A (ja) * 2003-10-15 2005-06-02 Toshiba Corp 半導体装置
US7049701B2 (en) * 2003-10-15 2006-05-23 Kabushiki Kaisha Toshiba Semiconductor device using insulating film of low dielectric constant as interlayer insulating film
JP4689244B2 (ja) * 2004-11-16 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
US7224069B2 (en) * 2005-07-25 2007-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structures extending from seal ring into active circuit area of integrated circuit chip
JP5021992B2 (ja) * 2005-09-29 2012-09-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2007115988A (ja) * 2005-10-21 2007-05-10 Renesas Technology Corp 半導体装置
JP5098647B2 (ja) 2005-12-27 2012-12-12 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP5329068B2 (ja) 2007-10-22 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置
JP2009123734A (ja) * 2007-11-12 2009-06-04 Renesas Technology Corp 半導体装置及びその製造方法
US8188578B2 (en) * 2008-05-29 2012-05-29 Mediatek Inc. Seal ring structure for integrated circuits
US8053902B2 (en) 2008-12-02 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure for protecting dielectric layers from degradation
US8749027B2 (en) * 2009-01-07 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Robust TSV structure
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8299583B2 (en) * 2009-03-05 2012-10-30 International Business Machines Corporation Two-sided semiconductor structure
US8169055B2 (en) 2009-03-18 2012-05-01 International Business Machines Corporation Chip guard ring including a through-substrate via
JP2011129722A (ja) 2009-12-17 2011-06-30 Panasonic Corp 半導体装置
JP2011176047A (ja) * 2010-02-23 2011-09-08 On Semiconductor Trading Ltd 半導体装置及びその製造方法
JP2011216753A (ja) 2010-04-01 2011-10-27 Panasonic Corp 半導体装置及びその製造方法
JP5300814B2 (ja) 2010-10-14 2013-09-25 ルネサスエレクトロニクス株式会社 半導体装置
JP5685060B2 (ja) * 2010-11-18 2015-03-18 ルネサスエレクトロニクス株式会社 半導体装置
JP2012256787A (ja) * 2011-06-10 2012-12-27 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2014120504A (ja) 2014-06-30
CN103872047A (zh) 2014-06-18
CN103872047B (zh) 2018-02-27
US9673153B2 (en) 2017-06-06
US20170236789A1 (en) 2017-08-17
US10062655B2 (en) 2018-08-28
US20140167286A1 (en) 2014-06-19

Similar Documents

Publication Publication Date Title
JP6157100B2 (ja) 半導体装置
KR101227872B1 (ko) 3ｄ ｉｃ를 위한 ｅｓｄ 보호 구조
CN103378034B (zh) 具有硅通孔内连线的半导体封装
US9087822B2 (en) Semiconductor device
JP2007184449A (ja) 半導体装置及びその製造方法
US9947627B2 (en) Guard ring structure and method for forming the same
EP2733736A2 (en) Method for electrically connecting wafers using butting contact struture and semiconductor device fabricated through the same
US20160172406A1 (en) Semiconductor device and solid-state imaging device
TW201801263A (zh) 扇出型晶圓級封裝結構
TWI596737B (zh) 靜電放電保護器件
US11450633B2 (en) Package structure of semiconductor device with improved bonding between the substrates
CN103579208A (zh) 三维集成电路及其制作方法
TWI520330B (zh) 半導體裝置
US9269645B1 (en) Fan-out wafer level package
JP2017147475A (ja) 半導体装置
US8350272B2 (en) Semiconductor device
JP5574639B2 (ja) 半導体装置およびその製造方法
JP6211855B2 (ja) 半導体装置
JP2014022485A (ja) 半導体装置及びその製造方法
JP2011066459A (ja) 半導体装置
JP5401056B2 (ja) 半導体装置
JP2014192295A (ja) 半導体装置
TWI587449B (zh) 半導體封裝結構及其製造方法
JP5920239B2 (ja) 半導体装置
JP2011199191A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150820

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170606

R150 Certificate of patent or registration of utility model

Ref document number: 6157100

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150