CN102222627B - 具有晶圆尺寸贴片的封装方法 - Google Patents
具有晶圆尺寸贴片的封装方法 Download PDFInfo
- Publication number
- CN102222627B CN102222627B CN 201010167016 CN201010167016A CN102222627B CN 102222627 B CN102222627 B CN 102222627B CN 201010167016 CN201010167016 CN 201010167016 CN 201010167016 A CN201010167016 A CN 201010167016A CN 102222627 B CN102222627 B CN 102222627B
- Authority
- CN
- China
- Prior art keywords
- paster
- wafer
- chip
- contact zone
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 33
- 239000011505 plaster Substances 0.000 title 1
- 210000003205 muscle Anatomy 0.000 claims description 39
- 239000004065 semiconductor Substances 0.000 claims description 35
- 238000012856 packing Methods 0.000 claims description 33
- 238000005538 encapsulation Methods 0.000 claims description 16
- 238000005520 cutting process Methods 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 238000000465 moulding Methods 0.000 claims description 7
- 238000003825 pressing Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 238000009825 accumulation Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 2
- 230000005855 radiation Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 17
- 238000000227 grinding Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 239000006185 dispersion Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Abstract
本发明公开了一种具有晶圆尺寸贴片的封装方法，其特点是，包括：一晶圆，所述晶圆具有晶圆顶部及晶圆底部，在所述晶圆顶部制作出数个芯片，并且在所述晶圆顶部的芯片之间设有凹槽区域，所述凹槽区域将数个芯片划分为各个芯片单元，每个芯片单元的表面设有芯片顶部接触区；一贴片，所述贴片设有与晶圆上的各个芯片单元对应的区域，在每个区域中，所述贴片具有多个贴片接触区及贴片连筋，所述贴片连筋设置在凹槽区域内；一塑封体塑封晶圆顶部、芯片及贴片，最后需对整个封装体进行晶圆底部研磨或切割露出芯片电极以及切割封装体。本发明简化了封装的工艺流程，减小了芯片的封装体积，降低了封装成本，提高了芯片的散热性能。
Description
技术领域
本发明涉及一种半导体封装方法，尤其涉及一种具有晶圆尺寸贴片的封装方法。
背景技术
半导体制作过程中，通常在一个晶圆上制作多个电路结构，然后切割晶圆，将晶圆划分各个芯片，再将各个芯片通过贴片焊接等封装工艺连接至基板上，用于各种产品的生产制作。
如中国专利公开号CN 1945805A中，披露了一种半导体封装方法，其包括以下步骤：首先，提供具有第一表面以及第二表面的线路基板。接着，在线路基板的第一表面上形成无溶剂型双阶热固性化合物。然后，将无溶剂型双阶热固性化合物部分固化，以于线路基板的第一表面上形成无溶剂型B阶粘着层。此后，利用B阶粘着层将芯片粘附到线路基板的第一表面上。之后，将芯片电连接到线路基板，然后形成密封材料以密封住芯片。该发明也提供一种能应用于上述封装方法的载体。
又如中国专利公开号CN1713362A中，公开了一种半导体封装构造及其制造方法。该半导体封装构造，主要包含一基板以及一半导体元件以及覆晶连接的方式设置在基板上。本发明的半导体封装构造包含一连接结构设置在半导体元件与基板之间并且仅沿着半导体元件底面的边缘延伸，用以将半导体元件固接在基板，其中该连接结构由一胶粘剂固化而形成。该连接结构具有固接及支撑功能，还能减少半导体元件与基板间的应力，使封装构造结构不至受到高应力影响而剥离。该半导体封装方法，将一半导体元件置于一基板上；将半导体元件以覆晶连接方式连接在基板；将一胶粘剂沿着半导体晶片封装构造底面边缘涂布，在半导体元件底面边缘与基板间形成至少一胶粘结构；以及固化该胶粘结构，藉此进一步将半导体元件固定在基板。
上述现有技术的封装首先在晶圆上切割得到半导体元件之后，再将各个半导体元件设置在基板上，通过引线引出半导体元件电极，然后塑封半导体元件。该封装一开始就对晶圆进行切割，然后进行半导体元件电极的连接及封装，其工序繁多，并且对各个半导体元件的单独封装使封装的体积增大，封装的成本增加；此外半导体元件的电极包覆在封装内，使得半导体元件的散热性能变差。
发明内容
本发明的目的是提供一种晶圆尺寸的贴片封装方法，该封装方法通过晶圆尺寸的贴片引出晶圆上各个芯片的顶部电极，然后对晶圆尺寸模压封装，接着通过晶圆底部研磨暴露出晶圆芯片的底部电极，最后进行切割，简化了封装的工艺流程，减小了芯片的封装体积，降低了封装成本；芯片的电极暴露在封装体外，提高了芯片的散热性能，此外，晶圆底部研磨降低了芯片的衬底电阻，贴片式的内部互联使芯片的性能更加稳定可靠。
为了达到上述目的，本发明的技术方案是：具有晶圆尺寸贴片的封装方法，其特点是，包括：
提供一晶圆，所述晶圆具有晶圆顶部及晶圆底部，在所述晶圆顶部形成数个芯片，并且在所述晶圆顶部的芯片之间设有与芯片对应的凹槽区域，每个芯片的表面设有数个芯片顶部电极接触区；
提供一贴片，所述贴片设有与晶圆上的各个芯片对应的区域，在每个区域中，所述贴片具有与所述芯片顶部电极接触区对应的数个贴片接触区，并且所述贴片还具有与贴片接触区连接的贴片连筋，所述贴片连筋向下成长方体凸条；
将贴片接触区与芯片顶部电极接触区连接，同时将贴片连筋设置在晶圆的凹槽区域内；
提供一塑封体塑封晶圆顶部、芯片及贴片。
上述的具有晶圆尺寸贴片的封装方法，其中，还包括减薄晶圆底部直到晶圆底面与设置在晶圆的凹槽区域内的贴片连筋底面在同一平面。
上述的具有晶圆尺寸贴片的封装方法，其中，还包括在晶圆底面制作底部电极接触区。
上述的具有晶圆尺寸贴片的封装方法，其中，还包括切割整个塑封晶圆，得到各个芯片的塑封体。
上述的具有晶圆尺寸贴片的封装方法，其中，至少一个顶部电极接触区成型分为若干个分区。
上述的具有晶圆尺寸贴片的封装方法，其中，至少一个贴片接触区成型分为若干个分区。
具有晶圆尺寸贴片的封装方法，其中，包括以下步骤：
步骤1：提供一晶圆，在晶圆上制作多个芯片，所述多个芯片具有数个顶部电极接触区及底部电极接触区；
步骤2：在晶圆上刻蚀多个凹槽区域；
步骤3：提供一贴片，所述贴片包括多个贴片接触区及与贴片接触区连接的多个贴片连筋，将贴片接触区与芯片电极接触区粘接，同时将贴片连筋设置在晶圆的凹槽区域内；
步骤4：塑封体模压封装晶圆顶部、芯片及贴片；
步骤5：对晶圆底部进行减薄，制作芯片底部接触区的电极；
步骤6：对塑封多个芯片的整个塑封体进行切割，得到各个芯片的塑封体。
上述的具有晶圆尺寸贴片的封装方法，其中，步骤5还包括以下步骤：
步骤5.1：在晶圆底部进行金属堆积；
步骤5.2：对晶圆底部进行掩膜刻蚀，从而保护晶圆底部露出的芯片电极。
上述的具有晶圆尺寸贴片的封装方法，其中，在步骤3中，所述贴片还包括贴片框架，所述贴片框架将贴片区分为与晶圆上的每个芯片相对应的各个区域。
上述的具有晶圆尺寸贴片的封装方法，其中，在步骤1中，还包括在每个芯片上电镀形成多个芯片顶部电极接触区。
上述的具有晶圆尺寸贴片的封装方法，其中，在步骤3中，所述多个贴片接触区与多个芯片电极接触区对应设置，多个贴片接触区通过导电粘接材料与其对应的多个芯片电极接触区粘接在一起，并通过贴片连筋延伸出芯片顶部接触区的电极。
上述的具有晶圆尺寸贴片的封装方法，其中，在步骤6中，减薄晶圆底部露出的芯片底部接触区的电极与贴片连筋的底面在同一平面上。
上述的具有晶圆尺寸贴片的封装方法，其中，所述的芯片为具有顶部接触区及底部接触区的功率半导体场效应晶体管，所述芯片的底部接触区的电极为漏极，所述芯片的顶部接触区的电极分别为源极及栅极，所述源极及栅极都通过贴片连筋延伸出来，从而使芯片的源极、栅极及漏极在同一平面上。
上述的具有晶圆尺寸贴片的封装方法，其中，所述凹槽区域将多个芯片划分为各个芯片单元。
本发明具有晶圆尺寸贴片的封装及其制作方法由于采用上述技术方案，使之与现有技术相比，具有以下优点和积极效果：
1、本发明由于首先在晶圆上对各个芯片进行贴片，然后进行封装及晶圆上各个芯片的分割，简化了工艺步骤，节省了封装材料，降低了封装成本。
2、本发明由于通过晶圆尺寸的贴片导电连接晶圆上各个芯片的顶部电极，并通过设置在晶圆凹槽内的贴片连筋引出芯片的顶部电极，使芯片的电极在芯片尺寸的面积上共面，减小了芯片封装的尺寸。
3、本发明由于最后通过切割或研磨晶圆底部的方式暴露芯片的电极，一方面，减小了晶圆衬底的厚度，降低了芯片的衬底电阻，另一方面由于芯片的电极暴露在封装体外，提高了芯片的散热性能。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1A为本发明晶圆结构的侧视图。
图1B为本发明晶圆结构的正面视图。
图2A为本发明贴片结构的上表面视图。
图2B为本发明贴片结构的下表面视图。
图3A为本发明中将贴片设置在晶圆顶部的上表面视图。
图3B为本发明中将贴片设置在晶圆顶部的侧视图。
图4为本发明塑封晶圆顶部的芯片及贴片的侧视图。
图5为本发明经晶圆底部研磨后的塑封体的侧视图。
图6为本发明经晶圆底部研磨后的塑封体下表面视图。
图7为本发明经切割后得到的单个芯片的封装结构上表面视图。
图8为本发明经切割后得到的单个芯片的封装结构下表面视图。
图9为本发明制作方法的流程图。
具体实施方式
本发明提供一种具有晶圆尺寸贴片的封装，包括一晶圆1、一贴片2及一塑封体3。
如图1A、1B所示分别为晶圆的侧视图及晶圆的顶部正视图，晶圆1具有晶圆顶部11及晶圆底部12。在晶圆顶部11制作出数个芯片111，并且晶圆顶部11的芯片111之间设有凹槽区域112，每一个芯片111对应一个凹槽区域112，相邻凹槽区域之间可相隔断，也可延伸连接。在一个优选的实施例中，凹槽区域112在芯片111之间的纵横两个方向将数个芯片111划分为各个芯片单元。在另一个优选的实施例中，凹槽区域112只设在一个方向(未在图中显示)。每个芯片的上表面设有数个芯片顶部电极接触区1111和1112。当顶部电极接触区面积较大时，还可将一个顶部电极接触区成型分为若干个分区，如图1A、1B所示的源极接触区1112。优选的芯片的底部可设有芯片底部电极，也可不设底部电极。在一个优选的实施例中，芯片111为具有顶部电极及底部电极的功率半导体场效应晶体管，即芯片顶部电极接触区1111为半导体场效应晶体管的栅极，芯片电极接触区1112为半导体场效应晶体管的源极。在另一个优选的实施例中，芯片111的所有电极都位于芯片的顶部。
如图2A及2B所示为一贴片2，贴片2包括贴片框架21、与贴片框架21连接的多个贴片接触区22及与贴片接触区连接的多个贴片连筋23。贴片框架21将贴片2区分为与晶圆上的每个芯片相对应的各个区域。如图2B所示，贴片连筋23成长方形凸条，并且贴片连筋23具有贴片连筋底平面231，该贴片连筋底平面231与贴片接触区所在的平面平行，并且每个贴片连筋23的贴片连筋底平面231在同一平面。当贴片接触区面积较大时，还可将一个贴片接触区成型分为若干个分区，每个分区可连接到同一贴片连筋，如图2A及2B所示。在每个区域中，如图3A及3B所示，多个贴片接触区22与多个芯片电极接触区1111、1112通过导电材料对应粘接设置，所用的导电材料如银浆、锡焊膏等。多个贴片连筋23与贴片电极接触区1111、1112对应连接，并且设置在凹槽区域112内。在一个优选的实施例中，贴片所需连接的芯片为具有顶部电极及底部电极的功率半导体场效应晶体管，芯片电极接触区1111为半导体场效应晶体管的栅极，芯片电极接触区1112为半导体场效应晶体管的源极。由于贴片连筋23与贴片电极接触区22连接，贴片电极接触区22与芯片的栅极及源极连接，因而贴片连筋23分别引出芯片的顶部接触区的栅极及源极，即芯片的栅极及源极暴露在与贴片连筋23底部的同一个平面上，并设置在凹槽区域112内。
如图4所示，一塑封体3塑封晶圆1顶部、芯片及贴片2，塑封体填充贴片2与芯片及晶圆顶部之间的空隙，并进行晶圆模压，从而形成晶圆尺寸的整个封装体。由于实际应用中需要得到单个封装芯片，还需对整个封装体进行晶圆底部研磨露出芯片电极以及封装体的切割，如图5、6、7及8所示，具体将在下述制作方法中详细描述。
本发明提供一种具有晶圆尺寸贴片封装的制作方法，请参见图1至图9所示，包括以下步骤：
提供一晶圆1，在晶圆1上制作多个芯片111，在一个优选实施例中，多个芯片111为具有顶部电极及底部电极的功率半导体场效应晶体管，芯片的底部电极为漏极，芯片的顶部电极分别为源极及栅极。首先在晶圆1上刻蚀多个凹槽区域112，每一个芯片111对应一个凹槽区域112。在一个优选的实施例中，所述凹槽区域112在芯片111之间的纵横两个方向延伸连接将多个芯片111划分为各个芯片。然后，在每个芯片的芯片顶部接触区上进行Ni/Au电镀，电镀出多个芯片电极接触区1111、1112，并将触区面积较大的顶部电极接触区成型分为若干个分区。当然也可以在刻蚀多个凹槽区域112之前就进行Ni/Au电镀，甚至晶圆1本身提供时就带有芯片电极接触区1111、1112而省略这一步骤。接着，在多个芯片电极接触区1111、1112上涂覆导电材料，如：银浆，焊锡膏等。然后提供一贴片2，贴片2包括贴片框架21、多个贴片接触区22及与贴片接触区22连接的多个贴片连筋23，贴片框架21方便贴片与芯片的对准，该贴片框架21将贴片区分为与晶圆上的每个芯片相对应的各个区域。反过来也可将导电材料预先涂覆或印制在贴片接触区22上。在各个区域内，将贴片接触区22与表面涂有导电材料的芯片电极接触区1111、1112粘接，同时将贴片连筋23成长方形凸条设置在凹槽区域112内。贴片连筋23的底平面与贴片接触区所在的平面平行。由于贴片连筋23与贴片接触区22导电连接，而贴片接触区22与芯片电极接触区1111、1112粘接，因此贴片连筋23将芯片的电极接触区1111、1112延伸至同一个平面并设置在凹槽区域112内。接着在晶圆顶部11塑封芯片及贴片，进行晶圆模压封装。塑封之后，对晶圆底部12进行减薄，例如研磨，或进行切割，直到晶圆底部12露出的芯片底部接触区的电极1113与贴片连筋23的底面在同一平面上。对晶圆底部的研磨或切割一方面露出了芯片底部的电极；另一方面得到了如0.15mm、0.1mm甚至更薄的芯片，因此减小了衬底电阻，从而获得更好的产品性能。在一个优选的实施例中，由于芯片为具有顶部接触区及底部接触区的功率半导体场效应晶体管，芯片的底部接触区的电极1113为漏极，而贴片连筋23的底面设有延伸出来的栅极及源极，因此，该芯片的源极、栅极及漏极在晶圆底部的同一个平面内。然后在在晶圆底部12进行金属堆积，并对晶圆底部进行掩膜刻蚀，从而保护晶圆底部露出的芯片底部接触区的电极。当进行封装的芯片所有电极都位于芯片的顶部时，制作芯片底部接触区的电极步骤可以省略。最后，对塑封多个芯片的整个塑封体进行切割，得到各个芯片的塑封体，每个芯片的塑封体底面分别设有源极、栅极及漏极，该电极可连接至基板，通过基板散热，增强了芯片的散热性能。
本发明具有晶圆尺寸贴片封装在晶圆上预留出沟槽区域用以区分各个芯片，通过晶圆尺寸的贴片进行互联，并将芯片的电极通过贴片延伸至沟槽内，先整体封装再进行单个芯片的封装切割，其简化了工艺流程，节省了封装材料，并且由于整个封装体内的各个芯片封装之间的空间更为紧密，从而减小了单个芯片封装的体积。
当然，必须认识到，上述介绍是有关本发明优选实施例的说明，只要不偏离随后所附权利要求所显示的精神和范围，本发明还存在着许多修改。
本发明决不是仅局限于上述说明或附图所显示的细节和方法。本发明能够拥有其它的实施例，并可采用多种方式予以实施。另外，大家还必须认识到，这里所使用的措辞和术语以及文摘只是为了实现介绍的目的，决不是仅仅局限于此。
正因为如此，本领域的技术人员将会理解，本发明所基于的观点可随时用来作为实施本发明的几种目标而设计其它结构、方法和系统。所以，至关重要的是，所附的权利要求将被视为包括了所有这些等价的建构，只要它们不偏离本发明的精神和范围。
Claims (14)
1.具有晶圆尺寸贴片的封装方法，其特征在于，包括：
提供一晶圆，所述晶圆具有晶圆顶部及晶圆底部，在所述晶圆顶部形成数个芯片，并且在所述晶圆顶部的芯片之间设有与芯片对应的凹槽区域，每个芯片的表面设有数个芯片顶部电极接触区；
提供一贴片，所述贴片设有与晶圆上的各个芯片对应的区域，在每个区域中，所述贴片具有与所述芯片顶部电极接触区对应的数个贴片接触区，并且所述贴片还具有与贴片接触区连接的贴片连筋，所述贴片连筋向下成长方体凸条；
将贴片接触区与芯片顶部电极接触区连接，同时将贴片连筋设置在晶圆的凹槽区域内；
芯片还具有底部电极接触区，贴片连筋将芯片的数个顶部电极接触区延伸至同一个平面并设置在凹槽区域内，从而使芯片的顶部电极接触区和底部电极接触区在同一平面上；
提供一塑封体塑封晶圆顶部、芯片及贴片。
2.如权利要求1所述的具有晶圆尺寸贴片的封装方法，其特征在于，还包括减薄晶圆底部直到晶圆底面与设置在晶圆的凹槽区域内的贴片连筋底面在同一平面。
3.如权利要求2所述的具有晶圆尺寸贴片的封装方法，其特征在于，还包括在晶圆底面制作底部电极接触区。
4.如权利要求2或3所述的具有晶圆尺寸贴片的封装方法，其特征在于，还包括切割整个塑封晶圆，得到各个芯片的塑封体。
5.如权利要求1所述的具有晶圆尺寸贴片的封装方法，其特征在于，至少一个顶部电极接触区成型分为若干个分区。
6.如权利要求1所述的具有晶圆尺寸贴片的封装方法，其特征在于，至少一个贴片接触区成型分为若干个分区。
7.具有晶圆尺寸贴片的封装方法，其特征在于，包括以下步骤：
步骤1：提供一晶圆，在晶圆上制作多个芯片，所述多个芯片具有数个顶部电极接触区及底部电极接触区；
步骤2：在晶圆上刻蚀多个凹槽区域；
步骤3：提供一贴片，所述贴片包括多个贴片接触区及与贴片接触区连接的多个贴片连筋，将贴片接触区与芯片顶部电极接触区粘接，同时将贴片连筋设置在晶圆的凹槽区域内；
步骤4：塑封体模压封装晶圆顶部、芯片及贴片；
步骤5：对晶圆底部进行减薄，制作芯片底部电极接触区的电极；
步骤6：对塑封多个芯片的整个塑封体进行切割，得到各个芯片的塑封体。
8.如权利要求7所述的具有晶圆尺寸贴片的封装方法，其特征在于，步骤5还包括以下步骤：
步骤5.1：在晶圆底部进行金属堆积；
步骤5.2：对晶圆底部进行掩膜刻蚀，从而保护晶圆底部露出的芯片电极。
9.如权利要求7所述的具有晶圆尺寸贴片的封装方法，其特征在于，在步骤3中，所述贴片还包括贴片框架，所述贴片框架将贴片区分为与晶圆上的每个芯片相对应的各个区域。
10.如权利要求7所述的具有晶圆尺寸贴片的封装方法，其特征在于，在步骤1中，还包括在每个芯片上电镀形成多个芯片顶部电极接触区。
11.如权利要求7所述的具有晶圆尺寸贴片的封装方法，其特征在于，在步骤3中，所述多个贴片接触区与多个芯片的顶部电极接触区对应设置，多个贴片接触区通过导电粘接材料与其对应的多个芯片的顶部电极接触区粘接在一起，并通过贴片连筋延伸出芯片顶部电极接触区的电极。
12.如权利要求7所述的具有晶圆尺寸贴片的封装方法，其特征在于，在步骤5中，减薄晶圆底部露出的芯片底部电极接触区的电极与贴片连筋的底面在同一平面上。
13.如权利要求1或7所述的具有晶圆尺寸贴片的封装方法，其特征在于，所述的芯片为具有顶部电极接触区及底部电极接触区的功率半导体场效应晶体管，所述芯片的底部电极接触区的电极为漏极，所述芯片的顶部电极接触区的电极分别为源极及栅极，所述源极及栅极都通过贴片连筋延伸出来，从而使芯片的源极、栅极及漏极在同一平面上。
14.如权利要求1或7所述的具有晶圆尺寸贴片的封装方法，其特征在于，所述凹槽区域将多个芯片划分为各个芯片单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010167016 CN102222627B (zh) | 2010-04-14 | 2010-04-14 | 具有晶圆尺寸贴片的封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010167016 CN102222627B (zh) | 2010-04-14 | 2010-04-14 | 具有晶圆尺寸贴片的封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102222627A CN102222627A (zh) | 2011-10-19 |
| CN102222627B true CN102222627B (zh) | 2013-11-06 |
Family
ID=44779142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010167016 Active CN102222627B (zh) | 2010-04-14 | 2010-04-14 | 具有晶圆尺寸贴片的封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102222627B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106207745B (zh) * | 2016-08-17 | 2018-11-27 | 青岛海信宽带多媒体技术有限公司 | 一种改善晶圆金属电镀电流导通率的方法及晶圆 |
| CN106711100A (zh) * | 2016-08-22 | 2017-05-24 | 杰群电子科技（东莞）有限公司 | 一种半导体封装结构及加工方法 |
| CN112331567A (zh) * | 2020-11-06 | 2021-02-05 | 苏州日月新半导体有限公司 | 芯片连体覆晶封装方法及产品 |
| CN115083903B (zh) * | 2022-07-21 | 2022-11-15 | 山东中清智能科技股份有限公司 | 一种晶圆的切割方法以及单芯片封装体 |
| CN115881681B (zh) * | 2023-02-23 | 2023-06-27 | 徐州致能半导体有限公司 | 一种电子器件、封装结构及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1166052A (zh) * | 1996-05-17 | 1997-11-26 | Lg半导体株式会社 | 引线框和片式半导体封装制造方法 |
| US6784020B2 (en) * | 2001-10-30 | 2004-08-31 | Asia Pacific Microsystems, Inc. | Package structure and method for making the same |
| CN1996581A (zh) * | 2006-01-06 | 2007-07-11 | 日月光半导体制造股份有限公司 | 芯片封装结构与其晶圆级封装形成方法 |
| US20080185671A1 (en) * | 2007-02-02 | 2008-08-07 | Siliconware Precision Inductries Co., Ltd. | Sensor semiconductor package and fabrication |
| CN101563756A (zh) * | 2005-06-09 | 2009-10-21 | 万国半导体股份有限公司 | 制造覆晶于半导体组件封装的晶圆级无凸块式方法 |
-
2010
- 2010-04-14 CN CN 201010167016 patent/CN102222627B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1166052A (zh) * | 1996-05-17 | 1997-11-26 | Lg半导体株式会社 | 引线框和片式半导体封装制造方法 |
| US6784020B2 (en) * | 2001-10-30 | 2004-08-31 | Asia Pacific Microsystems, Inc. | Package structure and method for making the same |
| CN101563756A (zh) * | 2005-06-09 | 2009-10-21 | 万国半导体股份有限公司 | 制造覆晶于半导体组件封装的晶圆级无凸块式方法 |
| CN1996581A (zh) * | 2006-01-06 | 2007-07-11 | 日月光半导体制造股份有限公司 | 芯片封装结构与其晶圆级封装形成方法 |
| US20080185671A1 (en) * | 2007-02-02 | 2008-08-07 | Siliconware Precision Inductries Co., Ltd. | Sensor semiconductor package and fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102222627A (zh) | 2011-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104517913B (zh) | 半导体装置及其制造方法 | |
| US8163601B2 (en) | Chip-exposed semiconductor device and its packaging method | |
| CN102714201B (zh) | 半导体封装和方法 | |
| US8236613B2 (en) | Wafer level chip scale package method using clip array | |
| US9640506B2 (en) | Method for manufacturing electronic devices | |
| CN102222627B (zh) | 具有晶圆尺寸贴片的封装方法 | |
| CN102237343A (zh) | 用连接片实现连接的半导体封装及其制造方法 | |
| CN104681525B (zh) | 一种多芯片叠层的封装结构及其封装方法 | |
| CN103608917A (zh) | 超薄功率晶体管和具有定制占位面积的同步降压变换器 | |
| CN102790513A (zh) | 电源模块和电源模块的封装方法 | |
| KR20150109284A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN103426837A (zh) | 半导体封装及形成半导体封装的方法 | |
| CN104851858A (zh) | 堆叠的电子封装件 | |
| CN102856468A (zh) | 发光二极管封装结构及其制造方法 | |
| TW200425456A (en) | Multi-chip package with electrical interconnection | |
| CN104022117A (zh) | 半导体装置及其制造方法 | |
| US7768104B2 (en) | Apparatus and method for series connection of two die or chips in single electronics package | |
| US20130285223A1 (en) | Method for manufacturing electronic devices | |
| CN103545283A (zh) | 具有多个引线框架的半导体封装及其形成方法 | |
| KR101474135B1 (ko) | 적층형 반도체 패키지 및 반도체다이 | |
| CN205319149U (zh) | 半导体封装体 | |
| CN102403236A (zh) | 芯片外露的半导体器件及其生产方法 | |
| CN102832190B (zh) | 一种倒装芯片的半导体器件及制造方法 | |
| CN103400826A (zh) | 半导体封装及其制造方法 | |
| US20180130778A1 (en) | High-frequency module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170714 Address after: Chongqing city Beibei district and high tech Industrial Park the road No. 5 of 407 Patentee after: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Address before: Bermuda Hamilton Church 2 Cola Lunden House Street Patentee before: ALPHA & OMEGA SEMICONDUCTOR, Ltd. Effective date of registration: 20170714 Address after: Bermuda Hamilton Church 2 Cola Lunden House Street Patentee after: ALPHA & OMEGA SEMICONDUCTOR, Ltd. Address before: The British West Indies Dakaiman Cayman Island KY1-1107 No. 122 Marie street P.O.709 mailbox Patentee before: Alpha and Omega Semiconductor (Cayman) Ltd. |
|
| TR01 | Transfer of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Packaging method possessing wafer dimension paster Effective date of registration: 20191210 Granted publication date: 20131106 Pledgee: Chongqing Branch of China Development Bank Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Registration number: Y2019500000007 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Granted publication date: 20131106 Pledgee: Chongqing Branch of China Development Bank Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Registration number: Y2019500000007 |