CN106711100A - 一种半导体封装结构及加工方法 - Google Patents

一种半导体封装结构及加工方法 Download PDF

Info

Publication number
CN106711100A
CN106711100A CN201610704492.1A CN201610704492A CN106711100A CN 106711100 A CN106711100 A CN 106711100A CN 201610704492 A CN201610704492 A CN 201610704492A CN 106711100 A CN106711100 A CN 106711100A
Authority
CN
China
Prior art keywords
chip
pcb
semiconductor package
electrode
tin cream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610704492.1A
Other languages
English (en)
Inventor
曹周
徐振杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN201610704492.1A priority Critical patent/CN106711100A/zh
Publication of CN106711100A publication Critical patent/CN106711100A/zh
Priority to PCT/CN2017/093871 priority patent/WO2018036319A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开一种半导体封装结构，包括芯片，所述芯片具有第一表面以及与所述第一表面相对的第二表面，所述第一表面以及所述第二表面均设置有电极，所述第一表面与所述电极对应的位置覆盖有锡膏，其余位置覆盖有塑封材料，所述锡膏以及所述塑封材料的外表面形成封装表面，所述第二表面直接连接电连接件。同时还公开了加工上述半导体封装结构的方法，设置引线框架与第二表面的漏极连接，并通过引线框架将漏极端引至与所述源极、所述栅极相同的平面，便于芯片焊接在PCB上。由于设置所述源极以及所述栅极的第一表面与框架折边上的漏极距离较近，在芯片与框架折边之间设置绝缘材料能够有效的防止电压击穿造成短路。

Description

一种半导体封装结构及加工方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体封装结构，以及该半导体封装结构的加工方法。
背景技术
随着无线通信技术的发展，无线通信系统的复杂度迅速增加，多种移动通讯网络并存，例如现在广泛应用的2G、3G和4G移动通讯网络。另外，人们也希望移动终端功能增加的同时越来越薄或越来越小。因此，这些需求对移动终端内部集成电路的性能和集成度要求越来越高，工作速率和功耗也越来越大，对封装结构的要求也更高，尤其是对封装散热要求更加严苛。
为了实现集成电路芯片内焊垫与外部之间的电气连接，以及为集成电路芯片提供一个稳定可靠的工作环境，集成电路封装是必不可少的一个环节。集成电路封装质量的好坏，对集成电路总体的性能优劣关系很大。在现有技术中通常为将芯片整体进行封装的结构，该结构使得芯片完全被环氧树脂密封，由于环氧树脂的导热性能不佳，造成了芯片的散热能力难以保证，制约了半导体器件的发展。另外现有技术中的半导体器件的电极分别位于芯片的两侧，或位于不同的水平面上，在芯片与PCB进行组装的过程中需要设计相应结构的PCB以适应芯片的安装，上述情况会造成安装程序变得复杂，成本增加。
发明内容
本发明的一个目的在于：提供一种半导体封装结构，用于解决芯片封装散 热问题。
本发明的另一个目的在于：提供一种半导体封装结构，其可以解决芯片电极位于不同平面影响安装的问题。
本发明的再一个目的在于：提供一种芯片加工方法，用于加工上述芯片。
为达此目的，本发明采用以下技术方案：
一方面，提供一种半导体封装结构，包括芯片，所述芯片具有第一表面以及与所述第一表面相对的第二表面，所述第一表面以及所述第二表面均设置有电极，所述第一表面与所述电极对应的位置覆盖有锡膏，其余位置覆盖有塑封材料，所述锡膏以及所述塑封材料的外表面形成封装表面，所述第二表面直接连接电连接件。
作为所述的半导体封装结构的一种优选的技术方案，所述第一表面上覆盖的所述塑封材料与所述锡膏的厚度相同。
作为所述的半导体封装结构的一种优选的技术方案，所述芯片通过导电结合材与所述电连接件固定连接。
作为所述的半导体封装结构的一种优选的技术方案，所述第一表面设置的电极为源极和栅极，所述第二表面设置的电极为漏极。
作为所述的半导体封装结构的一种优选的技术方案，所述电连接件为引线框架，所述引线框架包括与所述芯片连接的框架本体，以及于所述芯片一侧向所述芯片方向翻折的框架折边，所述框架折边具有与所述封装表面位于同一平面的折边端面，所述框架折边与所述芯片之间设置有绝缘材料。
作为所述的半导体封装结构的一种优选的技术方案，所述电连接件为PCB，所述PCB包括与所述芯片连接的PCB本体，以及于所述芯片一侧向所述芯片方向延伸的PCB凸台，所述PCB凸台具有与所述封装表面位于同一平面的凸台表 面。
作为所述的半导体封装结构的一种优选的技术方案，所述PCB中设置有用于导电的导电铜箔，所述导电铜箔由所述PCB本体延伸至所述PCB凸台，并外露于所述凸台表面。
作为所述的半导体封装结构的一种优选的技术方案，所述PCB具有与用于安装所述芯片的上表面以及与所述上表面相对的下表面，所述上表面与所述下表面之间设置有导热铜箔以及用于散热的散热通孔。
另一方面，提供一种如上所述的半导体封装结构的加工方法，对芯片进行单面树脂封装，并在封装面电极对应的位置印刷锡膏，使所述锡膏与封装树脂共同构成封装表面，非封装表面焊接于电连接件上。
作为所述的半导体封装结构及加工方法的优选技术方案，具体包括以下步骤：
步骤S1、电极加工，在晶圆第一表面制作源极以及栅极，与所述第一表面相对的第二表面制作漏极；
步骤S2、印刷锡膏，在所述源极以及所述栅极的位置印刷锡膏，并通过回流焊使锡膏融化粘附于晶圆表面；
步骤S3、树脂封装，采用树脂材料对所述第一表面进行表面封装，使所述树脂材料覆盖整个第一表面并覆盖所述锡膏；
步骤S4、研磨，对完成所述树脂封装的第一表面进行研磨，使所述锡膏露出；
步骤S5、切割，将所述晶圆进行切割，形成若干芯片
步骤S6、焊接，将所述芯片的所述第二表面焊接在所述电连接件上；
步骤S7、绝缘处理，对所述第二表面以外的所述芯片的其余表面与所述电 连接件之间进行绝缘处理。
本发明的有益效果为：设置引线框架与第二表面的漏极连接，并通过引线框架将漏极端引至与所述源极、所述栅极相同的平面，便于芯片焊接在PCB上。由于设置所述源极以及所述栅极的第一表面与框架折边上的漏极距离较近，在芯片与框架折边之间设置绝缘材料能够有效的防止电压击穿造成短路。
附图说明
下面根据附图和实施例对本发明作进一步详细说明。
图1为实施例一所述半导体封装结构示意图。
图2为图1中A-A剖视图。
图3为实施例一、二所述晶圆结构示意图。
图4为图3中Ⅰ处放大图。
图5为图4中B-B剖视图。
图6为实施例一、二所述在晶圆上印刷锡膏后结构示意图。
图7为图6中C-C剖视图。
图8为实施例一、二所述树脂封装后芯片结构示意图。
图9为图8中D-D剖视图。
图10为实施例一、二所述芯片研磨后结构示意图。
图11为实施例一所述芯片安装在引线框架上结构示意图。
图12为实施例一所述芯片安装在引线框架上剖视图。
图13为实施例一所述在框架折边与所述芯片之间设置绝缘材料后结构示意图。
图14为为实施例一所述在框架折边与所述芯片之间设置绝缘材料后截面 图。
图15为实施例二所述半导体封装结构示意图。
图16为图15中E-E剖视图。
图17为实施例二所述芯片安装在PCB上结构示意图。
图18为实施例二所述芯片安装在PCB上剖视图。
图中：
1、芯片；11、源极；12、栅极；2、锡膏；3、塑封材料；4、引线框架；41、框架本体；42、框架折边；43、折边端面；5、绝缘材料；6、导电结合材；7、晶圆；8、PCB；81、PCB本体；82、PCB凸台；83、凸台表面；84、导电铜箔。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
实施例一：
如图1～14所示，于本实施例中，本发明所述的一种半导体封装结构，包括芯片1，所述芯片1具有第一表面以及与所述第一表面相对的第二表面，所述第一表面以及所述第二表面均设置有电极，所述第一表面与所述电极对应的位置覆盖有锡膏2，其余位置覆盖有塑封材料3，所述锡膏2以及所述塑封材料3的外表面形成封装表面，所述第二表面直接连接电连接件。
本实施例中所述第一表面设置的电极为源极11和栅极12，所述第二表面设置的电极为漏极。覆盖在所述源极11与所述栅极12上的锡膏2的厚度与用于封装所述芯片1其余表面的塑封材料3的厚度相同。
具体的，所述电连接件为引线框架4，所述引线框架4包括与所述芯片1连 接的框架本体41，以及于所述芯片1一侧向所述芯片1方向翻折的框架折边42，所述框架折边42具有与所述封装表面位于同一平面的折边端面43，所述框架折边42与所述芯片1之间设置有绝缘材料5。所述芯片1通过导电结合材6与所述引线框架4固定连接。
在所述芯片1的第一表面对应电极的位置设置锡膏2用于保证电极的电连接性能，在第一表面的其余位置采用塑封材料3封装可以对锡膏2进行固定，防止锡膏2溢出，并且对芯片1的其余位置进行保护。
设置引线框架4与第二表面的漏极连接，并通过引线框架4将漏极端引至与所述源极11、所述栅极12相同的平面，便于芯片1焊接在PCB8上。由于设置所述源极11以及所述栅极12的第一表面与框架折边42上的漏极距离较近，在芯片1与框架折边42之间设置绝缘材料5能够有效的防止电压击穿造成短路。
本实施例中所述的半导体封装结构的加工方法，为对芯片1进行单面树脂封装，并在封装面电极对应的位置印刷锡膏2，使所述锡膏2与封装树脂共同构成封装表面，非封装表面焊接于引线框架4上。
具体包括以下步骤：
步骤S1、电极加工，在晶圆7第一表面制作源极11以及栅极12，与所述第一表面相对的第二表面制作漏极；
步骤S2、印刷锡膏2，在所述源极11以及所述栅极12的位置印刷锡膏2，并通过回流焊使锡膏2融化粘附于晶圆7表面；
步骤S3、树脂封装，采用树脂材料对所述第一表面进行表面封装，使所述树脂材料覆盖整个第一表面并覆盖所述锡膏2；
步骤S4、研磨，对完成所述树脂封装的第一表面进行研磨，使所述锡膏2露出；
步骤S5、切割，将所述晶圆7进行切割，形成若干芯片1
步骤S6、焊接，将所述芯片1的所述第二表面焊接在所述引线框架4上；
步骤S7、绝缘处理，对所述第二表面以外的所述芯片1的其余表面与所述引线框架4之间进行绝缘处理。
实施例二：
如图3～10、15～18所示，于本实施例中，本发明所述的一种半导体封装结构，包括芯片1，所述芯片1具有第一表面以及与所述第一表面相对的第二表面，所述第一表面以及所述第二表面均设置有电极，所述第一表面与所述电极对应的位置覆盖有锡膏2，其余位置覆盖有塑封材料3，所述锡膏2以及所述塑封材料3的外表面形成封装表面，所述第二表面直接连接电连接件。
所述第一表面上覆盖的所述塑封材料3与所述锡膏2的厚度相同。所述芯片1通过导电结合材6与所述电连接件固定连接。所述第一表面设置的电极为源极11和栅极12，所述第二表面设置的电极为漏极。
本实施例与实施例一的主要区别在于，本实施例所述的电连接件为PCB8，所述PCB8包括与所述芯片1连接的PCB本体81，以及于所述芯片1一侧向所述芯片1方向延伸的PCB凸台82，所述PCB凸台82具有与所述封装表面位于同一平面的凸台表面83。
所述PCB8中设置有用于导电的导电铜箔84，所述导电铜箔84由所述PCB本体81延伸至所述PCB凸台82，并外露于所述凸台表面83。所述PCB8具有与用于安装所述芯片1的上表面以及与所述上表面相对的下表面，所述上表面与所述下表面之间设置有导热铜箔以及用于散热的散热通孔。
通过PCB8上的铜箔将漏极连接至PCB8的凸台表面83，使芯片1的源极11、 栅极12以及漏极位于同一表面，便于芯片1的后期安装。PCB8中的铜箔具有良好的导热性能，能够将芯片1工作过程中的热量快速传导，延长其使用寿命。在PCB8上增加通孔，可以加大散热面积，提高散热性能。
一种如上所述的半导体封装结构的加工方法，具体包括以下步骤：
步骤S1、电极加工，在晶圆7第一表面制作源极11以及栅极12，与所述第一表面相对的第二表面制作漏极；
步骤S2、印刷锡膏2，在所述源极11以及所述栅极12的位置印刷锡膏2，并通过回流焊使锡膏2融化粘附于晶圆7表面；
步骤S3、树脂封装，采用树脂材料对所述第一表面进行表面封装，使所述树脂材料覆盖整个第一表面并覆盖所述锡膏2；
步骤S4、研磨，对完成所述树脂封装的第一表面进行研磨，使所述锡膏2露出；
步骤S5、切割，将所述晶圆7进行切割，形成若干芯片1
步骤S6、焊接，将所述芯片1的所述第二表面焊接在所述PCB8上。
于本文的描述中，需要理解的是，术语“第一”、“第二”仅用于在描述上加以区分，不具有特殊含义。
需要声明的是，上述具体实施方式仅仅为本发明的较佳实施例及所运用技术原理，在本发明所公开的技术范围内，任何熟悉本技术领域的技术人员所容易想到的变化或替换，都应涵盖在本发明的保护范围内。
以上通过具体的实施例对本发明进行了说明，但本发明并不限于这些具体的实施例。本领域技术人员应该明白，还可以对本发明做各种修改、等同替换、变化等等。但是，这些变换只要未背离本发明的精神，都应在本发明的保护范围之内。另外，本申请说明书和权利要求书所使用的一些术语并不是限制，仅 仅是为了便于描述。此外，以上多处所述的“一个实施例”、“另一个实施例”等表示不同的实施例，当然也可以将其全部或部分结合在一个实施例中。

Claims (10)

1.一种半导体封装结构，其特征在于,包括芯片，所述芯片具有第一表面以及与所述第一表面相对的第二表面，所述第一表面以及所述第二表面均设置有电极，所述第一表面与所述电极对应的位置覆盖有锡膏，其余位置覆盖有塑封材料，所述锡膏以及所述塑封材料的外表面形成封装表面，所述第二表面直接连接电连接件。
2.根据权利要求1所述的半导体封装结构，其特征在于，所述第一表面上覆盖的所述塑封材料与所述锡膏的厚度相同。
3.根据权利要求1所述的半导体封装结构，其特征在于，所述芯片通过导电结合材与所述电连接件固定连接。
4.根据权利要求3所述的半导体封装结构，其特征在于，所述第一表面设置的电极为源极和栅极，所述第二表面设置的电极为漏极。
5.根据权利要求1至4中任一项所述的半导体封装结构，其特征在于，所述电连接件为引线框架，所述引线框架包括与所述芯片连接的框架本体，以及于所述芯片一侧向所述芯片方向翻折的框架折边，所述框架折边具有与所述封装表面位于同一平面的折边端面，所述框架折边与所述芯片之间设置有绝缘材料。
6.根据权利要求1至4中任一项所述的半导体封装结构，其特征在于，所述电连接件为PCB，所述PCB包括与所述芯片连接的PCB本体，以及于所述芯片一侧向所述芯片方向延伸的PCB凸台，所述PCB凸台具有与所述封装表面位于同一平面的凸台表面。
7.根据权利要求6所述的半导体封装结构，其特征在于，所述PCB中设置有用于导电的导电铜箔，所述导电铜箔由所述PCB本体延伸至所述PCB凸台，并外露于所述凸台表面。
8.根据权利要求7所述的半导体封装结构，其特征在于，所述PCB具有与用于安装所述芯片的上表面以及与所述上表面相对的下表面，所述上表面与所述下表面之间设置有导热铜箔以及用于散热的散热通孔。
9.一种权利要求1至8中任一项所述的半导体封装结构的加工方法，其特征在于，对芯片进行单面树脂封装，并在封装面电极对应的位置印刷锡膏，使所述锡膏与封装树脂共同构成封装表面，非封装表面焊接于电连接件上。
10.根据权利要求9所述的半导体封装结构及加工方法，其特征在于，具体包括以下步骤：
步骤S1、电极加工，在晶圆第一表面制作源极以及栅极，与所述第一表面相对的第二表面制作漏极；
步骤S2、印刷锡膏，在所述源极以及所述栅极的位置印刷锡膏，并通过回流焊使锡膏融化粘附于晶圆表面；
步骤S3、树脂封装，采用树脂材料对所述第一表面进行表面封装，使所述树脂材料覆盖整个第一表面并覆盖所述锡膏；
步骤S4、研磨，对完成所述树脂封装的第一表面进行研磨，使所述锡膏露出；
步骤S5、切割，将所述晶圆进行切割，形成若干芯片
步骤S6、焊接，将所述芯片的所述第二表面焊接在所述电连接件上；
步骤S7、绝缘处理，对所述第二表面以外的所述芯片的其余表面与所述电连接件之间进行绝缘处理。
CN201610704492.1A 2016-08-22 2016-08-22 一种半导体封装结构及加工方法 Pending CN106711100A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610704492.1A CN106711100A (zh) 2016-08-22 2016-08-22 一种半导体封装结构及加工方法
PCT/CN2017/093871 WO2018036319A1 (zh) 2016-08-22 2017-07-21 半导体封装结构及加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610704492.1A CN106711100A (zh) 2016-08-22 2016-08-22 一种半导体封装结构及加工方法

Publications (1)

Publication Number Publication Date
CN106711100A true CN106711100A (zh) 2017-05-24

Family

ID=58940226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610704492.1A Pending CN106711100A (zh) 2016-08-22 2016-08-22 一种半导体封装结构及加工方法

Country Status (2)

Country Link
CN (1) CN106711100A (zh)
WO (1) WO2018036319A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018036319A1 (zh) * 2016-08-22 2018-03-01 杰群电子科技（东莞）有限公司 半导体封装结构及加工方法
CN110310931A (zh) * 2019-07-15 2019-10-08 深圳市泛宜微电子技术有限公司 一种芯片及封装元件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107164A (en) * 1998-08-18 2000-08-22 Oki Electric Industry Co., Ltd. Using grooves as alignment marks when dicing an encapsulated semiconductor wafer
US20020177295A1 (en) * 1999-06-10 2002-11-28 Nec Corporation Bump transfer plate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
CN102222627A (zh) * 2010-04-14 2011-10-19 万国半导体(开曼)股份有限公司 具有晶圆尺寸贴片的封装方法
CN103208430A (zh) * 2012-01-17 2013-07-17 万国半导体股份有限公司 利用热压焊球在晶圆级塑封工艺中实现超薄芯片的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US7524701B2 (en) * 2005-04-20 2009-04-28 International Rectifier Corporation Chip-scale package
CN203456501U (zh) * 2013-08-21 2014-02-26 深圳市凯信光电有限公司 一种基于led晶片结构的cob封装结构
CN106711100A (zh) * 2016-08-22 2017-05-24 杰群电子科技（东莞）有限公司 一种半导体封装结构及加工方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107164A (en) * 1998-08-18 2000-08-22 Oki Electric Industry Co., Ltd. Using grooves as alignment marks when dicing an encapsulated semiconductor wafer
US20020177295A1 (en) * 1999-06-10 2002-11-28 Nec Corporation Bump transfer plate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
CN102222627A (zh) * 2010-04-14 2011-10-19 万国半导体(开曼)股份有限公司 具有晶圆尺寸贴片的封装方法
CN103208430A (zh) * 2012-01-17 2013-07-17 万国半导体股份有限公司 利用热压焊球在晶圆级塑封工艺中实现超薄芯片的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018036319A1 (zh) * 2016-08-22 2018-03-01 杰群电子科技（东莞）有限公司 半导体封装结构及加工方法
CN110310931A (zh) * 2019-07-15 2019-10-08 深圳市泛宜微电子技术有限公司 一种芯片及封装元件

Also Published As

Publication number Publication date
WO2018036319A1 (zh) 2018-03-01

Similar Documents

Publication Publication Date Title
CN102347306B (zh) 具有凹洞板互连的半导体封装
US8669650B2 (en) Flip chip semiconductor device
US8436429B2 (en) Stacked power semiconductor device using dual lead frame and manufacturing method
CN102237343B (zh) 用连接片实现连接的半导体封装及其制造方法
CN104303299B (zh) 半导体装置的制造方法及半导体装置
CN104733413A (zh) 一种mosfet封装结构
CN105789154A (zh) 一种倒装芯片模组
CN101443895B (zh) 具有金属化源极、栅极与漏极接触区域的半导体芯片的封装
CN206116387U (zh) 一种大电流功率半导体器件的封装结构
CN103762185B (zh) 半导体叠层封装方法
CN102315135B (zh) 芯片封装及其制作工艺
US9437587B2 (en) Flip chip semiconductor device
CN106711100A (zh) 一种半导体封装结构及加工方法
CN103201829B (zh) 电路装置及其制造方法
CN207705191U (zh) 一种氮化镓器件及氮化镓封装结构
CN113838821A (zh) 一种用于SiC平面封装结构的散热件及其制备方法
JP2003289129A (ja) 半導体装置
CN206163478U (zh) 集成电路封装体
CN102403236A (zh) 芯片外露的半导体器件及其生产方法
CN105226040B (zh) 一种硅基模块的封装结构及其封装方法
CN204927275U (zh) 一种低成本的硅基模块的封装结构
CN208256642U (zh) 一种半导体器件及集成半导体器件
CN204464263U (zh) 一种模块化的mosfet封装结构
US20160351487A1 (en) Semiconductor device and production method therefor
US20080006937A1 (en) Solderability Improvement Method for Leaded Semiconductor Package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170524