CN103208430A - 利用热压焊球在晶圆级塑封工艺中实现超薄芯片的方法 - Google Patents

利用热压焊球在晶圆级塑封工艺中实现超薄芯片的方法 Download PDF

Info

Publication number
CN103208430A
CN103208430A CN2012100269663A CN201210026966A CN103208430A CN 103208430 A CN103208430 A CN 103208430A CN 2012100269663 A CN2012100269663 A CN 2012100269663A CN 201210026966 A CN201210026966 A CN 201210026966A CN 103208430 A CN103208430 A CN 103208430A
Authority
CN
China
Prior art keywords
wafer
soldered ball
face
chip
soldered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100269663A
Other languages
English (en)
Other versions
CN103208430B (zh
Inventor
鲁军
牛志强
何约瑟
黄平
龚玉平
薛彦迅
张晓天
鲁明联
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Priority to CN201210026966.3A priority Critical patent/CN103208430B/zh
Publication of CN103208430A publication Critical patent/CN103208430A/zh
Application granted granted Critical
Publication of CN103208430B publication Critical patent/CN103208430B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

本发明一般涉及一种超薄芯片的制备方法，更确切的说，本发明旨在提供一种利用热压焊球技术以在晶圆级塑封工艺中实现超薄芯片的方法。本发明首先在晶圆上进行植球，将焊球植于设置在芯片正面的金属衬垫上，并对晶圆进行加热，将焊球软化；之后利用一个热压板同时于所有焊球的顶端进行施压，在焊球的顶端形成一个平面化的顶面；再进行晶圆级的塑封工艺，形成覆盖在晶圆的正面的一层塑封层，其中，任意一个焊球的的顶面均暴露于该塑封层之外；最后再减薄晶圆的厚度以获得超薄芯片。

Description

利用热压焊球在晶圆级塑封工艺中实现超薄芯片的方法
技术领域
本发明一般涉及一种超薄芯片的制备方法，更确切的说，本发明旨在提供一种利用热压焊球技术以在晶圆级塑封工艺中实现超薄芯片的方法。
背景技术
晶圆级封装(Wafer Level Packaging，WLP)是IC封装方式的一种，是整片晶圆生产完成后，直接在晶圆上进行封装测试，之后才切割制成单颗IC，而封装之后的芯片尺寸几乎等同于原晶粒的大小，因此也称为芯片尺寸晶圆级封装。WLP具有较小封装尺寸与较佳的电性能等优势，所以较为容易实施组装制程和降低整体生产成本。此外，WLP集成了晶圆制造、芯片封装和测试，这简化了晶圆代工到产品出货的制造过程。
专利号为US6107164的美国专利公开了一种晶圆级封装的半导体器件及半导体器件的制造方法，其制作流程参见本申请附图1A-1D，这种方法是制作晶圆级封装体的一个典型例子。晶圆10所包含的晶片原本设置有焊垫2，其中，凸点电极4通过铜互连线3与焊垫2连接，如图1A所示。带有凸点电极4的晶圆10的表面首先要覆盖一层树脂23，如图1B所示，必须说明的是，在该发明中初始状态的树脂23是完全将凸点电极4包封起来的；再参见图1C所示，之后对树脂23进行研磨抛光直至将凸点电极4从树脂23中暴露出来。此过程中，凸点电极4的顶端同时被研磨掉一部分，所以树脂23的厚度和凸点电极4的高度均有较大幅度的消减。如1D所示，然后再对晶圆10进行背部研磨以及在暴露的凸点电极4上植球。
其缺陷是，树脂23和凸点电极4进行研磨的工艺过程中，凸点电极4的研磨容易造成各种工艺缺陷，磨轮24对金属材质(例如锡)的凸点电极4进行研磨时，凸点电极4的碎屑很容易粘连到磨轮24上，容易造成磨轮24粘附污染物并导致研磨无法继续。一个严重的后果是，针对所有的凸点电极4所露出树脂23的表面面积而言，单个凸点电极4的表面面积与其他凸点电极4的表面面积的一致性的控制变得非常困难。此外，还带来诸多其他难以克服的问题，例如浪费昂贵的塑封材料和工艺时间，额外增加了加工成本等。
发明内容
正是鉴于上述问题，本发明提出了一种利用热压焊球在晶圆级塑封工艺中实现超薄芯片的方法，主要包括以下步骤：
于一晶圆所包含的芯片上进行植球，将多个焊球相对应的植于设置在芯片正面的多个金属衬垫上；
对晶圆进行加热，将所述焊球软化；
利用一水平无倾斜的热压板同时于所有焊球的顶端进行施压，用于在任意一个焊球的顶端形成一个平面化的顶面，以保障所有焊球的顶面均位于同一水平面；
进行晶圆级的塑封工艺，形成覆盖在所述晶圆的正面并围绕在所述焊球的侧壁周围的一层塑封层，并且，任意一个焊球的的顶面均暴露于所述塑封层之外；
于所述晶圆的背面进行研磨，以减薄晶圆的厚度；
对所述晶圆和塑封层进行切割，其中，晶圆被切割后形成多颗从晶圆上分离的芯片，塑封层被切割后形成覆盖在所述芯片正面的塑封体，并且任意一个植于芯片正面的金属衬垫上的焊球的顶面均暴露于该塑封体之外。
上述的方法，在对晶圆进行加热过程中，所加热的温度低于焊球的熔点。
上述的方法，在对晶圆进行加热过程中，所加热的温度低于焊球的熔点10℃至50℃。
上述的方法，在对晶圆进行加热过程中，所加热的温度为150℃至250℃。
上述的方法，在对所述焊球顶端进行施压之前，还包括对所述热压板进行加热的步骤。
上述的方法，所述热压板为不锈钢板或铜板或陶瓷板或大理石板或金属镀特氟龙板。
上述的方法，所述热压板在对焊球顶端进行施压的过程中，热压板由上至下的移动速度为0.01mm/min至2mm/min。
上述的方法，所述热压板在对焊球顶端进行施压的过程中，热压板由上至下的移动速度为0.2mm/min。
上述的方法，完成晶圆级的塑封工艺之后，任意一个焊球的顶面均与塑封层的顶面位于同一平面。
上述的方法，完成晶圆级的塑封工艺之后，还包括在塑封层的顶面和焊球的顶面进行研磨的步骤，以进一步使焊球的顶面保持与塑封层的顶面位于同一平面。
上述的方法，完成对晶圆的背面进行研磨之后，还包括在减薄后的晶圆的背面进行离子注入的步骤；以及
在减薄后的晶圆的背面沉积覆盖一层金属层的步骤，并且在对晶圆和塑封层进行切割的过程中，所述金属层同时被切割成位于芯片背面的底部金属层。
上述的方法，在晶圆级的塑封工艺过程中，利用一平铺的热释膜同时覆盖在所有的焊球的顶面上，并且热释膜与所有的焊球进行挤压从而使得任意一个焊球的顶面均与热释膜保持紧密接触；
之后在热释膜与晶圆的正面之间填充塑封材料，从而形成所述塑封层；以及
完成塑封工艺之后，将所述热释膜从塑封层的顶面及焊球的顶面剥离。
上述的方法，设置在芯片正面的多个金属衬垫中包括面积大小不同的金属衬垫，面积较大的金属衬底上所植的焊球的体积大于面积较小的金属衬底上所植的焊球的体积。
上述的方法，设置在芯片正面的多个金属衬垫中包括面积大小不同的金属衬垫，面积较大的金属衬底上所植的焊球的数量多于面积较小的金属衬底上所植的焊球的数量。
上述的方法，其中，设置在芯片正面的多个金属衬垫中，一个金属衬垫上相对应的植一个焊球，并且任意一个金属衬底上所植的焊球的尺寸与另一个金属衬垫上所植的焊球的尺寸相同。
上述的方法，所述芯片为MOSFET。
本领域的技术人员阅读以下较佳实施例的详细说明，并参照附图之后，本发明的这些和其他方面的优势无疑将显而易见。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1A-1D是背景技术中晶圆级封装的半导体器件的制造方法的流程示意图。
图2A-2J是本发明所提供的晶圆级封装的方法的流程示意图。
图3A-3B是实施例一中晶圆级封装的方法的流程示意图。
图4A-4C是实施例二中晶圆级封装的方法的流程示意图。
图5A-5B是实施例三中晶圆级封装的方法的流程示意图。
具体实施方式
参见图2A，晶圆100通常包含有大量铸造连接在一起的芯片，并以切割线(Scribeline)界定相邻的芯片之间的边界，最终可以沿着切割线将芯片从晶圆100上切割分离，由于这些技术特征已经为本领域的技术人员所熟知，所以本发明不再在图2A中特意对芯片进行额外标记。参见图2B所示，先在晶圆100的正面进行植球，具体而言，是在晶圆100所包含的芯片上进行植球(Solder Ball attach)，将多个焊球相对应的植于设置在芯片正面的多个金属衬垫(Pad)上，金属衬垫通常作为芯片的电极或与外界进行信号传输的端子。值得一提的是，本发明仅以焊球为例进行一般性阐释，所以这里所提及的焊球并不局限于严格的球状焊锡，它还可以是其它形状的焊锡或金属凸块。在图2B中，焊球110和焊球111即为植于设置在芯片正面的金属衬垫上的焊球，可以较为明显的看出，焊球110和焊球111的体积大小并不相同，这是因为在一些芯片的类型中，对于设置在芯片正面的多个金属衬垫而言，某一些金属衬底的尺寸大小或形状与其他金属衬垫的尺寸大小或形状存在着一些差异。所以作为一种选择，可以在面积较大的金属衬底上的焊接一些体积较大的焊球，而在面积较小的金属衬底上的焊接一些体积小一些的焊球，例如于设置在芯片正面的金属衬垫上刷焊锡膏并进行回流处理，那么粘附在面积较大的金属衬底上的焊球(譬如焊球111)的体积自然是比粘附在面积较小的金属衬底上的焊球(譬如焊球110)的体积要大。而在另一些方案中，甚至可以在面积较大的金属衬底上的焊接多个焊球，并且这些焊球的尺寸可以比较小，但是需要让这些焊球相互毗邻，并尽量减小相邻的焊球之间的间距，使相邻的焊球靠得近一些，则这些焊球在受热软化的时候就会集聚融合在一起而构成一个体积比较大的焊球；例如将多个类似于焊球110这样尺寸较小的焊球同时焊接在面积较大的金属衬底上，只要这些尺寸较小的焊球相互毗邻并保持焊球间的间距较小，这些焊球受热软化后就会融合构成焊球111。
参见图2C所示，先对晶圆100进行加热，主要是在晶圆100的背面进行加热，以将所有芯片的金属衬底上所植的全部焊球进行软化，例如将焊球110、111进行软化。值得一提的是，由于焊球受热软化后具有一定的流动性，一旦晶圆100发生倾斜就会导致软化后的焊球110、111的重心发生偏移，并进一步致使焊球110、111的外貌形状发生变化，所以要求晶圆100处于一个绝对水平的位置。而且在对晶圆100进行加热过程中，通常要求所加热的温度略低于焊球的熔点，例如加热的温度可以选择低于焊球的熔点10℃至50℃(摄氏度)左右。而在在一个较佳的实施方式中，加热的温度选择低于焊球的熔点20℃至30℃。另外，不同材质的焊球其熔点也不尽相同，对晶圆100所加热的温度大致可以选择在150℃至250℃之间。
待全部焊球软化后，利用一热压板同时于所有的焊球的顶端进行施压，使得全部焊球中任意一个焊球的顶端均能形成一个平面化的顶面。例如图2C-2D中，焊球110、111获得软化后，利用热压板160同时对焊球110、111的顶端进行施压，此时要求热压板160务必是水平无倾斜的。此外，还要求热压板160不能与软化的焊球有任何黏接的情况发生，所以热压板160的材质可以是对焊球没有任何黏接作用的不锈钢板、铜板、陶瓷板或大理石板等。当然，如果在一些其他材质的热压板的表面涂抹有类似于特氟龙(Teflon)涂层等防黏接材料，例如金属镀特氟龙板等，这样的热压板同样也适用。另外，热压板对焊球的顶端进行施压的过程中，为了避免对焊球的表面造成任何损伤，热压板是自上而下缓慢移动的。在一个实施方式中，热压板160在对焊球110、111的顶端进行施压的过程中，热压板160由上至下的移动速度为0.01mm/min至2mm/min；在一个优选的实施方式中，热压板160由上至下的移动速度为0.2mm/min。
焊球110、111的顶端原本大致上呈现为弧形，而热压板160在焊球110、111的顶端进行施压后，焊球110、111的顶端均形成一个平面化的顶面。例如在图2E中，焊球110的顶端形成了一个平面化的顶面110a，焊球111的顶端形成了一个平面化的顶面111a；热压板160对所有的焊球的顶端进行施压，另一个用处是要保障所有焊球的顶面均位于同一水平面，例如焊球110的顶面110a和焊球111的顶面111a位于同一水平面。本领域的技术人员都知道，在晶圆级封装的塑封工艺中，晶圆的塑封是在模腔中完成的，而这之前一般先要在塑封模腔的顶部粘贴一张热释膜，该热释膜的作用之一就是避免塑封料直接与模腔接触。参见图2F所示，在塑封工艺过程中，热释膜170被平整的铺展开并内衬粘附在模腔(未示出)的顶部，晶圆100被送入模腔之后，晶圆100的正面与热释膜170之间就形成了缝隙，而焊球则刚好位于晶圆100的正面与热释膜170之间，然而必须注意的是，随着晶圆100的正面与热释膜170之间的缝隙变窄，热释膜170便逐渐的支撑在所有的焊球上，此时所有的焊球均对热释膜170有一定的挤压作用。
换言之，在晶圆100的正面与热释膜170之间的缝隙中开始注入塑封料之前，该平铺的热释膜170同时覆盖在所有的焊球的顶面上，晶圆100的抬升或热释膜170的下降都可以让所有的焊球均与热释膜170发生挤压作用。而我们所期望正是要让任意一个焊球均与热释膜170进行相互挤压，从而使得任意一个焊球的顶面均与热释膜170紧密接触。具体而言，例如图2F中平铺的热释膜170同时覆盖在焊球110的顶面110a和焊球111的顶面111a上，焊球110、111与热释膜170发生挤压作用，使得焊球110的顶面110a和焊球111的顶面111a均挤压在或顶在热释膜170上并与之保持紧密接触。之后再在热释膜170与晶圆100的正面之间填充塑封材料，如环氧树脂等，从而形成图2F所示的塑封层120。完成塑封工艺之后，还需要将热释膜170从塑封层120的顶面120a及从焊球110的顶面110a和焊球111的顶面111a剥离，如图2G所示。所形成的塑封层120覆盖在晶圆100的正面并围绕在焊球110、111的侧壁的周围。需强调的是，随着热释膜170的剥离，塑封层120并未将焊球110、111完全包覆住，焊球110的顶面110a和焊球111的顶面111a均暴露于塑封层120之外，塑封层120仅仅只是形成和包覆在焊球110、111的侧壁的周围。而前述所提及的焊球110的顶面110a和焊球111的顶面111a要与热释膜170保持紧密接触，一个重要的原因就是为了防止固化前呈现为液态的塑封材料渗入焊球110的顶面110a或焊球111的顶面111a与热释膜170之间造成不必要的溢胶现象。此时焊球110的顶面110a或焊球111的顶面111a均与塑封层120的顶面120a位于同一平面。
在塑封工艺中，主要有两种潜在的不利因素。一种不利因素是，由于热释膜170终究是一种具有一定柔软性的薄膜，虽然焊球110、111与热释膜170之间相互的挤压力强度并不大，但是作为金属材质的焊球110、111多少会有一定程度的嵌入进热释膜170中，其嵌入的深度通常大致在0.1mm左右。一旦焊球110、111嵌入进热释膜170中，完成塑封并将热释膜170剥离之后，尽管理论上我们认为此时焊球的顶面与塑封层120的顶面120a位于同一平面，但是实际上焊球110的顶面110a或焊球111的顶面111a应该比塑封层120的顶面120a高出0.1mm左右，也即焊球110、111实质上均包含一个高出塑封层120的顶面120a的凸起部分(未示出)，实质上，该凸起部分即是焊球110、111嵌入热释膜170中的那部分。另一种不利因素则是上述所提及的塑封材料可能会渗入热释膜170与焊球110、111的顶面110a、111a之间导致产生溢胶，这种溢胶显然会将焊球110、111覆盖住。那么针对这些不利因素，在完成塑封工艺之后，可以在塑封层120的顶面120a和焊球110的顶面110a及焊球111的顶面111a进行研磨，用于在塑封层120的顶面120a和焊球110的顶面110a及焊球111的顶面111a形成一个抛光面，以将焊球110或焊球111所包含的高于塑封层120的凸起部分予以研磨掉，或是将覆盖住焊球110、111的溢胶研磨掉，从而使得焊球110的顶面110a及焊球111的顶面111a保持与塑封层120的顶面120a位于同一平面。较于背景技术中附图1B-1C所展示的步骤，本发明中焊球110、111被研磨掉的高度或是塑封层120被研磨掉的厚度均是及其微小的，而附图1B-1C中树脂23只有被大量的研磨掉，凸点电极4才能完全从树脂23中露出来，并且凸点电极4也被大量的研磨掉。
在一些实施方式中，还要求对晶圆100进行研磨以减薄晶圆的厚度，塑封层120的存在则为获得超薄的晶圆100起到物理支撑作用。图2H中所示的晶圆100即为减薄后的晶圆，这通常是在晶圆100的背面实施化学机械研磨CMP来实现的。在一些功率器件中，芯片的背面还需要进行重掺杂，所以在图2H中完成对晶圆100的背面进行研磨之后，通常还包括在减薄后的晶圆100的背面进行离子注入的步骤，以及包括在减薄后的晶圆100的背面沉积覆盖一层金属层130的步骤。之后如图2I所示，对晶圆100和塑封层120沿着切割线180进行切割，晶圆100被切割后形成多颗从晶圆上分离的芯片100′，塑封层120被切割后形成覆盖在芯片100′正面的塑封体120′，金属层130同时被切割成位于芯片100′背面的底部金属层130′。
在完成对塑封层120和晶圆100的切割后，形成多个封装体100A(如图2I)，该封装体100A包括芯片100′及覆盖在芯片100′正面的塑封体120′，还包括植于芯片100′正面的金属衬垫上的焊球110、111，其中焊球110、111的顶面110a、111a均暴露于该塑封体120′之外。具体而言，在封装体100A中，焊球110的顶面110a及焊球111的顶面111a与塑封体120′的顶面120′a位于同一平面，并且该封装体100A还包括位于芯片100′背面的底部金属层130′。参见图2J所示，封装体100A可以进行二次封装，将封装体100A的底部金属层130′用导电材料焊接在基座150上，利用一弯折的金属片140a将焊球110电性连接在设置于基座150附近的引脚150a上，然后利用另一弯折的金属片140b将焊球111电性连接在设置于基座150附近的另一引脚150b上，之后可以选择将封装体100A连同基座150、引脚140a、140b及金属片140a、140b一起进行二次塑封。
在一种实施方式中，芯片100′的结构大致上如图3A所示，因为晶圆100是由大量这样的芯片铸造连接在一起所构成的，所以晶圆100的厚度获得减薄的同时，芯片100′的厚度自然也获得减薄。芯片100′为垂直式的功率MOSFET器件，芯片100′的正面设置有通过钝化层彼此相互绝缘的金属衬底100′a和金属衬底100′b，金属衬底100′a通常构成芯片100′的栅极电极，金属衬底100′b通常构成芯片100′的源极电极。金属衬底100′b的面积显然是大于金属衬底100′a的面积，所以金属衬底100′b上所植的焊球的体积可以大于金属衬底100′a上所植的焊球的体积。图3B中封装体100A即为图3A所示的芯片100′完成封装后的结构示意图，同时也是图2I中封装体100A的立体结构，其底部金属层130′构成芯片100′的漏极电极。对比图2I及图3A-3B，可以发现，体积较大的焊球111可以植在金属衬底100′b上，而体积较小的焊球110则可以植在金属衬底100′a上。
另一个实施例中，如图4A至4C所示，此实施例中所应用的芯片类型依然是图3A所示的芯片100′，但是金属衬底100′b上并非是焊接了一个体积较大的焊球111，取而代之的是多个相互间隔的焊球111′(如图4A所示)。焊球111′的尺寸可与焊球110的尺寸相同也可以不同，并按照图2A至2I所陈列的步骤方法完成图4B-4C中封装体100B的制备，除了以多个焊球111′代替焊球111外，封装体4B与封装体4A并无差异，此时焊球110的顶面110a及任意一个焊球111′的顶面111′a均与塑封体120′的顶面120′a位于同一平面。该封装体100B仍然可以进行二次封装，图2J中金属片140b包含有一个与焊球111接触并焊接的触点，而针对封装体100B，金属片140b的结构可以稍作调整，金属片140b可以包含多个触点(未示出)，此时该金属片140b上的一个触点相对应的与一个焊球111′焊接，则这些焊球111′仍然可以通过结构略有变化的金属片140b电性连接到引脚150b上。无论是在封装体100A还是在封装体100B中，芯片100′正常运作时，作为源极的金属衬底100′b与作为漏极的底部金属层130′之间有大电流通过，所以要求在金属衬底100′b上所植的焊球要么体积大要么数量多以足以承载大电流。
另一个实施例中，如图5A至5B所示，此实施例中所应用的芯片类型不同于芯片100′，芯片200′为不同于功率器件的其他类型的集成电路，排列在芯片200′的正面的多个金属衬垫通常沿着芯片200′的边缘分布，例如图5A所示的金属衬垫200′a分布在芯片200′正面的四周。对于芯片200′而言，任意一个金属衬底200′a的面积与任意另外一个金属衬垫200′a的面积基本上均等或略有差异，此时一个金属衬垫200′a上可以相对应的植一个焊球210，这种情况下，任意一个金属衬底200′a上所植的焊球的尺寸可以与另外一个金属衬垫200′a上所植的焊球的尺寸相同。值得注意的是，芯片200′的背面通常并无电极，因此，按照类似于图2A至2G所陈列的步骤方法完成图5B中封装体200A的制备过程中，包含有大量芯片200′的晶圆100可以选择减薄也可以选择不减薄。封装体200A包括芯片200′及覆盖在芯片200′正面的塑封体120′，还包括在位于芯片200′正面的金属衬垫200′a上所植的多个焊球210，其中所有焊球210的顶面210a皆暴露于该塑封体120′之外，在封装体200A中，任意一个焊球210的顶面210′a均与塑封体120′的顶面120′a位于同一平面。
以上，通过说明和附图，给出了具体实施方式的特定结构的典型实施例，例如，本案是直接在芯片的金属衬垫上进行植球，然后对焊球施压；但本领域的技术人员都知道，可以通过重分布技术RDL(Redistribution layer)将现有的排列在芯片顶面的四周的金属衬垫进行重新布局，设计成其他模式的矩阵式排列，而新布局的衬垫往往形成于覆盖在芯片上的聚酰亚胺(Polyimide)薄膜中，基于本发明精神，那么同样可以在新布局的衬垫上进行植球，然后再对这些焊球施压，只是此时塑封工艺中所产生的塑封层形成在聚酰亚胺薄膜上而已。所以，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (16)

1.一种利用热压焊球在晶圆级塑封工艺中实现超薄芯片的方法，其特征在于，包括以下步骤：
于一晶圆所包含的芯片上进行植球，将多个焊球相对应的植于设置在芯片正面的多个金属衬垫上；
对晶圆进行加热，将所述焊球软化；
利用一水平无倾斜的热压板同时于所有焊球的顶端进行施压，用于在任意一个焊球的顶端形成一个平面化的顶面，以保障所有焊球的顶面均位于同一水平面；
进行晶圆级的塑封工艺，形成覆盖在所述晶圆的正面并围绕在所述焊球的侧壁周围的一层塑封层，并且，任意一个焊球的的顶面均暴露于所述塑封层之外；
于所述晶圆的背面进行研磨，以减薄晶圆的厚度；
对所述晶圆和塑封层进行切割，其中，晶圆被切割后形成多颗从晶圆上分离的芯片，塑封层被切割后形成覆盖在所述芯片正面的塑封体，并且任意一个植于芯片正面的金属衬垫上的焊球的顶面均暴露于该塑封体之外。
2.如权利要求1所述的方法，其特征在于，在对晶圆进行加热过程中，所加热的温度低于焊球的熔点。
3.如权利要求2所述的方法，其特征在于，在对晶圆进行加热过程中，所加热的温度低于焊球的熔点10℃至50℃。
4.如权利要求1所述的方法，其特征在于，在对晶圆进行加热过程中，所加热的温度为150℃至250℃。
5.如权利要求1所述的方法，其特征在于，在对所述焊球顶端进行施压之前，还包括对所述热压板进行加热的步骤。
6.如权利要求1所述的方法，其特征在于，所述热压板为不锈钢板或铜板或陶瓷板或大理石板或金属镀特氟龙板。
7.如权利要求1所述的方法，其特征在于，所述热压板在对焊球顶端进行施压的过程中，热压板由上至下的移动速度为0.01mm/min至2mm/min。
8.如权利要求7所述的方法，其特征在于，所述热压板在对焊球顶端进行施压的过程中，热压板由上至下的移动速度为0.2mm/min。
9.如权利要求1所述的方法，其特征在于，完成晶圆级的塑封工艺之后，任意一个焊球的顶面均与塑封层的顶面位于同一平面。
10.如权利要求9所述的方法，其特征在于，完成晶圆级的塑封工艺之后，还包括在塑封层的顶面和焊球的顶面进行研磨的步骤，以进一步使焊球的顶面保持与塑封层的顶面位于同一平面。
11.如权利要求1所述的方法，其特征在于，完成对晶圆的背面进行研磨之后，还包括在减薄后的晶圆的背面进行离子注入的步骤；以及
在减薄后的晶圆的背面沉积覆盖一层金属层的步骤，并且在对晶圆和塑封层进行切割的过程中，所述金属层同时被切割成位于芯片背面的底部金属层。
12.如权利要求1所述的方法，其特征在于，在晶圆级的塑封工艺过程中，利用一平铺的热释膜同时覆盖在所有的焊球的顶面上，并且热释膜与所有的焊球进行挤压从而使得任意一个焊球的顶面均与热释膜保持紧密接触；
之后在热释膜与晶圆的正面之间填充塑封材料，从而形成所述塑封层；以及
完成塑封工艺之后，将所述热释膜从塑封层的顶面及焊球的顶面剥离。
13.如权利要求1所述的方法，其特征在于，设置在芯片正面的多个金属衬垫中包括面积大小不同的金属衬垫，面积较大的金属衬底上所植的焊球的体积大于面积较小的金属衬底上所植的焊球的体积。
14.如权利要求1所述的方法，其特征在于，设置在芯片正面的多个金属衬垫中包括面积大小不同的金属衬垫，面积较大的金属衬底上所植的焊球的数量多于面积较小的金属衬底上所植的焊球的数量。
15.如权利要求1所述的方法，其特征在于，设置在芯片正面的多个金属衬垫中，一个金属衬垫上相对应的植一个焊球，并且任意一个金属衬底上所植的焊球的尺寸与另一个金属衬垫上所植的焊球的尺寸相同。
16.如权利要求1所述的方法，其特征在于，所述芯片为MOSFET。
CN201210026966.3A 2012-01-17 2012-01-17 利用热压焊球在晶圆级塑封工艺中实现超薄芯片的方法 Active CN103208430B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210026966.3A CN103208430B (zh) 2012-01-17 2012-01-17 利用热压焊球在晶圆级塑封工艺中实现超薄芯片的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210026966.3A CN103208430B (zh) 2012-01-17 2012-01-17 利用热压焊球在晶圆级塑封工艺中实现超薄芯片的方法

Publications (2)

Publication Number Publication Date
CN103208430A true CN103208430A (zh) 2013-07-17
CN103208430B CN103208430B (zh) 2015-09-30

Family

ID=48755615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210026966.3A Active CN103208430B (zh) 2012-01-17 2012-01-17 利用热压焊球在晶圆级塑封工艺中实现超薄芯片的方法

Country Status (1)

Country Link
CN (1) CN103208430B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711100A (zh) * 2016-08-22 2017-05-24 杰群电子科技（东莞）有限公司 一种半导体封装结构及加工方法
CN108284261A (zh) * 2017-12-25 2018-07-17 北京航天控制仪器研究所 一种定量上锡装置及定量上锡方法
CN111554640A (zh) * 2020-05-06 2020-08-18 上海朕芯微电子科技有限公司 应用于埋入式基板封装的功率半导体芯片电极结构及制备方法
CN112490130A (zh) * 2020-11-25 2021-03-12 通富微电子股份有限公司 芯片封装方法、芯片封装结构及散热封装器件
US11183414B2 (en) 2017-02-13 2021-11-23 Shenzhen GOODIX Technology Co., Ltd. Secondary packaging method and secondary package of through silicon via chip
CN115833769A (zh) * 2022-11-28 2023-03-21 北京超材信息科技有限公司 声表面波器件的制造方法、声表面波器件以及射频模组

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2492944Y (zh) * 2001-08-09 2002-05-22 焦宇祯 晶片尺寸模压封装装置
US20020177295A1 (en) * 1999-06-10 2002-11-28 Nec Corporation Bump transfer plate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
US6916687B2 (en) * 2003-05-28 2005-07-12 Via Technologies, Inc. Bump process for flip chip package
US20080050901A1 (en) * 2006-08-23 2008-02-28 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020177295A1 (en) * 1999-06-10 2002-11-28 Nec Corporation Bump transfer plate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
CN2492944Y (zh) * 2001-08-09 2002-05-22 焦宇祯 晶片尺寸模压封装装置
US6916687B2 (en) * 2003-05-28 2005-07-12 Via Technologies, Inc. Bump process for flip chip package
US20080050901A1 (en) * 2006-08-23 2008-02-28 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711100A (zh) * 2016-08-22 2017-05-24 杰群电子科技（东莞）有限公司 一种半导体封装结构及加工方法
US11183414B2 (en) 2017-02-13 2021-11-23 Shenzhen GOODIX Technology Co., Ltd. Secondary packaging method and secondary package of through silicon via chip
CN108284261A (zh) * 2017-12-25 2018-07-17 北京航天控制仪器研究所 一种定量上锡装置及定量上锡方法
CN108284261B (zh) * 2017-12-25 2020-06-09 北京航天控制仪器研究所 一种定量上锡装置及定量上锡方法
CN111554640A (zh) * 2020-05-06 2020-08-18 上海朕芯微电子科技有限公司 应用于埋入式基板封装的功率半导体芯片电极结构及制备方法
CN112490130A (zh) * 2020-11-25 2021-03-12 通富微电子股份有限公司 芯片封装方法、芯片封装结构及散热封装器件
CN115833769A (zh) * 2022-11-28 2023-03-21 北京超材信息科技有限公司 声表面波器件的制造方法、声表面波器件以及射频模组
CN115833769B (zh) * 2022-11-28 2023-09-05 北京超材信息科技有限公司 声表面波器件的制造方法、声表面波器件以及射频模组

Also Published As

Publication number Publication date
CN103208430B (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
CN102543767B (zh) 一种在晶圆级封装的塑封工序中避免晶圆破损的方法
CN107017238B (zh) 电子装置
CN103208430A (zh) 利用热压焊球在晶圆级塑封工艺中实现超薄芯片的方法
CN103295923B (zh) 制造半导体器件的方法和半导体器件
CN103681377B (zh) 带有底部金属基座的半导体器件及其制备方法
CN104124176B (zh) 制备应用在倒装安装工艺上的半导体器件的方法
US7513035B2 (en) Method of integrated circuit packaging
US8563417B2 (en) Method for packaging ultra-thin chip with solder ball thermo-compression in wafer level packaging process
TW594892B (en) Electronic apparatus and its manufacturing method
CN102347251A (zh) 嵌入式晶圆级接合方法
JP2003174124A (ja) 半導体装置の外部電極形成方法
TW200830502A (en) Structure of super thin chip scale package and method of the same
CN102956588B (zh) 具有穿衬底通孔的半导体器件
TW201110247A (en) Method of forming package structure
US8691625B2 (en) Method for making a chip package
CN104078431A (zh) 双层底充胶填充的铜凸点封装互连结构及方法
CN106298683B (zh) 半导体器件
US8722467B2 (en) Method of using bonding ball array as height keeper and paste holder in semiconductor device package
JP2012015191A5 (zh)
CN103579020A (zh) 一种晶圆级芯片的封装方法
TWI536471B (zh) 利用熱壓焊球在晶圓級塑封工藝中實現超薄晶片的方法
CN104979220B (zh) 功率半导体器件及制备方法
JP4207696B2 (ja) 半導体パッケージの製造方法
CN110942997B (zh) 一种指纹识别芯片封装体及其制备方法
CN113725183B (zh) 芯片封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200518

Address after: Ontario, Canada

Patentee after: World semiconductor International Limited Partnership

Address before: 475 oakmead Avenue, Sunnyvale, California 94085, USA

Patentee before: Alpha and Omega Semiconductor Inc.