CN112490130A - 芯片封装方法、芯片封装结构及散热封装器件 - Google Patents
芯片封装方法、芯片封装结构及散热封装器件 Download PDFInfo
- Publication number
- CN112490130A CN112490130A CN202011339673.1A CN202011339673A CN112490130A CN 112490130 A CN112490130 A CN 112490130A CN 202011339673 A CN202011339673 A CN 202011339673A CN 112490130 A CN112490130 A CN 112490130A
- Authority
- CN
- China
- Prior art keywords
- wafer
- packaging
- chip
- front surface
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims abstract description 44
- 230000017525 heat dissipation Effects 0.000 title claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- 239000011159 matrix material Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 39
- 238000000465 moulding Methods 0.000 claims description 16
- 229910000679 solder Inorganic materials 0.000 claims description 14
- 230000004907 flux Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000846 In alloy Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4882—Assembly of heatsink parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
Abstract
本申请公开了一种芯片封装方法、芯片封装结构及散热封装器件，所述芯片封装方法包括：提供第一圆片，第一圆片设有若干矩阵排列的主芯片，相邻主芯片之间设置有划片槽，第一圆片包括相背设置的正面和背面，主芯片的正面即第一圆片的正面，主芯片的背面即第一圆片的背面，主芯片的正面设置有多个第一焊盘；在每个第一焊盘位置处形成电连接件；在第一圆片的正面形成塑封层，且电连接件从塑封层中露出；在第一圆片的背面形成金属层；沿至少部分划片槽切割第一圆片，以获得多个封装体，其中封装体中包含至少一个主芯片。通过上述方式，本申请能够降低散热封装器件制备的工艺复杂程度。
Description
技术领域
本申请属于芯片封装技术领域，具体涉及一种芯片封装方法、芯片封装结构及散热封装器件。
背景技术
芯片在运行过程中一般会产生热量，为了降低该热量对芯片的损伤，目前在芯片封装时会在芯片的非功能面一侧先形成金属层，然后在金属层上方设置散热盖。由于整个封装器件中芯片的数量可能不止一个，在形成金属层时需要分别形成，工艺过程较为复杂。
发明内容
本申请提供一种芯片封装方法、芯片封装结构及散热封装器件，以解决散热过程中在芯片的非功能一侧形成金属层时工艺复杂的技术问题。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种芯片封装方法，包括：提供第一圆片，所述第一圆片设有若干矩阵排列的主芯片，相邻所述主芯片之间设置有划片槽，所述第一圆片包括相背设置的正面和背面，所述主芯片的正面即所述第一圆片的正面，所述主芯片的背面即所述第一圆片的背面，所述主芯片的正面设置有多个第一焊盘；在每个所述第一焊盘位置处形成电连接件；在所述第一圆片的正面形成塑封层，且所述电连接件从所述塑封层中露出；在所述第一圆片的背面形成金属层；沿至少部分所述划片槽切割所述第一圆片，以获得多个封装体，其中所述封装体中包含至少一个所述主芯片。
其中，所述切割所述第一圆片的步骤之后，还包括：将至少一个所述封装体中的所述电连接件朝向封装基板设置，且使所述电连接件与所述封装基板电连接；将散热盖罩设在所述封装基板设置有所述封装体一侧，且所述散热盖与所述封装体中的所述金属层接触。
其中，所述使所述电连接件与所述封装基板电连接的步骤，包括：利用焊球/焊料将所述电连接件和所述封装基板电连接；所述将散热盖罩设在所述封装基板设置有所述封装体一侧的步骤之前，还包括：在所述封装体和所述封装基板之间形成底填胶，所述焊球/焊料位于所述底填胶内。
其中，所述在所述第一圆片的正面形成塑封层的步骤之前，还包括：去除所述划片槽位置处的部分所述第一圆片，以使得所述划片槽的深度增大。
其中，所述在所述第一圆片的背面形成金属层的步骤之前，还包括：研磨所述第一圆片的背面直至所述划片槽露出。
其中，所述在所述第一圆片的正面形成塑封层，且所述电连接件从所述塑封层中露出的步骤，包括：在所述第一圆片的正面形成塑封层，所述塑封层覆盖所述电连接件；研磨所述塑封层背离所述第一圆片一侧，以使得所述电连接件从所述塑封层中露出。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种芯片封装结构，包括：第一圆片，设有若干矩阵排列的主芯片，相邻所述主芯片之前设置有划片槽，所述第一圆片包括相背设置的正面和背面，所述主芯片的正面即所述第一圆片的正面，所述主芯片的背面即所述第一圆片的背面，所述主芯片的正面设置有个第一焊盘；多个电连接件，每个所述第一焊盘位置处设置有一个所述电连接件；塑封层，覆盖所述第一圆片的正面，且所述多个电连接件从所述塑封层中露出；金属层，覆盖所述第一圆片的背面。
其中，所述塑封层包括相背设置的第一表面和第二表面，所述划片槽贯通所述第一圆片，所述第一表面与所述第一圆片的背面齐平。
其中，所述第二表面与所述电连接件齐平。
为解决上述技术问题，本申请采用的又一个技术方案是：提供一种散热封装器件，包括：封装体，由上述任一实施例中所述的芯片封装结构沿所述划片槽切割形成；封装基板，位于所述电连接件背离所述主芯片一侧，且与所述电连接件电连接；散热盖，罩设在所述封装基板设置有所述封装体一侧，且与所述封装体中的金属层接触。
区别于现有技术情况，本申请的有益效果是：本申请在第一圆片切割形成单个封装体之前，会预先在第一圆片的背面(即现有技术中芯片的非功能面)一侧形成金属层；该设计方式相比于后续在单颗芯片的非功能面一侧分别形成金属层的方式，其工艺复杂程度明显降低，从而可以提高封装效率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1为本申请芯片封装方法一实施方式的流程示意图；
图2a为图1中步骤S101对应的一实施方式的剖面示意图；
图2b为图1中步骤S102对应的一实施方式的剖面示意图；
图2c为图1中步骤S103对应的一实施方式的剖面示意图；
图2d为图1中步骤S104对应的一实施方式的剖面示意图；
图2e为图1中步骤S105对应的一实施方式的剖面示意图；
图3为图2a中第一圆片一实施方式的俯视示意图；
图4a为图1中步骤S104对应的另一实施方式的剖面示意图；
图4b为图1中步骤S105对应的另一实施方式的剖面示意图；
图5为本申请散热封装器件一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
请参阅图1，图1为本申请芯片封装方法一实施方式的流程示意图，该芯片封装方法包括：
S101：提供第一圆片10，第一圆片10设有若干矩阵排列的主芯片100，相邻主芯片100之间设置有划片槽108(如图3所示，图2a中未示意)，第一圆片10包括相背设置的正面102和背面104，主芯片100的正面即第一圆片10的正面102，主芯片100的背面即第一圆片10的背面104，主芯片100的正面设置有多个第一焊盘106。
具体地，请参阅图2a和图3，图2a为图1中步骤S101对应的一实施方式的剖面示意图，图3为图2a中第一圆片一实施方式的俯视示意图。第一圆片10上的各个主芯片100的类型可以相同或者不同，具体可根据实际需求进行设定。例如，图3中虚线框中相邻的主芯片A和B可以为一组，后续可以切割保留至同一个封装体中，该组内的主芯片A和B的类型可以不同，即该组内的主芯片A和B可以为异质芯片。此外，对于划分为一组内的相邻主芯片的个数可以为2个、3个、4个等，具体可以根据需求进行设定。
S102：在每个第一焊盘106位置处形成电连接件101。
具体地，请参阅图2b，图2b为图1中步骤S102对应的一实施方式的剖面示意图。在本实施例中，该电连接件101可以为金属凸柱等，其材质可以为铜等，形成上述电连接件101的过程可以为：在第一圆片10的正面102形成光阻层，且该光阻层对应第一焊盘106的位置设置有开口；在开口内利用电镀的方式形成电连接件101；去除光阻层。
可选地，在本实施例中，第一圆片10上的所有电连接件101的高度可以相同。
S103：在第一圆片10的正面102形成塑封层103，且电连接件101从塑封层103中露出。
具体地，请参阅图2c，图2c为图1中步骤S103对应的一实施方式的剖面示意图。当所有电连接件101的高度相同时，上述步骤S103的具体实现过程可以为：在第一圆片10的正面102形成塑封层103，塑封层103覆盖电连接件101；研磨塑封层103背离第一圆片10一侧，以使得电连接件101从塑封层103中露出，此时塑封层103的一侧表面与电连接件101齐平。
当然，在其他实施例中，上述步骤S103的具体实现过程可以为：在第一圆片10的正面102形成塑封层103，塑封层103覆盖电连接件101；在塑封层103对应电连接件101的位置形成孔洞，进而使得电连接件101从塑封层103中露出。
S104：在第一圆片10的背面104形成金属层105。
具体地，请参阅图2d，图2d为图1中步骤S104对应的一实施方式的剖面示意图。上述金属层105的材质可以为单质铟，铟合金，银合金等，其可通过溅射的方式形成，上述步骤S104的具体实现过程可以为：使第一圆片10的背面104朝上设置，然后通过溅射的方式在第一圆片10的背面104上形成金属层105，整个金属层105的厚度较为均一。上述溅射形成金属层105的方式相比于通过助焊剂在第一圆片10的背面104设置金属层105的方式而言，可以使得第一圆片10的背面104与金属层105之间的结合更为可靠，散热效果更好。
而为了降低后续切割所获得的主芯片100的厚度，在上述步骤S104之前还可以包括：研磨第一圆片10的背面104以减薄第一圆片10的厚度。
或者，如图2b所示，在上述步骤S102-步骤S103之间还包括：去除划片槽108位置处的部分第一圆片10，以使得划片槽108的深度增大，加深后的划片槽108的结构如图2b中所示。较佳地，加深后的划片槽108的深度超过第一圆片10厚度的1/2。进一步，在上述步骤S104之前还可以包括：研磨第一圆片10的背面104直至划片槽108露出。对应的，上述步骤S104的附图可以如图4a所示，图4a为图1中步骤S104对应的另一实施方式的剖面示意图。
S105：沿至少部分划片槽108切割第一圆片10，以获得多个封装体30，其中封装体30中包含至少一个主芯片100。
具体地，请参阅图2e，图2e为图1中步骤S105对应的一实施方式的结构示意图。该多个封装体30中所包含主芯片100的个数可以为一个、两个、三个、四个等。具体封装体30中主芯片100的个数以及排布方式可以根据实际需求进行设定；且从同一个第一圆片10上切割获得的封装体30的类型可以相同或者不同。
当步骤S104中的结构如图2d中所示时，请一并参阅图2d和图2e。在本实施例中，可以利用刀具沿图2d中部分划片槽108进行切割，刀具的中心线可以与划片槽108的中心线(如图2d中虚线所示)进行对齐。在一个应用场景中，可以如图2e中所示，刀具的宽度可以小于划片槽108的宽度，此时封装体30中主芯片100的外侧面还可保留有部分塑封层103，从而对该封装体30的结构起到进一步的保护作用。在又一个应用场景中，刀具的宽度等于或者略大于划片槽108的宽度，以将划片槽108处的第一塑封层103和第一圆片10全部切除。
当步骤S104中的结构如图4a中所示时，与之对应的步骤S105的结构如图4b所示，图4b为图1中步骤S105对应的另一实施方式的剖面示意图。较佳地，刀具的宽度小于划片槽108的宽度，封装体30a中主芯片100的外侧面还可保留有部分塑封层103，从而对该封装体30的结构起到进一步的保护作用。
进一步，在获得上述封装体30/30a之后，还可将该封装体30/30a与其他元器件进行电连接。例如，如图5所示，图5为本申请散热封装器件一实施方式的结构示意图。上述步骤S105之后还可以包括：将至少一个封装体30a中的电连接件101朝向封装基板32设置，且使电连接件101与封装基板32电连接；将散热盖34罩设在封装基板32设置有封装体30a一侧，且散热盖34与封装体30a中的金属层105接触。上述散热盖34的材质可以为金属等，主芯片100在工作时产生的部分热量可以通过金属层105传递至散热盖34后去除。而为了使散热盖34与金属层105的接触更为紧密，还可在散热盖34与金属层105之间引入助焊剂，通过回流使得散热盖34与金属层105固定。其中，助焊剂可以为市售的有机系列或树脂系列等。
在本实施例中，上述使电连接件101与封装基板32电连接的步骤包括：利用焊球/焊料36将电连接件101和封装基板32电连接。而为了进一步保护电连接件101与封装基板32之间的电连接结构，在上述将散热盖34罩设在封装基板32设置有封装体30a一侧的步骤之前还包括：在封装体30a和封装基板32之间形成底填胶38，焊球/焊料36位于底填胶38内。较佳地，在封装基板32至主芯片100方向上，底填胶38的竖截面为梯形。
此外，上述封装基板32背离封装体30a一侧还可设置有外露的连接焊盘，通过在该连接焊盘位置处设置焊球可以使得该封装基板32进一步与其他元器件电连接。
下面从结构的角度对上述制备过程中所形成的芯片封装结构作进一步描述。
请再次参阅图2d，本申请所提供的芯片封装结构包括第一圆片10、多个电连接件101、塑封层103和金属层105。其中，第一圆片10设有若干矩阵排列的主芯片100，相邻主芯片100之前设置有划片槽108，第一圆片10包括相背设置的正面102和背面104，主芯片100的正面即第一圆片10的正面102，主芯片100的背面即第一圆片10的背面104，主芯片100的正面设置有个第一焊盘106。而每个第一焊盘106位置处均设置有一个电连接件101；塑封层103覆盖第一圆片10的正面102一侧，且多个电连接件101从塑封层103中露出；金属层105覆盖第一圆片10的背面104一侧。
在本实施例中，上述划片槽108的深度可以超过第一圆片10的厚度的1/2，划片槽108可以非贯通第一圆片10；或者，如图4a所示，划片槽108可以贯通第一圆片10。
进一步，如图4a所示，塑封层103可以包括相背设置的第一表面1030和第二表面1032，当划片槽108贯通第一圆片10时，第一表面1030可以与第一圆片10的背面104齐平。而为了使电连接件101从塑封层103中露出，第二表面1032可以与电连接件101齐平。
下面从结构的角度对上述制备过程中所形成的散热封装器件作进一步描述。请再次参阅图5，本申请所提供的散热封装器件主要包括：封装体30a、封装基板32和散热盖34。
具体地，该封装体30a可以由上述任一实施例中所提及的芯片封装结构沿划片槽108切割形成，该散热封装器件中可以包含至少一个封装体30a，且每个封装体30a的结构可以相同或者不同，每个封装体30a中可以包含至少一个主芯片100。
封装基板32位于电连接件101背离主芯片100一侧，且与电连接件101电连接，该封装基板32内可以预先设置有连接电路，封装基板32朝向电连接件101一侧设置有第一连接焊盘，电连接件101可以通过焊球/焊料36等与对应位置处的第一连接焊盘电连接。此外，封装基板32背离电连接件101一侧表面也可设置有第二连接焊盘，通过在第二连接焊盘位置处植球，可以实现使封装基板32与其他元器件(例如，PCB等)电连接的目的。而为了保护电连接件101与封装基板32之间的电连接结构，还可引入底填胶38，底填胶38可以覆盖电连接件101与封装基板32之间的电连接结构。
散热盖34罩设在封装基板32设置有封装体30a一侧，且与封装体30a中的金属层105接触。该散热盖34的材质可以为金属，散热盖34的形状可以为板状；或者，如图5所示，散热盖34包括第一板体340以及自第一板体340的外边缘垂直延伸的侧板342，侧板342的端部与封装基板32固定连接。
总而言之，本申请在第一圆片切割形成单个封装体之前，会预先在第一圆片的背面(即现有技术中芯片的非功能面)一侧形成金属层；该设计方式相比于后续在单颗芯片的非功能面一侧分别形成金属层的方式，其工艺复杂程度明显降低，从而可以提高封装效率。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种芯片封装方法，其特征在于，包括：
提供第一圆片，所述第一圆片设有若干矩阵排列的主芯片，相邻所述主芯片之间设置有划片槽，所述第一圆片包括相背设置的正面和背面，所述主芯片的正面即所述第一圆片的正面，所述主芯片的背面即所述第一圆片的背面，所述主芯片的正面设置有多个第一焊盘；
在每个所述第一焊盘位置处形成电连接件；
在所述第一圆片的正面形成塑封层，且所述电连接件从所述塑封层中露出；
在所述第一圆片的背面形成金属层；
沿至少部分所述划片槽切割所述第一圆片，以获得多个封装体，其中所述封装体中包含至少一个所述主芯片。
2.根据权利要求1所述的芯片封装方法，其特征在于，所述切割所述第一圆片的步骤之后，还包括：
将至少一个所述封装体中的所述电连接件朝向封装基板设置，且使所述电连接件与所述封装基板电连接；
将散热盖罩设在所述封装基板设置有所述封装体一侧，且所述散热盖与所述封装体中的所述金属层接触。
3.根据权利要求2所述的芯片封装方法，其特征在于，
所述使所述电连接件与所述封装基板电连接的步骤，包括：利用焊球/焊料将所述电连接件和所述封装基板电连接；
所述将散热盖罩设在所述封装基板设置有所述封装体一侧的步骤之前，还包括：在所述封装体和所述封装基板之间形成底填胶，所述焊球/焊料位于所述底填胶内。
4.根据权利要求1所述的芯片封装方法，其特征在于，所述在所述第一圆片的正面形成塑封层的步骤之前，还包括：
去除所述划片槽位置处的部分所述第一圆片，以使得所述划片槽的深度增大。
5.根据权利要求4所述的芯片封装方法，其特征在于，所述在所述第一圆片的背面形成金属层的步骤之前，还包括：
研磨所述第一圆片的背面直至所述划片槽露出。
6.根据权利要求1所述的芯片封装方法，其特征在于，所述在所述第一圆片的正面形成塑封层，且所述电连接件从所述塑封层中露出的步骤，包括：
在所述第一圆片的正面形成塑封层，所述塑封层覆盖所述电连接件；
研磨所述塑封层背离所述第一圆片一侧，以使得所述电连接件从所述塑封层中露出。
7.一种芯片封装结构，其特征在于，包括：
第一圆片，设有若干矩阵排列的主芯片，相邻所述主芯片之前设置有划片槽，所述第一圆片包括相背设置的正面和背面，所述主芯片的正面即所述第一圆片的正面，所述主芯片的背面即所述第一圆片的背面，所述主芯片的正面设置有个第一焊盘；
多个电连接件，每个所述第一焊盘位置处设置有一个所述电连接件；
塑封层，覆盖所述第一圆片的正面，且所述多个电连接件从所述塑封层中露出；
金属层，覆盖所述第一圆片的背面。
8.根据权利要求7所述的芯片封装结构，其特征在于，
所述塑封层包括相背设置的第一表面和第二表面，所述划片槽贯通所述第一圆片，所述第一表面与所述第一圆片的背面齐平。
9.根据权利要求8所述的芯片封装结构，其特征在于，
所述第二表面与所述电连接件齐平。
10.一种散热封装器件，其特征在于，包括：
封装体，由权利要求7-9中任一项所述的芯片封装结构沿所述划片槽切割形成；
封装基板，位于所述电连接件背离所述主芯片一侧，且与所述电连接件电连接；
散热盖，罩设在所述封装基板设置有所述封装体一侧，且与所述封装体中的金属层接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011339673.1A CN112490130A (zh) | 2020-11-25 | 2020-11-25 | 芯片封装方法、芯片封装结构及散热封装器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011339673.1A CN112490130A (zh) | 2020-11-25 | 2020-11-25 | 芯片封装方法、芯片封装结构及散热封装器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112490130A true CN112490130A (zh) | 2021-03-12 |
Family
ID=74934320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011339673.1A Pending CN112490130A (zh) | 2020-11-25 | 2020-11-25 | 芯片封装方法、芯片封装结构及散热封装器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112490130A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103208430A (zh) * | 2012-01-17 | 2013-07-17 | 万国半导体股份有限公司 | 利用热压焊球在晶圆级塑封工艺中实现超薄芯片的方法 |
| CN103579020A (zh) * | 2012-08-07 | 2014-02-12 | 万国半导体股份有限公司 | 一种晶圆级芯片的封装方法 |
| CN104124176A (zh) * | 2013-04-24 | 2014-10-29 | 万国半导体股份有限公司 | 制备应用在倒装安装工艺上的半导体器件的方法 |
| US9385060B1 (en) * | 2014-07-25 | 2016-07-05 | Altera Corporation | Integrated circuit package with enhanced thermal conduction |
| CN107093579A (zh) * | 2017-03-20 | 2017-08-25 | 通富微电子股份有限公司 | 半导体圆片级封装方法、器件及封装用刀具 |
| CN107910295A (zh) * | 2017-12-27 | 2018-04-13 | 江阴长电先进封装有限公司 | 一种晶圆级芯片封装结构及其封装方法 |
| CN107910307A (zh) * | 2017-12-28 | 2018-04-13 | 江阴长电先进封装有限公司 | 一种半导体芯片的封装结构及其封装方法 |
| CN110098160A (zh) * | 2019-02-26 | 2019-08-06 | 上海朕芯微电子科技有限公司 | 一种晶圆级封装芯片及其制备方法 |
-
2020
- 2020-11-25 CN CN202011339673.1A patent/CN112490130A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103208430A (zh) * | 2012-01-17 | 2013-07-17 | 万国半导体股份有限公司 | 利用热压焊球在晶圆级塑封工艺中实现超薄芯片的方法 |
| CN103579020A (zh) * | 2012-08-07 | 2014-02-12 | 万国半导体股份有限公司 | 一种晶圆级芯片的封装方法 |
| CN104124176A (zh) * | 2013-04-24 | 2014-10-29 | 万国半导体股份有限公司 | 制备应用在倒装安装工艺上的半导体器件的方法 |
| US9385060B1 (en) * | 2014-07-25 | 2016-07-05 | Altera Corporation | Integrated circuit package with enhanced thermal conduction |
| CN107093579A (zh) * | 2017-03-20 | 2017-08-25 | 通富微电子股份有限公司 | 半导体圆片级封装方法、器件及封装用刀具 |
| CN107910295A (zh) * | 2017-12-27 | 2018-04-13 | 江阴长电先进封装有限公司 | 一种晶圆级芯片封装结构及其封装方法 |
| CN107910307A (zh) * | 2017-12-28 | 2018-04-13 | 江阴长电先进封装有限公司 | 一种半导体芯片的封装结构及其封装方法 |
| CN110098160A (zh) * | 2019-02-26 | 2019-08-06 | 上海朕芯微电子科技有限公司 | 一种晶圆级封装芯片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100419352B1 (ko) | 반도체장치용 패키지 및 그의 제조방법 | |
| US20080157328A1 (en) | Semiconductor device and method for manufacturing same | |
| US20120326288A1 (en) | Method of assembling semiconductor device | |
| US7489044B2 (en) | Semiconductor package and fabrication method thereof | |
| CN108346623B (zh) | 晶片封装方法 | |
| US20170294367A1 (en) | Flat No-Leads Package With Improved Contact Pins | |
| CN117558699A (zh) | 通过3d堆叠解决方案的qfn上的smd集成 | |
| US20160225642A1 (en) | Electronic package structure and fabrication method thereof | |
| US11721654B2 (en) | Ultra-thin multichip power devices | |
| CN213782012U (zh) | 半导体封装结构 | |
| KR101013556B1 (ko) | 스택 패키지의 제조방법 | |
| CN112490130A (zh) | 芯片封装方法、芯片封装结构及散热封装器件 | |
| KR20230054602A (ko) | 히트 스프레더 및 emi 차폐를 위한 구획 리드를 갖는 패키지 | |
| CN112259463A (zh) | 扇出芯片的封装方法及扇出芯片封装结构 | |
| CN218123390U (zh) | 引线框架、封装结构及电子设备 | |
| US20240063162A1 (en) | Die with metal pillars | |
| US20220367385A1 (en) | Package carrier and manufacturing method thereof and chip package structure | |
| US9093438B2 (en) | Semiconductor device package with cap element | |
| CN114334912A (zh) | 封装结构及其制造方法 | |
| CN214588771U (zh) | 半导体封装制程用的承载治具 | |
| TWI455261B (zh) | 包覆基板側邊之模封陣列處理方法 | |
| KR20230083224A (ko) | 레이저 그루빙을 사용 금속 버를 감소시키기 위한 반도체 디바이스 및 그 제조방법 | |
| CN112490212A (zh) | 多芯片封装器件 | |
| CN112490183A (zh) | 多芯片封装方法 | |
| TW202331861A (zh) | 半導體裝置和以開槽基板形成選擇性電磁干擾屏蔽的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |