CN218123390U - 引线框架、封装结构及电子设备 - Google Patents

引线框架、封装结构及电子设备 Download PDF

Info

Publication number
CN218123390U
CN218123390U CN202222049628.3U CN202222049628U CN218123390U CN 218123390 U CN218123390 U CN 218123390U CN 202222049628 U CN202222049628 U CN 202222049628U CN 218123390 U CN218123390 U CN 218123390U
Authority
CN
China
Prior art keywords
base island
pins
type
power device
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202222049628.3U
Other languages
English (en)
Inventor
李阳德
付晓辉
杨凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Bright Power Semiconductor Co Ltd
Original Assignee
Shanghai Bright Power Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Bright Power Semiconductor Co Ltd filed Critical Shanghai Bright Power Semiconductor Co Ltd
Priority to CN202222049628.3U priority Critical patent/CN218123390U/zh
Application granted granted Critical
Publication of CN218123390U publication Critical patent/CN218123390U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本申请提供一种引线框架、封装结构及电子设备，所述引线框架包括：至少一个基岛，每个基岛包括用于承载芯片的第一表面及与第一表面相对的第二表面，至少一个基岛的第二表面的至少部分外露于封装体表面以作为散热部件；至少一个第一类引脚，其与一基岛直接连接以作为散热引脚；多个第二类引脚，其至少部分第二类引脚与基岛分离，所述第一类引脚的宽度大于所述第二类引脚的宽度。本申请能够大幅度提升整体的散热性能，并能够减少安装在PCB板的尺寸和空间。

Description

引线框架、封装结构及电子设备
技术领域
本申请涉及芯片封装技术领域，尤其涉及一种引线框架、封装结构及电子设备。
背景技术
芯片封装具有安放、固定、密封、保护芯片和增强散热性能作用，可以隔绝外界污染及外力对芯片的破坏。目前封装形式多种多样，例如SOP(Small Outline Package，小尺寸封装)贴片式封装技术、DIP(Dual In-line Package，双列直插式封装)直插式封装技术。
快充芯片的结构大多采用集成电路(IC)+功率器件(例如场效应晶体管MOS或氮化镓晶体管GaN)等方式，但随着快充芯片功率越来越大，整体温升也越来越高，常规的封装(例如SOP、DIP)已不能满足其散热要求，导致封装结构在集成度高的情况下散热困难。
实用新型内容
本申请提供一种引线框架、封装结构及电子设备，用以解决现有技术中封装结构在集成度高的情况下散热困难的问题。
第一方面，一种引线框架，所述引线框架包括：
至少一个基岛，每个基岛包括用于承载芯片的第一表面及与所述第一表面相对的第二表面，至少一个基岛包括第一基岛，所述第一基岛的第二表面的至少部分外露于封装体的表面以作为散热部件；
至少一个第一类引脚，与所述第一基岛直接连接以作为散热引脚；
多个第二类引脚，其中至少部分第二类引脚与所述第一基岛分离，所述第一类引脚的宽度大于所述第二类引脚的宽度。
在本申请的一实施例中，每个第一类引脚包括依次连接的根部和延伸部，所述根部与所述第一基岛直接连接，每个所述延伸部连接在至少一个所述根部远离所述第一基岛的一端，每个所述延伸部还至少部分露出所述封装体。
在本申请的一实施例中，所述第一类引脚的每个延伸部同时连接多个根部中的至少两个，每个根部以预设倾斜角度与所述第一基岛直接连接。
在本申请的一实施例中，还包括至少一连接筋，所述第一类引脚的一延伸部通过该连接筋与第一类引脚的另一延伸部连接。
在本申请的一实施例中，所述第一类引脚与和所述第一类引脚位于所述第一基岛的同一侧的第二类引脚之间的距离大于2mm。
在本申请的一实施例中，所述第一基岛露出封装体表面的部分与每个引脚的延伸部露出封装体表面的部分之间的距离均大于2mm。
在本申请的一实施例中，每个所述第一类引脚的宽度为4mm～5mm。
第二方面，本申请还提供一种封装结构，所述封装结构包括第一方面所述的引线框架。
在本申请的一实施例中，所述封装结构还包括第一控制芯片、第一功率器件以及封装体，所述封装体用于封装所述第一控制芯片、所述第一功率器件以及所述引线框架，所述至少一个基岛包括第一基岛，所述第一控制芯片和所述第一功率器件贴装在所述第一基岛的第一表面上，所述第一基岛的第二表面的至少部分外露于封装体的表面以作为散热部件。
在本申请的一实施例中，所述第一控制芯片通过打线方式与第一功率器件、第一基岛以及部分的第二类引脚连接，第一功率器件通过打线方式与第一基岛和部分的第二类引脚连接。
在本申请的一实施例中，所述封装结构还包括第一控制芯片、第一功率器件、第二功率器件以及封装体，所述封装体用于封装所述第一控制芯片、所述第一功率器件、所述第二功率器件以及所述引线框架，所述至少一个基岛包括第一基岛和第二基岛，所述第一功率器件和所述第二功率器件贴装在所述第一基岛的第一表面上，所述第一控制芯片贴装在第二基岛的第一表面上，所述第一基岛的第二表面的至少部分外露于封装体的表面以作为散热部件。
在本申请的一实施例中，所述第一功率器件通过打线方式与所述第二功率器件和部分的第二类引脚连接，所述第一控制芯片通过打线方式分别与第一功率器件、第二功率器件、第二基岛以及部分的第二类引脚连接。
在本申请的一实施例中，所述第一基岛的面积大于所述第二基岛的面积。
在本申请的一实施例中，所述外露于封装体表面的第一基岛的面积占所述第一基岛的总面积的45％～55％。
在本申请的一实施例中，所述第一控制芯片为IC控制芯片，所述第一功率器件为氮化镓晶体管。
在本申请的一实施例中，所述外露于封装体表面的第一基岛的面积占所述第一基岛的总面积的35％～45％。
在本申请的一实施例中，所述第一控制芯片为IC控制芯片，所述第一、第二功率器件均为晶体管。
第三方面，本申请还提供一种电子设备，所述电子设备包括如第二方面所述的封装结构。
本申请提供的一种引线框架、封装结构及电子设备，通过提供的第一类引脚作为宽引脚以增加散热面积以及提供至少一个基岛作为外露的散热部件，能够大幅度提升整体的散热性能，并且在同一个封装体内设置至少一个基岛，可以实现将控制芯片和功率器件(例如MOS器件或GaN器件)一起封装在同一个封装内，能够减少安装在PCB板的尺寸和空间。
附图说明
为了更清楚地说明本申请或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的引线框架第一实施例的立体图；
图2是本申请实施例提供的引线框架第一实施例经过封装后的侧面视图；
图3是本申请实施例提供的引线框架第一实施例经过封装后的背面视图；
图4是本申请实施例提供的引线框架第二实施例的立体图；
图5是本申请实施例提供的封装结构第一实施例的正面剖视图；
图6是本申请实施例提供的封装结构第二实施例的正面剖视图。
附图标记：
100：引线框架； 110：第一基岛； 120：第一引脚；
130：第二引脚； 140：第二基岛； 150：IC控制芯片；
160：GaN器件； 170：第一MOS器件； 180：第二MOS器件；
111：第一表面； 112：第二表面； 113：固定脚；
121：第一根部； 122：第二根部； 123：第三根部；
124：第四根部； 125：第一延伸部； 126：第二延伸部；
127：连接筋； 190：封装体。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。
为了解决现有技术中封装结构在集成度高的情况下散热困难的问题，本申请提供的一种引线框架、封装结构及电子设备，通过提供的第一类引脚作为宽引脚以增加散热面积以及提供至少一个基岛作为外露的散热部件，能够大幅度提升整体的散热性能，并且在同一个封装体内设置至少一个基岛，可以实现将控制芯片和功率器件(例如MOS器件或GaN器件)一起封装在同一个封装内，能够减少安装在PCB板的尺寸和空间，提高集成度。
在本申请的一实施例中，一种引线框架包括至少一个基岛、至少一个第一类引脚以及多个第二类引脚。
示例性地，至少一个基岛可以包括一个基岛，也可以包括两个基岛，或者多个基岛，故本申请对于基岛的数量不做限定。每个基岛包括用于承载芯片的第一表面及与所述第一表面相对的第二表面。至少一个基岛的第二表面的至少部分外露于封装后的表面以作为散热部件，可以是部分或全部外露于封装后的表面。基岛可以是由金属材料(如铜、铝等)制作形成，以增强对芯片的散热性能。
示例性地，至少一个第一类引脚可以包括一个第一类引脚，也可以包括两个第一类引脚，或者多个第一类引脚，故本申请对于第一引脚的数量不做限定。每个第一类引脚与一个基岛直接连接以作为散热引脚。
示例性地，多个第二类引脚包括至少两个或两个以上的第二类引脚。至少部分第二类引脚与基岛分离。例如，若包括一个基岛(例如第一基岛)，那么第二类引脚可均与第一基岛分离；若包括两个基岛(例如第一基岛和第二基岛)，那么第二类引脚可均与第一基岛分离，但部分的第二类引脚可与第二基岛直接连接，剩余部分的第二类引脚与第二基岛分离(例如不直接连接)。
示例性的，每个第一类引脚的宽度是大于每个第二类引脚的宽度。第一类引脚和第二类引脚可作为后续封装体的功能性引脚与外界电连接。
示例性地，第一类引脚或者第一类引脚和部分的第二类引脚位于一基岛的一侧，剩余部分的第二类引脚位于该基岛的另一侧。例如第一类引脚包括1个第一引脚，第二类引脚包括9个第二引脚，那么第一引脚和1个第二引脚位于一基岛的一侧，剩余8个第二引脚位于该基岛的另一侧。
需要说明的是，第一类引脚的总引脚数量和第二类引脚的总引脚数量可根据基岛贴装的芯片的功能而定，本申请对此不做限定。
例如，第一类引脚的总引脚数量为1～2个，第二类引脚的总引脚数量为8～10个。
由此可知，本申请提供的一种引线框架，该引线框架通过提供的第一类引脚作为宽引脚以增加散热面积及提供至少一个基岛作为外露的散热部件，能够大幅度提升整体的散热性能。例如，本申请通过将至少一个基岛设置为散热基岛和将部分引脚设置为散热宽引脚，并且散热宽引脚与散热基岛是直接连接的，那么可以满足功耗为65W的芯片进行散热。而现有技术中若不设置散热基岛和散热引脚，一般只可满足功耗为30W的芯片进行散热。
下面结合图1-图6描述本申请的引线框架、封装结构及电子设备。
实施例一：
请参考图1～图3，图1是本申请实施例提供的引线框架第一实施例的立体图，图2是本申请实施例提供的引线框架第一实施例封装后的侧面视图，图3是本申请实施例提供的引线框架第一实施例封装后的背面视图。一种引线框架100包括第一基岛110、属于第一类引脚的第一引脚120以及属于第二类引脚的第二引脚130。
示例性地，第一基岛110包括用于承载芯片的第一表面111及与第一表面111相对的第二表面112，第一基岛110的第二表面112的至少部分外露于封装后的表面以作为散热部件。也就是说，第一基岛110的第二表面112(即背面)可以部分或全部外露于封装后的表面(见图3示出的第一基岛110内部的方框)。
示例性地，第一引脚120与第一基岛110直接连接以作为散热引脚。每个第二引脚130均与第一基岛110分离，即每个第二引脚130均不与第二基岛110直接连接。第一引脚120的宽度大于第二引脚130的宽度，以增大和外部电路板的连接面积，增强向封装体外散热的效果。
例如，第一引脚120的宽度为4mm～5mm，第二引脚130的宽度为0.37mm～0.47mm。因此，通过设置第一引脚120为宽引脚，提高封装后的封装体通过第一引脚120向外散热的性能，能够满足功率器件的散热需求。
示例性地，如图1所示，第一基岛110相对于第一引脚120和第二引脚130的最高处下沉预设高度。例如，第一引脚120的最高处平面和第二引脚130的最高处平面是相平的，而整个第一基岛110是下沉的，形成凹陷式结构，该种凹陷式结构可使得第一基岛110的第二表面可以部分露出封装体，在芯片安装于电路板上时，贴合于电路板上的对应焊盘，以向封装体外进行芯片的散热。
示例性地，第一引脚120和与第一引脚120相邻的1个第二引脚130位于第一基岛110的一侧，其它的8个第二引脚130位于第一基岛110的另一侧。使得第一基岛110的两侧引脚分布合理，封装结构的尺寸更小。
在本申请的一些实施例中，第一引脚120包括依次连接的根部和延伸部。所述根部包括第一根部121、第二根部122、第三根部123以及第四根部124；所述延伸部包括第一延伸部125和第二延伸部126。第一根部121、第二根部122、第三根部123以及第四根部124间隔设置。第一～第四根部(121～124)的设置可满足加工工艺的设计需求。
第一根部121、第二根部122、第三根部123以及第四根部124均与第一基岛110直接连接。第一延伸部125同时连接在第一根部121和第二根部122远离第一基岛110的一端，第二延伸部126同时连接在第三根部123和第四根部124远离第一基岛110的一端。
示例性地，第一根部121、第二根部122、第三根部123以及第四根部124均以预设倾斜角度与第一基岛110连接，由此形成第一基岛110相对于第一引脚120的最高处下沉预设高度。
在本申请的一些实施例中，第一引脚120还包括一连接筋127，第一延伸部125通过连接筋127与第二延伸部126连接。连接筋127的设置可以防止封装时塑封料从第一延伸部125和第二延伸部126之间的间隙溢出。在芯片进行塑封时，可能会有多余的塑封材料从各个引脚之间溢出，而需要在后续步骤中将溢出的塑封料切除，由于第一引脚120的延伸部之间间隙较小，切除操作难以进行，因此增加连接筋127，防止塑封时塑封材料在延伸部之间溢出，便于后续操作。
在本申请的一些实施例中，在第一基岛110的两侧设有固定脚113，所述固定脚连接于第一基岛，并至少部分露出封装体，以用于封装时固定第一基岛110。
在本申请的一些实施例中，第一引脚120与其同侧相邻的第二引脚130的距离大于2mm，第一基岛110与第一引脚120和每个第二引脚130的距离均大于2mm，这样设置可以满足引脚间的安全间距。
实施例二：
请参考图4，图4本申请实施例提供的引线框架第二实施例的立体图。一种引线框架100包括第一基岛110、属于第一类引脚的第一引脚120、属于第二类引脚的第二引脚130以及第二基岛140。
图4与图1的区别在于，图1是单基岛的引线框架，图2是双基岛的引线框架，由于有些芯片中的IC控制芯片和功率器件(例如MOS器件)需要承受的电压不同，不宜设置在同一个基岛，所以需要设置两个基岛来承载。
示例性地，双基岛的引线框架包括第一基岛110和第二基岛140，在一个封装体内设置两个基岛，结构紧凑，可以提高生产效率。第一基岛110包括用于承载功率器件的第一表面111及与第一表面111相对的第二表面112，第一基岛110的第二表面112的至少部分外露于封装后的表面以作为散热部件。也就是说，第一基岛110的第二表面112(即背面)可以部分或全部外露于封装后的表面。
第一基岛110可用于承载功率器件(例如MOS器件)；第二基岛140用于承载控制芯片。第一基岛110的面积比第二基岛140的面积大，将第一基岛110的面积尽可能的设计成大尺寸，能够进一步提高芯片的散热性能，并可承载多个功率器件，提高了集成度，可使封装外围的电路进一步简化，进而降低成本。
示例性地，图4示出了1个第一引脚120和9个第二引脚130。1个第一引脚120与第一基岛110直接连接以作为散热引脚，9个第二引脚130均与第一基岛110分离。但有2个第二引脚130与第二基岛140直接连接，其它7个第二引脚130均与第二基岛140分离。
示例性的，第一引脚120的宽度为4mm～5mm，第二引脚130的宽度为0.37mm～0.47mm。因此，通过设置第一引脚120为宽引脚，提高了封装后的封装体通过第一引脚120向外散热的性能，能够满足功率器件的散热需求。
示例性地，第一基岛110相对于第一引脚120、第二引脚130以及第二基岛140的最高处下沉预设高度。例如，第一引脚120、第二引脚130以及第二基岛140的最高处平面是相平的，而整个第一基岛110是下沉的，形成凹陷式结构，该种凹陷式结构可使得第一基岛110的第二表面可以部分露出封装体，在芯片安装于电路板上时，贴合于电路板上的对应焊盘，以向封装体外进行芯片的散热。
示例性地，第一引脚120和1个第二引脚130位于第一基岛110的一侧，其它的8个第二引脚130和第二基岛140位于第一基岛110的另一侧，并且其它的8个第二引脚130是围绕在第二基岛140的三面，这样的布局能使得第一基岛110、第二基岛140的两侧引脚分布合理，封装结构的尺寸更小。
在本申请的一些实施例中，第一引脚120包括依次连接的根部和延伸部。所述根部包括第一根部121、第二根部122、第三根部123以及第四根部124；所述延伸部包括第一延伸部125和第二延伸部126。第一根部121、第二根部122、第三根部123以及第四根部124间隔设置。
第一根部121、第二根部122、第三根部123以及第四根部124均与第一基岛110直接连接。第一延伸部125同时连接在第一根部121和第二根部122远离第一基岛110的一端，第二延伸部126同时连接在第三根部123和第四根部124远离第一基岛110的一端。
在本申请的一些实施例中，第一引脚120还包括一连接筋127，第一延伸部125通过连接筋127与第二延伸部126连接。连接筋127设置的目的可以防止封装时塑封料溢出。
在本申请的一些实施例中，第一引脚120与其同侧相邻的第二引脚130的距离大于2mm，第一基岛110与第一引脚120和每个第二引脚130的距离均大于2mm，这样设置可以满足引脚间的安全间距。
示例性地，本申请还提供了一种封装结构，该封装结构包括本申请所述的引线框架。
实施例三：
请参考图5，图5是本申请实施例提供的封装结构第一实施例的正面剖视图。一种封装结构300包括引线框架100、IC控制芯片150、GaN器件160以及封装体190。封装体190用于采用塑封料封装引线框架100、IC控制芯片150以及GaN器件160。引线框架100的第一类引脚和第二类引脚部分露出封装体190外，引线框架100的结构与上述实施例一的结构一样，在此不再赘述。
示例性地，IC控制芯片150和GaN器件160均承载在第一基岛110上，第一基岛110还作为散热部件。
示例性地，引线框架100包括1个属于第一类引脚的第一引脚120和9个属于第二类引脚的第二引脚130。第一引脚120和与其相邻的第二引脚130位于第一基岛110的第一侧，另外8个第二引脚130位于第一基岛110的与第一侧相对的第二侧。
示例性地，IC控制芯片150通过打线方式与GaN器件160、第一基岛110以及部分的第二引脚130连接。GaN器件160通过打线方式与第一基岛110和部分的第二引脚130连接。
示例性地，第一基岛110外露于封装体表面的面积占第一基岛110的总面积的35％～45％，能极大地提高对芯片封装结构的散热效率。
实施例四：
请参考图6，图6是本申请实施例提供的封装结构第二实施例的正面视图。一种封装结构300包括引线框架100、IC控制芯片150、第一MOS器件170、第二MOS器件180以及封装体190。封装体190用于使用塑封料封装引线框架100、IC控制芯片150、第一MOS器件170以及第二MOS器件180。引线框架100的第一类引脚和第二类引脚部分露出封装体190外，引线框架100的结构与上述实施例二的结构一样，在此不再赘述。
示例性地，第一MOS器件170和第二MOS器件180均承载在第一基岛110上，IC控制芯片150承载在第二基岛140上。第一基岛110大于第二基岛140，第一基岛110的宽度尺寸的增加也相应扩大了第一基岛的承载面积，有利于第一MOS器件170和第二MOS器件180的散热，有效地降低了封装后第一MOS器件170和第二MOS器件180的温升，提高散热效率。
示例性地，引线框架100包括1个属于第一类引脚的第一引脚120和9个属于第二类引脚的第二引脚130。第一引脚120和与其相邻的第二引脚130位于第一基岛110的第一侧，另外8个第二引脚130位于第一基岛110的与第一侧相对的第二侧，并且这8个第二引脚130围绕在第二基岛140的三面。
示例性地，第一MOS器件170通过打线方式与第二MOS器件180和部分第二引脚130连接，IC控制芯片150通过打线方式分别与第一MOS器件170和第二MOS器件180、第一基岛110以及部分的第二引脚130连接。
示例地，第一引脚120与其相邻的第二引脚130的距离大于2mm，第一基岛110与第一引脚120和每个第二引脚130的距离均大于2mm，这样设置可以满足引脚间的间距。
示例性地，第一基岛110外露于封装后表面的面积占第一基岛110的总面积的35％～45％，能极大地提高对芯片封装结构的散热效率。
需要说明的是，上述实施例一～实施例四中相同部件之间的功能结构可以相互参照。
在本申请一些实施例中，本申请还提供一种电子设备，所述电子设备包括如上所述的封装结构。
以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (18)

1.一种引线框架，其特征在于，所述引线框架包括：
至少一个基岛，每个基岛包括用于承载芯片的第一表面及与所述第一表面相对的第二表面，至少一个基岛包括第一基岛，所述第一基岛的第二表面的至少部分外露于封装体的表面以作为散热部件；
至少一个第一类引脚，与所述第一基岛直接连接以作为散热引脚；
多个第二类引脚，其中至少部分第二类引脚与所述第一基岛分离，所述第一类引脚的宽度大于所述第二类引脚的宽度。
2.根据权利要求1所述的引线框架，其特征在于，每个第一类引脚包括依次连接的根部和延伸部，所述根部与所述第一基岛直接连接，每个所述延伸部连接在至少一个所述根部远离所述第一基岛的一端，每个所述延伸部还至少部分露出所述封装体。
3.根据权利要求2所述的引线框架，其特征在于，所述第一类引脚的每个延伸部同时连接多个根部中的至少两个，每个根部以预设倾斜角度与所述第一基岛直接连接。
4.根据权利要求3所述的引线框架，其特征在于，还包括至少一连接筋，所述第一类引脚的一延伸部通过该连接筋与第一类引脚的另一延伸部连接。
5.根据权利要求1或2所述的引线框架，其特征在于，所述第一类引脚与和所述第一类引脚位于所述第一基岛的同一侧的第二类引脚之间的距离大于2mm。
6.根据权利要求1或2所述的引线框架，其特征在于，所述第一基岛露出封装体表面的部分与每个引脚的延伸部露出封装体表面的部分之间的距离均大于2mm。
7.根据权利要求1或2所述的引线框架，其特征在于，每个所述第一类引脚的宽度为4mm～5mm。
8.一种封装结构，其特征在于，所述封装结构包括如权利要求1～7任一项所述的引线框架。
9.根据权利要求8所述的封装结构，其特征在于，所述封装结构还包括第一控制芯片、第一功率器件以及封装体，所述封装体用于封装所述第一控制芯片、所述第一功率器件以及所述引线框架，所述至少一个基岛包括第一基岛，所述第一控制芯片和所述第一功率器件贴装在所述第一基岛的第一表面上，所述第一基岛的第二表面的至少部分外露于封装体的表面以作为散热部件。
10.根据权利要求9所述的封装结构，其特征在于，所述第一控制芯片通过打线方式与第一功率器件、第一基岛以及部分的第二类引脚连接，第一功率器件通过打线方式与第一基岛和部分的第二类引脚连接。
11.根据权利要求8所述的封装结构，其特征在于，所述封装结构还包括第一控制芯片、第一功率器件、第二功率器件以及封装体，所述封装体用于封装所述第一控制芯片、所述第一功率器件、所述第二功率器件以及所述引线框架，所述至少一个基岛包括第一基岛和第二基岛，所述第一功率器件和所述第二功率器件贴装在所述第一基岛的第一表面上，所述第一控制芯片贴装在第二基岛的第一表面上，所述第一基岛的第二表面的至少部分外露于封装体的表面以作为散热部件。
12.根据权利要求11所述的封装结构，其特征在于，所述第一功率器件通过打线方式与所述第二功率器件和部分的第二类引脚连接，所述第一控制芯片通过打线方式分别与第一功率器件、第二功率器件、第二基岛以及部分的第二类引脚连接。
13.根据权利要求11所述的封装结构，其特征在于，所述第一基岛的面积大于所述第二基岛的面积。
14.根据权利要求9所述的封装结构，其特征在于，所述外露于封装体表面的第一基岛的面积占所述第一基岛的总面积的45％～55％。
15.根据权利要求9所述的封装结构，其特征在于，所述第一控制芯片为IC控制芯片，所述第一功率器件为氮化镓晶体管。
16.根据权利要求11所述的封装结构，其特征在于，所述外露于封装体表面的第一基岛的面积占所述第一基岛的总面积的35％～45％。
17.根据权利要求11所述的封装结构，其特征在于，所述第一控制芯片为IC控制芯片，所述第一、第二功率器件均为晶体管。
18.一种电子设备，其特征在于，所述电子设备包括如权利要求8～17任一项所述的封装结构。
CN202222049628.3U 2022-08-04 2022-08-04 引线框架、封装结构及电子设备 Active CN218123390U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202222049628.3U CN218123390U (zh) 2022-08-04 2022-08-04 引线框架、封装结构及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202222049628.3U CN218123390U (zh) 2022-08-04 2022-08-04 引线框架、封装结构及电子设备

Publications (1)

Publication Number Publication Date
CN218123390U true CN218123390U (zh) 2022-12-23

Family

ID=84521822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202222049628.3U Active CN218123390U (zh) 2022-08-04 2022-08-04 引线框架、封装结构及电子设备

Country Status (1)

Country Link
CN (1) CN218123390U (zh)

Similar Documents

Publication Publication Date Title
KR101127199B1 (ko) 반도체장치
US20130105974A1 (en) Semiconductor package featuring flip-chip die sandwiched between metal layers
US8951847B2 (en) Package leadframe for dual side assembly
US20070108560A1 (en) Stackable power semiconductor package system
US20040124508A1 (en) High performance chip scale leadframe package and method of manufacturing the package
US20120181676A1 (en) Power semiconductor device packaging
KR20120051902A (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
KR20080023744A (ko) 방열기를 가지는 전자 모듈 어셈블리
US8093695B2 (en) Direct contact leadless flip chip package for high current devices
US7361995B2 (en) Molded high density electronic packaging structure for high performance applications
US10504823B2 (en) Power semiconductor device with small contact footprint and the preparation method
US6791172B2 (en) Power semiconductor device manufactured using a chip-size package
US8963303B2 (en) Power electronic device
CN218123390U (zh) 引线框架、封装结构及电子设备
CN210296342U (zh) 应用于电源转换装置的多芯片封装结构及封装框架阵列
US20120181677A1 (en) Semiconductor device package with two component lead frame
JP2651427B2 (ja) 半導体装置の製造方法
KR20030045950A (ko) 방열판을 구비한 멀티 칩 패키지
CN211182198U (zh) 一种多基岛引线框架及sop封装结构
CN115939099A (zh) 多芯片封装结构及封装方法
US20080185698A1 (en) Semiconductor package structure and carrier structure
KR100220249B1 (ko) 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지
US20040113263A1 (en) Semiconductor package structure provided with heat sink fan
CN209896055U (zh) 一种多基岛引线框架及电源转换模块的qfn封装结构
CN107749408B (zh) 一种弹性导热件露出封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant