CN210296342U - 应用于电源转换装置的多芯片封装结构及封装框架阵列 - Google Patents

应用于电源转换装置的多芯片封装结构及封装框架阵列 Download PDF

Info

Publication number
CN210296342U
CN210296342U CN201921047488.8U CN201921047488U CN210296342U CN 210296342 U CN210296342 U CN 210296342U CN 201921047488 U CN201921047488 U CN 201921047488U CN 210296342 U CN210296342 U CN 210296342U
Authority
CN
China
Prior art keywords
base island
chip
package
base
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921047488.8U
Other languages
English (en)
Inventor
胡黎强
周占荣
李阳德
陈家旺
张辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Bright Power Semiconductor Co Ltd
Original Assignee
Shanghai Bright Power Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=70100848&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN210296342(U) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Shanghai Bright Power Semiconductor Co Ltd filed Critical Shanghai Bright Power Semiconductor Co Ltd
Priority to CN201921047488.8U priority Critical patent/CN210296342U/zh
Application granted granted Critical
Publication of CN210296342U publication Critical patent/CN210296342U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

本实用新型提供了一种应用于电源转换装置的多芯片封装结构及封装框架阵列。在多芯片封装结构中，通过在封装框架上分别设置有第一基岛、第二基岛和第三基岛，并进一步将形成有驱动模块的第一芯片、形成有功率管器件的第二芯片和形成有二极管的第三芯片分别设置在不同的基岛上。如此一来，即可以在保证散热效果的基础上，有效提高了封装结构的集成度，并且不论采用的是阴极衬底的二极管还是阳极衬底的二极管，均能够实现二极管的阳极连接至第二基岛的漏极引脚上，有效提高了二极管的应用灵活性，避免受到二极管的类型限制，有利于节省制备成本。

Description

应用于电源转换装置的多芯片封装结构及封装框架阵列
技术领域
本实用新型涉及集成电路封装技术领域，特别涉及一种应用于电源转换装置的多芯片封装结构，以及一种应用于多芯片封装结构的封装框架阵列。
背景技术
目前，随着集成电路生产工艺的发展，越来越多的高压器件也趋于集成化发展。这个特点在电源转换装置上表现得尤为明显。在传统的电源转换装置原来由分立器件去实现的外围电路，越来越多的外围器件随着集成电路工艺的发展可集成到IC芯片内。在这种发展趋势下，电源转换装置类的产品体积越做越小巧，产品体积在减小的同时，成本也同时在降低。
电源转换装置中包含的比较常见的模块有整流模块、DC-DC电源转换模块。常见的家电产品中的电源转换装置中的整流模块通常是直接接市电，将交流电的市电直接转换成直流电，通过DC-DC电源转换模块将直流电转换成所需要规格的直流电。对应于此种DC-DC电源转换模块中，通常会包含功率管，驱动功率管的主控芯片。在DC-DC的开关电源中还会包括续流二极管。当前市面中对于DC-DC的开关电源转换装置中，比较常见的是功率管、驱动功率管的主控芯片封装在一块以减少开关电源转换装置中分立器件的数目，提高装置的集成度，同时降低成本。在此种封装结构中，比较常见引线框架包含两个两基岛来分别承载功率管和驱动功率管的主控芯片。
由于传统封装框架结构的限制，中小功率的电源转换装置的封装模块集成度的进一步提高，难以满足安全间距和散热等要求。因此，电源转换装置封装模块的外围电路无法进一步简化而减小电源转换装置的体积或者降低电源转换装置的成本。
实用新型内容
本实用新型的目的在于提供一种多芯片的封装结构，以实现在不增大传统封装结构尺寸的前提下，提高电源转换装置封装模块的集成度，满足电源转换装置封装模块的散热要求和封装在同一模块内芯片之间、引脚之间以及芯片与引脚之间的安全间距。
为解决上述技术问题，本实用新型提供一种多芯片封装结构，包括：
封装框架，所述封装框架包括共面分布的第一基岛、第二基岛、第三基岛以及多个引脚；
第一芯片，设置在所述第一基岛上，所述第一芯片上形成有驱动模块；
第二芯片，设置在所述第二基岛上，所述第二芯片上形成有功率管器件，所述功率管器件的漏极与所述第二基岛贴合而电性连接所述第二基岛；以及，
第三芯片，设置在所述第三基岛上，所述第三芯片上形成有二极管，所述二极管与所述第三基岛电性连接；
其中，所述多个引脚至少包括分别与所述第二基岛和所述第三基岛直连的两个引脚，且所述第二基岛面积大于所述第一基岛的面积和所述第三基岛的面积。
可选的，所述多个引脚包括与所述第三基岛分离的阴极引脚，所述二极管的阳极与所述第三基岛贴合而与所述第三基岛电性连接，所述二极管的阴极通过键合引线和所述阴极引脚电性连接。
可选的，所述多个引脚包括与所述第三基岛直连的阴极引脚，所述二极管的阴极与所述第三基岛贴合而与所述第三基岛电性连接。
可选的，所述第二基岛至少部分本体位于所述第一基岛和所述第三基岛之间。
可选的，所述第二基岛还具有一相对于本体凸出的凸出部，所述凸出部向所述第一基岛或所述第三基岛凸出，与所述第一基岛或所述第三基岛的侧边平行。
可选的，所述与第二基岛直连的引脚为漏极引脚，所述漏极引脚设置于所述第二基岛的凸出部远离所述第一基岛或者第三基岛的侧边上。
可选的，与所述第三基岛直连的引脚为第三引脚，所述第三引脚设置在所述第三基岛远离凸出部的一侧。
可选的，所述第三基岛还具有一相对于本体凸出的延伸端，所述延伸端向所述第二基岛延伸。
可选的，所述分别与所述第二基岛和所述第三基岛直连的两个引脚位于所述封装结构的两侧。
可选的，所述多芯片封装结构还包括塑封料，所述塑封料包覆所述封装框架的表面、所述封装框架表面承载的所述第一芯片、所述第二芯片和所述第三芯片以及所述封装框架相对承载芯片表面的另一表面。
可选的，所述电源转换装置中为DC-DC开关电源转换装置，所述二极管为续流二极管，所述功率管为开关功率管，所述驱动模块控制所述开关功率管。
基于如上所述的多芯片封装结构，本实用新型还提供了一种封装框架阵列，包括多个封装框架，其中，每个所述封装框架包括：
第一基岛，用于承载形成有驱动模块的第一芯片；
第二基岛，用于承载形成有功率管器件的第二芯片；
第三基岛，用于承载形成有二极管的第三芯片；以及，
多个引脚，所述多个引脚至少包括分别与所述第二基岛和所述第三基岛直连的两个引脚，且所述第二基岛面积大于所述第一基岛的面积和所述第三基岛的面积。
可选的，所述二极管的阴极通过导电材料与所述第三基岛直接贴合。
可选的，所述多个封装框架在第一方向和第二方向上呈阵列式排布，所述第一方向和所述第二方向垂直；
以及，所述封装框架中的所述第一基岛、所述第二基岛和所述第三基岛沿着第一方向设置，所述多个引脚沿着所述第一方向设置在所述封装框架的两侧，以及每一所述引脚均沿着第二方向延伸。
可选的，在第二方向上相邻的两个封装框架中，其中一个封装框架上的引脚嵌入至另一个封装框架上相邻的两个引脚之间。
可选的，所述引脚具有内引脚和外引脚，所述内引脚靠近基岛，所述外引脚与所述内引脚连接并沿着所述第二方向延伸；
以及，在第二方向上相邻的两个封装框架中，其中一个封装框架上的外引脚嵌入至另一个封装框架上相邻的两个外引脚之间。
可选的，所述封装框架阵列应用于DC-DC开关电源转换装置的封装。
在本实用新型提供的多芯片封装结构中，通过在封装框架上分别设置有第一基岛、第二基岛和第三基岛，从而使得形成有驱动模块的第一芯片、形成有功率管器件的第二芯片和形成有二极管的第三芯片能够分别设置在不同的基岛上。如此，不仅实现了不同芯片能够封装于同一封装结构中，提高了封装结构的集成度；并且，基于第三芯片独立于第二芯片而设置在第三基岛上，则不论所采用的二极管是基于阳极衬底还是基于阴极衬底，此时均可以直接利用键合引线实现二极管的阳极连接至第二基岛的漏极引脚。如此，即实现了二极管的灵活选用，避免出现如现有的封装结构中仅能够采用阳极衬底的二极管的限制。
并且，本实用新型中还使得用于承载功率管器件的第二基岛的面积均大于第一基岛和第三基岛的面积，有利于提高第二基岛的散热效果，满足电源转换装置的封装结构的散热要求；
此外，虽然本实用新型中将第一芯片、第二芯片和第三芯片同时封装于同一封装结构中，然而仍能够保证各个芯片以、各个引脚以及芯片与引脚之间的安全间距，确保所构成的封装结构的性能。例如，可以使封装结构的塑封料进一步包覆封装框架的正面和背面，如此，尽管在小尺寸的封装结构内集成三个芯片，仍可以满足芯片之间以及引脚之间安全间距的要求，有利于实现封装结构的小型化。
附图说明
图1为本实用新型实施例一中的多芯片封装结构的示意图；
图2为本实用新型实施例一中的多芯片封装结构其封装框架的结构示意图；
图3为本实用新型实施例二中的多芯片封装结构的示意图；
图4为本实用新型实施例三中的多芯片封装结构的示意图；
图5为本实用新型实施例四中的多芯片封装结构的示意图；
图6为本实用新型实施例提供的另一种封装框架的示意图；
图7为本实用新型实施例五中的多芯片封装结构的示意图；
图8为本实用新型实施例提供的一种封装框架阵列的排布示意图；
图9为本实用新型实施例提供的一种封装框架阵列的其中一个封装框架的结构示意图。
其中，附图标记如下：
100-封装框架；
110-第一基岛；
120-第二基岛；
121-凸出部；
130-第三基岛；
131-延伸端；
140-塑封锁孔；
210-第一芯片；
220-第二芯片；
230-第三芯片；
230A-阳极；
230C-阴极；
300-键合引线；
P1-第一类型引脚；
P2-第二类型引脚；
P-I-内引脚；
P-O-外引脚；
P11-第一引脚；
P12-第二引脚；
P13-第三引脚；
P21-第四引脚；
P22-第五引脚；
P23-第六引脚。
具体实施方式
以下结合附图和具体实施例对本实用新型提出的一种多芯片封装结构以及一种应用于多芯片封装结构的封装框架阵列作进一步详细说明。根据下面说明，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。
实施例一
图1为本实用新型实施例一中的多芯片封装结构的示意图，图2为本实用新型实施例一中的多芯片封装结构其封装框架的结构示意图。结合图1和图2所示，所述多芯片封装结构包括：封装框架100以及封装在所述封装框架100上的第一芯片210、第二芯片220和第三芯片230。
具体参考图2所示，所述封装框架100包括多个基岛和多个引脚。其中，所述多个引脚设置在所述基岛的两侧。其中，所述多个引脚包括第一类型引脚P1和第二类型引脚P2，所述第一类型引脚P1与所述基岛接触连接(即，所述第一类型引脚P1与所述基岛直连)，并且可以在每一基岛上均设置有所述第一类型引脚P1。需要说明的是，所述第一类型引脚P1不仅可以用于实现基岛的电性引出，并且还可以进一步提高基岛的散热效果。以及，所述第二类型引脚P2分离于所述基岛设置，并且所述第二类型引脚P2能够通过键合引线300与设置于基岛上的芯片电连接。
结合参考图1和图2，所述多个基岛分别包括第一基岛110、第二基岛120和第三基岛130。基于此，本实施例中，可使所述第一基岛110、第二基岛120和第三基岛130上均设置有与基岛直连的第一类型引脚P1，其中与第一基岛110直连的第一类型引脚P1可定义为第一引脚P11，与第二基岛120直连的第一类型引脚P1可定义为第二引脚P12，以及与第三基岛130直连的第一类型引脚P1可定义为第三引脚P13。
所述第一芯片210设置在所述第一基岛110上，所述第二芯片220设置在所述第二基岛120上，以及所述第三芯片230设置在第三基岛130上。
本实施例中，所述封装结构例如可以应用于电源转换装置。具体的，所述电源转换装置可以为DC-DC开关电源转换装置。基于此，则所述第一芯片210上可形成有驱动模块，所述驱动模块例如电源转换装置中控制功率管工作的驱动模块。所述第二芯片220上形成有功率管器件，以及所述第三芯片230上形成有二极管。在一些具体的实施中，若电源转换装置具体为开关电源，所述功率管器件则为功率开关器件，对应的所述二极管可进一步为续流二极管。
进一步的，所述第一芯片210可通过键合引线300与所述第二芯片220电性连接，以使所述驱动模块和所述功率管器件电性连接，进而可用于控制所述功率管器件工作。例如，所述功率管器件的栅极电性连接至所述驱动模块。以及，所述功率管器件的漏极可直接通过导电材料(例如，银胶或者锡膏等)与所述第二基岛120贴合，以电性连接所述第二基岛120。基于此，即可以认为，与所述第二基岛120直连的第二引脚P12构成漏极引脚。
以及，所述二极管也可通过导电材料与所述第三基岛130电性连接。例如，当所述二极管为阴极衬底时，则所述二极管的阴极即可通过导电材料(例如，银胶或者锡膏等)与所述第三基岛130贴合，实现二极管的阴极电性连接至所述第三基岛130；又例如，当所述二极管为阳极衬底时，则所述二极管的阳极即可通过导电材料(例如，银胶或者锡膏等)与所述第三基岛130贴合，实现二极管的阳极电性连接至所述第三基岛130。
此外，还可通过键合引线300使所述功率管器件进一步和第三芯片230上的二极管电性耦接。本实施例中，可使所述二极管的阳极电性连接至所述第二基岛120(即，对应于漏极引脚)，此时，例如可利用所述二极管缓解功率管器件在关断时感应电压波动过大的现象，使电流可以平缓的变化。
继续参考图1和2所示，本实施例中，根据封装结构内芯片需要外接的引脚数，所述多个引脚可以包括两个分离于基岛设置的第二类型引脚P2。分别为第四引脚P21和第五引脚P22。
以及，所述第一芯片210上形成有第一焊盘、第二焊盘、第三焊盘和第四焊盘。其中，所述第一焊盘可通过键合引线300连接至所述第四引脚P21，(所述第四引脚P21例如为，用于为所述驱动模块供电)；基于此，本实施例中，可使所述第四引脚P21设置在所述第一基岛110的侧边，从而有利于实现第一芯片210上的第一焊盘和所述第四引脚P21的连接，缩减第一焊盘和第四引脚P21之间的键合引线300的长度。以及，与所述第一基岛110直连的第一类型引脚P1(即，第一引脚P11)可设置在远离所述第四引脚P21的一侧。
所述第一芯片210中，所述第二焊盘和第三焊盘通过键合引线300分别与所述功率管器件的源极和栅极电性连接。以及，所述第四焊盘通过键合引线300电性连接至所述第一基岛110，其中与所述第一基岛110直连的第一引脚P11可以为接地引脚GND。
进一步的，所述第三芯片230中，所述二极管具有阳极(Anode)(本实施例中的阳极朝向第三基岛，因此未示出)和阴极(Cathode)230C(可参见图1所示)。
本实施例中，所述二极管的阳极230A可通过导电材料(例如，银胶或锡膏)与所述第三基岛130贴合而与所述第三基岛130电性连接，此时可进一步利用键合引线300使所述第三基岛130电性连接至第二基岛120(相应的，使所述二极管的阳极电性连接至所述漏极引脚Drain)。以及，所述二极管的阴极230C也可通过键合引线300连接至第二类型引脚P2的第五引脚P22。此时，可以认为，与基岛分离的所述第五引脚P22构成阴极引脚。
需要说明的是，本实施例中的第二基岛120具有延伸至第三基岛130侧边的凸出端121(此内容将在后续进行详细说明)，基于此，则可使与所述第三基岛130直连的第三引脚P13设置在远离所述凸出部121的一侧，以及使所述第五引脚P22设置在所述第二基岛120远离所述第二引脚P12的一侧。此时，仍能够使得第五引脚P22靠近第三基岛130设置，从而有利于缩短第三基岛130上二极管的阴极230C和第五引脚P22之间的键合引线300的长度。
或者，在其他实施例中，还可使所述二极管的阴极230C通过导电材料(例如，银胶或锡膏)与所述第三基岛130贴合以与所述第三基岛130连接，此时，可以认为，与所述第三基岛130直连的第三引脚P13构成了阴极引脚。以及，所述二极管的阳极可直接通过键合引线300与所述第二基岛120电性连接(即，使所述二极管的阳极电性连接至所述漏极引脚Drain)。此方案将在后续实施例中进行详细说明。
也就是说，当二极管是基于阳极衬底时，则所述二极管的阳极与第三基岛130连接，此时可使第三基岛130和第二基岛120通过键合引线300电连接，以实现二极管的阳极和功率管器件的漏极电性连接；以及，当二极管是基于阴极衬底时，则所述二极管的阴极230C与第三基岛130连接，此时可利用键合引线300将二极管的阳极和功率管器件的漏极电性连接。由此可见，由于对应于二极管的第三芯片230和对应于功率管器件的第二芯片120分别设置在不同的基岛上，从而使得不论是基于阳极衬底的二极管或者是基于阴极衬底的二极管均能够适用于该封装结构中，使得二极管的应用更为灵活，有利于降低成本。
继续参考图1和图2所示，所述第一基岛110、所述第二基岛120和所述第三基岛130共面设置，并且所述第二基岛120具有位于第一基岛110和第三基岛130之间的本体。即，所述第一基岛110、第二基岛120的本体和第三基岛130依次顺序排布。
需要说明的是，所述第二基岛120上设置功率管器件，所述功率管器件在工作过程中会产生大量的热量，因此通常希望所述第二基岛120具备较好的散热效果。基于此，在传统的封装结构中，通常会将用于承载功率管器件的基岛设置在边缘位置，以使承载功率管器件的基岛具备较好的散热效果。
然而，本实施例中，则是将第二基岛120的至少部分本体设置于第一基岛110和第三基岛130之间。如此一来，即有利于实现第一基岛110上的第一芯片210、第二基岛120上的第二芯片22和第三基岛130上的第三芯片230之间的电性连接。
具体而言，所述第一芯片210上的第二焊盘和第三焊盘分别电性连接至所述第二芯片220上的功率管器件的源极和栅极，基于此，本实施例中，使所述第二基岛120具有位于第一基岛110和所述第三基岛130之间的部分，从而使第一基岛110和第二基岛120紧邻设置，此时即能够相应的缩减第一芯片210和第二芯片220之间的键合引线300的长度，可以缩减封装成本。同样的，第三芯片230上二极管的阳极电性连接至第二基岛120的漏极引脚，基于此，将第二基岛120和第三基岛130紧邻设置，即有利于实现第三芯片230连接至漏极引脚。
本实施例中，在将第一基岛110和第三基岛130分设于第二基岛120两侧的情况下，还进一步使得所述第二基岛120的面积大于第一基岛110的面积以及第三基岛130的面积。即，通过增加第二基岛120的面积，以提高第二基岛120的散热效果，因此即使是将第二基岛120的本体设置在中间位置，仍能够确保第二基岛120的散热效果。
进一步的的方案中，所述第二基岛120还具有相对于所述第一基岛110或所述第三基岛130凸出的凸出部121，所述凸出部121连接第二基岛的本体并以朝向所述第一基岛110或者第三基岛130的方向延伸至所述第一基岛110或所述第三基岛130的一侧(图1中所述凸出部121延伸至所述第三基岛130的侧边)。本实施例，所述凸出部121为条状结构，并且所述凸出部121向所述第一基岛110或所述第三基岛130凸出，以和所述第一基岛110或所述第三基岛130的侧边平行。
即，通过将第二基岛120进一步延伸出，一方面进一步增加了第二基岛120的面积，从而能够提高所述第二基岛120的散热效果；另一方面，可以充分利用第一基岛110或第三基岛130的侧边空间，有利于提高所述封装结构在有限尺寸中的空间利用率。
此外，在第二基岛120的第一类型引脚与其他的引脚之间满足安全间距的前提下，还可以增加与所述第二基岛120直连的第一类型引脚P1的数量(即，增加与第二基岛120直连的第二引脚P12的数量)，以更进一步提高第二基岛120的散热效果。例如，可以在第二基岛120的侧边设置有至少两个第二引脚P12(即，漏极引脚)，所述至少两个第二引脚P12设置在第二基岛120的凸出部121远离所述第一基岛110或者第三基岛130的侧壁上。
需要说明的是，由于第二基岛120具有横向延伸出的凸出部121，从而增加了第二基岛120侧边的尺寸，使得在第二基岛120的侧边上能够设置有更多的第二引脚P12。本实施例中，与第二基岛120连接的第二引脚P12构成漏极引脚Drain，因此可以认为，所述第二基岛120的侧边上设置有至少两个漏极引脚Drain，并且部分漏极引脚Drain还位于所述第三基岛130的一侧。
以及，图1和图2中示意性的示出了三个漏极引脚Drain。然而，在其他实施例中，也可以在所述第二基岛120的侧边上仅设置有两个漏极引脚Drain，并使其中至少一个漏极引脚Drain位于延伸至第三基岛侧边的凸出部121上。
如上所述，本实施了中，所述第二基岛120的凸出部121相对于所述第三基岛130凸出，并以朝向会所述第三基岛130的方向延伸至第三基岛130的一侧。
可选的方案中，还可使所述第三基岛130在远离所述凸出部121的一侧上进一步延伸出一延伸端131，以利用所述延伸端131提高小尺寸的第三基岛130的散热效果。当然，所述延伸端131不仅可以实现辅助散热的效果，并且还可以用于实现电性连接，此将在后续实施例中进行详细说明。
具体参考图1和图2所示，与所述第三基岛130接触连接的第三引脚P13和所述延伸端131设置在第三基岛130的同一侧，即，所述第三引脚P13和所述延伸端131均位于第三基岛130远离凸出部131的一侧。
此外，在具体的实施例中，还能够进一步调整引脚的宽度尺寸(即，调整引脚在垂直于其延伸方向上的宽度尺寸)，以对基岛的散热效果进一步优化。例如，可使引脚在基岛的宽度尺寸介于0.2mm～1mm之间。
进一步的，所述多芯片封装结构还包括塑封料(图中未示出)，所述塑封料包覆所述封装框架100的表面、所述封装框架100表面承载的所述第一芯片210、第二芯片220和第三芯片230以及所述封装框架100相对承载芯片表面的另一表面。其中，所述封装框架100承载有芯片的表面例如为正面，所述封装框架100相对承载芯片表面的另一面例如为背面，即所述塑封料包覆所述封装框架100的正面和背面。
应当认识到，在传统的封装结构中，塑封料通常不会包覆封装框架的背面，以使封装框架的背面暴露出，从而确保封装结构的散热效果，然而，在使封装框架的背面外露时，则需要保证功率管器件和二极管之间具有较大的间隔尺寸，以避免功率管器件和二极管之间发生击穿的问题。
对此，本实施例中，使塑封料还进一步包覆封装框架的背面，此时即使缩减了功率管器件和二极管之间的间隔尺寸，仍能够避免间隔较近的功率管器件和二极管之间发生击穿的问题。即，本实施例所提供的封装结构，将有利于缩减功率管器件和二极管之间的间隔尺寸，进而实现整个封装结构的尺寸缩减。
继续参考图1和图2所示，所述封装框架100具有相对的第一侧和第二侧。其中，所述第二侧例如为对应有凸出端121的一侧，所述第一侧即为远离凸出端121的一侧。
本实施例中，所述第一基岛110的第一引脚P11(即，接地引脚GND)、第五引脚P22和第三基岛130的第三引脚P13均设置在所述封装框架100的第一侧；以及，第四引脚P21、第二基岛120的第二引脚P12(即，漏极引脚Drain)则设置在所述封装框架100的第二侧。
进一步的，可使设置在封装框架100同一侧上的引脚，其远离基岛的边界对齐设置，以提高封装框架100的空间利用率。例如，本实施例中，可使设置在封装框架100第一侧上的第一引脚P11、第五引脚P22和第三基岛130的第三引脚P13在远离基岛的边界均相互齐平，以及使设置在封装框架100第二侧上的第四引脚P21和漏极引脚Drain在远离基岛的边界也相互齐平，进而可以更大程度的实现封装框架的空间利用，尤其是针对封装框架阵列而言，即有利于提高封装框架阵列的排布密集度。
此外，所述第一基岛110和所述第三基岛130例如均为矩形结构，所述第二基岛120的本体例如也呈矩形结构，所述第二基岛120的凸出部121则呈条形结构，以延伸至第三基岛130的第二侧。
其中，所述第一基岛110在所述第一侧的侧边界、所述第二基岛120在所述第一侧的侧边界和所述第三基岛130在所述第一侧的侧边界均平齐设置；以及，所述第一基岛110在所述第二侧的侧边界和所述第二基岛120在所述第二侧的侧边界齐平，并且所述第二基岛120在第二侧的侧边界包覆所述第三基岛130在第二侧的侧边界。即，所述第二基岛120的凸出部121包覆所述第三基岛130在第二侧的侧边界。
继续参考图2所示，在所述第一类型引脚P1上还进一步开设有塑封锁孔140，以用于增强塑封固化后的强度。
此外，需要说明的是，本实施例中的多芯片封装结构，其可以应用于SOT封装(Small Out-Line Tramsostor，小外形晶体管封装)，相对传统的电源转换装置模块的封装结构，该封装结构的电源转换装置模块在提高集成度的同时，尺寸可以更小，利于进一步降低电源转换装置的封装成本；该多芯片的封装结构也可以应用于SOP封装(Small Out-LinePackage，小外形封装)，和传统的SOP封装工艺兼容，在不增大封装结构尺寸的前提下，可集成更多电源转换装置中的芯片，提高集成度。因此，以上例举的封装结构的实施例可以应用于不同类型的封装，此处不做限制。
实施例二
实施例一中的二极管是基于阳极衬底，与实施例一的区别在于，本实施中的二极管是基于阴极衬底。以下结合附图3，对本实施例中的封装结构进行详细说明。
图3为本实用新型实施例二中的多芯片封装结构的示意图，如图3所示，所述第三芯片230中的二极管的阴极通过导电胶(例如，阴胶或锡膏等)贴合于所述第三基岛130，以和所述第三基岛130电性连接，此时，可以认为，与第三基岛130直连的第三引脚P13构成阴极引脚。应当认识到，位于第三基岛130上的二极管在其工作过程中，所述二极管的阴极会产生大量的热量，此时即可以通过第三基岛130的第三引脚P13进行散热。此外，还可使所述第三基岛130进一步通过键合引线300电性连接至一第二类型引脚P2。
与实施例一类似的，所述多个引脚中的第二类型引脚P2包括第四引脚P21和第五引脚P22。本实施例中，利用键合引线300使第三基岛130和第五引脚P22电性连接。以及，所述二极管的阳极230A可以直接通过键合引线300电性连接至与所述第二基岛120直连的第二引脚P12(即，漏极引脚Drain)。
本实施例中，所述第二基岛120的凸出部121延伸至所述第三基岛130的侧边，从而使得所述第二基岛120的凸出部121相对于漏极引脚Drain更靠近所述第三基岛130，因此在电性连接二极管的阳极230A和漏极引脚Drain时，可直接将键合引线300键合在所述第二基岛120的凸出部121上，有利于缩减键合引线300的长度，节省成本，并且还可以降低引线的键合难度。
继续参考图3所示，与实施例一类似的，所述第五引脚P22设置在第二基岛120远离漏极引脚Drain的一侧。与实施例一不同的是，本实施例中，是使第三基岛130和第五引脚P22电性连接。
具体而言，本实施例中，在所述第三基岛130远离凸出部121的一侧上设置延伸端131，所述延伸端131与所述第三基岛130连接，并且相对于与第三基岛130直连的第三引脚P13而言，所述延伸端131更靠近所述第二基岛120，相应的使所述延伸端131更靠近所述第五引脚P22。因此，在连接第三基岛130和第五引脚P22时，即可通过第三基岛130的延伸端131电性连接至所述第五引脚P22，以缩减键合引线300的长度。
此外，需要说明的是，在实际应用中，可以根据该电源转换装置封装模块的具体应用电路设计，对应的调整所述第一芯片210、第二芯片220和第三芯片230与各个引脚之间的连接关系，以满足所应用电路的设计。
例如参考图3所示，本实施例中，所述第一芯片210的第一焊盘和第三芯片230上二极管的阴极均通过键合引线300电性连接至所述第五引脚P22；以及，所述第二焊盘和所述功率管器件的源极均通过键合引线300电连接至所述第四引脚P21；以及，第三焊盘通过键合引线300和功率管器件的栅极连接。
基于此，本实施例中，将所述第五引脚P22设置在所述第二基岛120远离所述漏极引脚Drain的一侧，相应的使所述第五引脚P22即位于第一基岛110第三基岛130之间，从而可以同时保障第一芯片210上第一焊盘至所述第五引脚P22之间的引线键合以及第三基岛130至所述第五引脚P22之间的引线键合。
实施例三
上述实施例所提供的封装结构中，由第一基岛、第二基岛和第三基岛所构成的整体，其边界均为对齐设置。与上述实施例的区别在于，本实施例中，可使所述第三基岛远离漏极引脚的一端相对于第二基岛凸出设置；或者，还可以使第二基岛对应于漏极引脚的一端相对于所述第一基岛凸出设置；又或者，是上述两种情况的组合，以使所述第一基岛、第二基岛和第三基岛错位布置。
图4为本实用新型实施例三中的多芯片封装结构的示意图，具体参考图4所示，本实施例中，所述第三基岛130远离所述漏极引脚(即，第二引脚P12)的一端相对于所述第二基岛120凸出。
可以理解为，相对于上述实施例而言，本实施例中，第二基岛120往封装框架的第二侧(对应于图4中的上侧)偏移；或者，第三基岛130往封装框架的第一侧(对应于图4中的下侧)偏移。如此，以使所述第三基岛130在封装框架的第一侧相对于第二基岛120凸出。
基于此，本实施例中，一方面可以进一步增加第二基岛120其凸出端121的宽度尺寸，提升第二基岛120的散热效果；另一方面，还可以在所述第三基岛130凸出于所述第二基岛120的一侧上还延伸出一延伸端131，并可使所述延伸端131相应的以朝向所述第二基岛120的方向延伸至所述第二基岛120的侧边。
需要说明的是，从所述第三基岛130靠近第二基岛120的一侧上还延伸出延伸端131，不仅可以提高第三基岛130的散热效果，并且还有利于实现第三基岛130与第一芯片210之间的电性连接。
具体参考图4所示，本实施例中，所述第一芯片210和所述第三基岛130之间通过键合引线300电性连接。此时，由于第三基岛130的延伸端131往第二基岛120的侧边延伸，使得延伸端131更靠近第一基岛110，进而有利于缩减第一芯片210和第三基岛130之间的键合引线300的长度。
进一步的，在本实施例中，还使第二基岛120对应于漏极引脚的一端相对于所述第一基岛110凸出设置。即，第一基岛110往封装框架的第一侧(对应于图4中的下侧)偏移；或者，第二基岛120往封装框架的第二侧(对应于图4中的上侧)偏移。
此时，即可使设置在第一基岛110侧边上的第四引脚P21进一步朝向第一基岛110延伸(即，第四引脚P21可以往下侧进一步延伸)。如此一来，即相应的使第四引脚P21能够更靠近第二基岛120，有利于缩减第四引脚P21和第二芯片220之间的键合引线的长度。
具体的实施例中，可使所述第四引脚P21和所述第二基岛120在凸出端121的延伸方向上存在空间重叠。即，在凸出端121的延伸方向上，所述第二基岛120靠近第一基岛110的侧边界和第四引脚P21靠近第二基岛120的侧边界具有相互面对的部分。
此外，需要说明的是，所述第一类型引脚P1的数量和位置可根据第一类型引脚与其他引脚的安全间距以及散热的需要进行设置，也可结合封装阵列的排布去设置。在不同的电路应用中，所述第一类型引脚P1的数量和位置，以及第二类型引脚P2的数量和位置均可以进一步调整。
例如，本实施例中，即示意性的示出了3个第二类型引脚P2，分别为第四引脚P21、第五引脚P22和第六引脚P23，以及与所述第二基岛120直连的2个第二引脚P12。其中，各个引脚的外部连接方式即可根据具体应用电路进行对应连接，此处不做限制。
还需要说的是，本实施例的图4中，还示出每个引脚的内引脚P-1和外引脚P-O。即，每一所述引脚均具有内引脚P-I和外引脚P-O，其中所述内引脚P-I更靠近所述基岛，所述外引脚P-O与所述内引脚P-I连接并往远离基岛的方向延伸。本实施例中，所述多个引脚包括第一类型引脚P1和第二类型引脚P2，因此所述第一类型引脚P1和所述第二类型引脚P2均具有内引脚P-I和外引脚P-O。而在实施例一和实施例二中仅示意性的示出了各个引脚的内引脚。
实施例四
在上述实施例中，封装框架上通常设置有至少两个第二类型引脚。与上述实施例的区别在于，本实施例中，可以进一步缩减第二类型引脚的数量，以实现封装结构的小型化，从而使本实施例提供的封装结构例如可应用于SOT封装中。当然，此处也并不限定本实施例中的封装结构的封装方式，其还可以是SOP封装结构。
图5为本实用新型实施例四中的多芯片封装结构的示意图。如图5所示，与实施例四类似的，本实施例中的第三芯片的阴极和第三基岛130贴合，并使第一芯片和第三基岛130电性连接，并进一步利用与第三基岛130直连的第三引脚P13实现信号引出。基于此，即可使本实施例中的封装结构可以仅设置有1个第二类型引脚P2，实现了封装结构中引脚数量的减少，有利于实现整个封装结构的尺寸缩减。
需要说明的是，本实用新型提供的封装结构不仅仅限制于如上实施例中的结构，还可以根据上述揭示的技术内容对本实用新型的技术方案作出许多可能的变动和修饰。
例如，图6为本实用新型实施例提供的另一种封装框架的示意图，在图6所示的封框架中，其仍然保持第一基岛110、第二基岛120和第三基岛130在封装框架的第一侧上的侧边界对齐设置，并使第二基岛120对应于封装框架的第二侧的端部相对于第一基岛110凸出。
在图6所示的封装框架中，其可以理解的是，使第二基岛的120对应于漏极引脚的端部往远离封装框架第一侧的方向进一步延伸出(即，往上侧进一步延伸)；或者，也可以理解为，在第一芯片的尺寸可允许的情况下，将第一基岛110对应于封装框架第二侧的端部缩进。
如上所述，由于第一基岛110的端部相对于第二基岛120缩进，从而可以将第四引脚P21进一步延伸，以使第四引脚P21具有与第二基岛120相互正对的部分。
图6所示的封装框架中，还使第四引脚P21中未正对第二基岛120的部分，进一步往第二基岛120偏移，以进一步缩减第四引脚P21与第二基岛120之间的距离，有利于实现第二基岛120上第二芯片与第四引脚P21之间的电性连接。
此外，还需要说明的是，在图4、图5和图6所示的封装结构中，其第二基岛120均可以认为是，使第二基岛120的凸出部121进一步扩展延伸，从而增加了凸出部121的尺寸。如此，不仅有利于提高第二基岛120的散热效果，并且还使得由第一基岛110、第二基岛120和第三基岛130所构成的多基岛封装框架的外形结构，更接近于仅由两个基岛构成的二基岛封装框架的外形结构。即，虽然本实施例提供的是多基岛封装框架，然而其仍然能够与二基岛封装框架的模具具备较好的兼容性，有利于封装成本的降低。
实施例五
在上述实施例中，第二基岛均具有位于第一基岛和第三基岛之间的部分。然而，与上述实施例的区别在于，本实施例中，第一基岛、第二基岛和第三基岛呈“品”字形排布。具体结合图7所示，对本实施例中的封装结构进行详细说明。
图7为本实用新型实施例五中的多芯片封装结构的示意图，如图7所示，所述第一基岛110和所述第三基岛130均排布在第二基岛120的同一侧。
具体而言，所述封装框架具有相对的第一侧(例如，图7所示的下侧)和第二侧(例如，图7所示的上侧)，以及多个引脚分别形成在第一侧和第二侧上。本实施例中，所述第一基岛110和所述第三基岛130沿着从第一侧至第二侧的方向排布，即，所述第一基岛110靠近第一侧设置，所述第三基岛130靠近第二侧设置。以及，所述第二基岛120则沿着垂直于第一基岛110和第三基岛130的排布方向，设置在第一基岛110和第三基岛130的一侧。
在具体的实施例中，沿着第一侧至第二侧的方向上，可使所述第二基岛120的宽度尺寸大于第一基岛110和第三基岛130的宽度尺寸之和。例如，第二基岛120对应于第一侧的侧边界和所述第一基岛110对应于第一侧的侧边界齐平设置，以及第二基岛120对应于第二侧的侧边界和所述第三基岛130对应于第二侧的侧边界齐平设置。
可见，在所述“品”字形的排布中，不仅可使第二基岛120排布在封装框架的边缘位置，以提高第二基岛120的散热效果；并且，还可以充分利用位于第一基岛110和第三基岛130同一侧的侧边空间，使得第二基岛120能够沿着第一基岛和第三基岛的排布方向充分延伸，以尽可能的增加第二基岛120的面积，甚至可以使得第二基岛120的面积大于等于第一基岛110和第三基岛130的面积之和，进一步提高了第二基岛120的散热效果。
继续参考图7所示，本实施例中，第三芯片上的二极管其阴极与第三基岛130贴合，以和第三基岛130电性连接(此时，与第三基岛130直连的第三引脚P13例如构成阴极引脚)，并且第一芯片上的其中一个焊盘也电性连接至所述第三基岛130。以及，与上述实施例类似的，第一芯片和第二基岛120上的功率管器件之间也可通过键合引线电性连接。
即，本实施例中，将第一基岛110、第二基岛120和第三基岛130以“品”字形排布，使得三个基岛中任一基岛均与其余两个基岛紧邻设置，从而有利于实现三个基岛上三个芯片之间的电性连接。
基于如上所述的封装结构，本实用新型实施例还提供了一种应用于如上所述的封装结构的封装框架阵列。
图8为本实用新型实施例提供的一种封装框架阵列的排布示意图，图9为本实用新型实施例提供的一种封装框架阵列的其中一个封装框架的结构示意图。结合图8和图9所示，所述封装框架阵列包括多个封装框架100。所述多个封装框架100在第一方向(X方向)和第二方向(Y方向)上呈阵列式排布，所述第一方向(X方向)和所述第二方向(Y方向)垂直。
其中，所述封装框架100包括：第一基岛110，用于形成有驱动模块的第一芯片；第二基岛120，用于封装形成有功率管器件的第二芯片；以及，第三基岛130，用于封装形成有二极管的第三芯片。本实施例中，所述封装框架100中的第一基岛110、第二基岛12和第三基岛130沿着第一方向(X方向)并排设置。
继续参考图8和图9所示，所述封装框架100还包括：多个引脚。所述多个引脚沿着所述第一方向(X方向)设置在基岛的两侧，以及每一所述引脚均沿着第二方向(Y方向)延伸。
进一步的，在第二方向(Y方向)上相邻的两个封装框架100中，设置在其中一个封装框架100上的引脚嵌入至另一个封装框架100上相邻的两个引脚之间。即，在第二方向上相邻的两个封装框架100中，设置在不同封装框架100上的引脚相互交错设置，以充分利用了同一封装框架100中相邻两个引脚之间的空隙，如此即有利于缩减整个封装框架阵列的尺寸，节省成本。
本实施例中，在第二方向上相邻的两个封装框架100中，位于不同封装框架上的引脚相互交错设置，其具体为：位于不同封装框架上的外引脚依次交错设置。即，相邻的两个封装框架100中，其中一个封装框架的外引脚P-O嵌入至另一个封装框架上相邻的两个外引脚P-O之间。
此外，如上所述，多个引脚中包括与基岛连接的第一类型引脚P1，以及与基岛分离设置的第二类型引脚P2。本实施例中，与第二基岛120连接的第一类型引脚P1进一步用于构成漏极引脚，所述漏极引脚用于连接所述功率管器件的漏极和所述二极管的阳极。
具体而言，本实施例的封装框架阵列中，每一封装框架100上均设置有4个第一类型引脚P1(其中，与第二基岛120连接的2个第一类型引脚P1用于构成漏极引脚)和2个第二类型引脚P2，从而可以在所述封装框架100的两侧分别设置有3个引脚，基于此，即有利于实现第二方向上相邻的封装框架的引脚能够相互交错排布，以更大程度的缩减整个封装框架阵列的尺寸。
然而，应当认识到，在其他实施例中的，还可以根据具体封装框架的结构对应调整。例如，当封装框架的结构如图6所示，则多个图6所示的封装框架的阵列排布方式也同样采用相互嵌合的方式实现，此处不再赘述。
综上所述，在本实用新型提供的多芯片封装结构中，通过将形成有驱动模块的第一芯片、形成有功率管器件的第二芯片和形成有二极管的第三芯片分别设置在不同的基岛上，从而可以提高各个芯片的应用灵活性，改善封装结构中芯片类型的限制，有利于节省制备成本。
例如，由于二极管和功率管器件分别设置在第三基岛和第二基岛上，从而不论是采用阴极衬底的二极管还是采用阳极衬底的二极管，均能够通过键合引线使二极管的阳极连接至第二基岛的漏极引脚上，实现不同类型的二极管均可适用于LED驱动电路的封装中，避免受到二极管的类型限制，使得二极管的选用更为灵活。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。以及，虽然本实用新型已以较佳实施例披露如上，然而上述实施例并非用以限定本实用新型。对于任何熟悉本领域的技术人员而言，在不脱离本实用新型技术方案范围情况下，都可利用上述揭示的技术内容对本实用新型技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本实用新型技术方案保护的范围。
而且还应该理解的是，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本实用新型的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一种结构”的引述意味着对一个或多个步骤或结构的引述，并且可能包括次级步骤以及次级结构。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本实用新型实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (18)

1.一种应用于电源转换装置的多芯片封装结构，其特征在于，包括：
封装框架，所述封装框架包括共面分布的第一基岛、第二基岛、第三基岛以及多个引脚；
第一芯片，设置在所述第一基岛上，所述第一芯片上形成有驱动模块；
第二芯片，设置在所述第二基岛上，所述第二芯片上形成有功率管器件，所述功率管器件的漏极与所述第二基岛贴合而电性连接所述第二基岛；以及，
第三芯片，设置在所述第三基岛上，所述第三芯片上形成有二极管，所述二极管与所述第三基岛电性连接；
其中，所述多个引脚至少包括分别与所述第二基岛和所述第三基岛直连的两个引脚，且所述第二基岛面积大于所述第一基岛的面积和所述第三基岛的面积。
2.如权利要求1所述的多芯片封装结构，其特征在于，所述多个引脚包括与所述第三基岛分离的阴极引脚，所述二极管的阳极与所述第三基岛贴合而与所述第三基岛电性连接，所述二极管的阴极通过键合引线和所述阴极引脚电性连接。
3.如权利要求1所述的多芯片封装结构，其特征在于，所述多个引脚包括与所述第三基岛直连的阴极引脚，所述二极管的阴极与所述第三基岛贴合而与所述第三基岛电性连接。
4.如权利要求1所述的多芯片封装结构，其特征在于，所述第二基岛至少部分本体位于所述第一基岛和所述第三基岛之间。
5.如权利要求4所述的多芯片封装结构，其特征在于，所述第二基岛还具有一相对于本体凸出的凸出部，所述凸出部向所述第一基岛或所述第三基岛凸出，与所述第一基岛或所述第三基岛的侧边平行。
6.如权利要求5所述的多芯片封装结构，其特征在于，与第二基岛直连的引脚为漏极引脚，所述漏极引脚设置于所述第二基岛的凸出部远离所述第一基岛或者第三基岛的侧边上。
7.如权利要求6所述的多芯片封装结构，其特征在于，与所述第三基岛直连的引脚为第三引脚，所述第三引脚设置在所述第三基岛远离凸出部的一侧。
8.如权利要求4所述的多芯片封装结构，其特征在于，所述第三基岛还具有一相对于本体凸出的延伸端，所述延伸端向所述第二基岛延伸。
9.如权利要求1所述的多芯片封装结构，其特征在于，所述分别与所述第二基岛和所述第三基岛直连的两个引脚位于所述封装结构的两侧。
10.如权利要求1所述的多芯片封装结构，其特征在于，所述第一基岛和所述第三基岛沿着预定方向排布，所述第二基岛沿着垂直于所述预定方向布置在所述第一基岛和所述第三基岛的同一侧。
11.如权利要求1所述的多芯片封装结构，其特征在于，还包括塑封料，所述塑封料包覆所述封装框架的表面、所述封装框架表面承载的所述第一芯片、所述第二芯片和所述第三芯片以及所述封装框架相对承载芯片表面的另一表面。
12.如权利要求1所述的多芯片封装结构，其特征在于，所述电源转换装置中为DC-DC开关电源转换装置，所述二极管为续流二极管，所述功率管为开关功率管，所述驱动模块控制所述开关功率管。
13.一种封装框架阵列，应用于如权利要求1所述的多芯片封装结构，所述封装框架阵列包括多个封装框架，其中，每个所述封装框架包括：
第一基岛，用于承载形成有驱动模块的第一芯片；
第二基岛，用于承载形成有功率管器件的第二芯片；
第三基岛，用于承载形成有二极管的第三芯片；以及，
多个引脚，所述多个引脚至少包括分别与所述第二基岛和所述第三基岛直连的两个引脚，且所述第二基岛面积大于所述第一基岛的面积和所述第三基岛的面积。
14.如权利要求13所述的封装框架阵列，其特征在于，所述二极管的阴极通过导电材料与所述第三基岛直接贴合。
15.如权利要求13所述的封装框架阵列，其特征在于，所述多个封装框架在第一方向和第二方向上呈阵列式排布，所述第一方向和所述第二方向垂直；
以及，所述封装框架中的所述第一基岛、所述第二基岛和所述第三基岛沿着第一方向设置，所述多个引脚沿着所述第一方向设置在所述封装框架的两侧，以及每一所述引脚均沿着第二方向延伸。
16.如权利要求14所述的封装框架阵列，其特征在于，在第二方向上相邻的两个封装框架中，其中一个封装框架上的引脚嵌入至另一个封装框架上相邻的两个引脚之间。
17.如权利要求15所述的封装框架阵列，其特征在于，所述引脚具有内引脚和外引脚，所述内引脚靠近基岛，所述外引脚与所述内引脚连接并沿着所述第二方向延伸；
以及，在第二方向上相邻的两个封装框架中，其中一个封装框架上的外引脚嵌入至另一个封装框架上相邻的两个外引脚之间。
18.如权利要求13所述的封装框架阵列，其特征在于，所述封装框架阵列应用于DC-DC开关电源转换装置的封装。
CN201921047488.8U 2019-07-07 2019-07-07 应用于电源转换装置的多芯片封装结构及封装框架阵列 Active CN210296342U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921047488.8U CN210296342U (zh) 2019-07-07 2019-07-07 应用于电源转换装置的多芯片封装结构及封装框架阵列

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921047488.8U CN210296342U (zh) 2019-07-07 2019-07-07 应用于电源转换装置的多芯片封装结构及封装框架阵列

Publications (1)

Publication Number Publication Date
CN210296342U true CN210296342U (zh) 2020-04-10

Family

ID=70100848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921047488.8U Active CN210296342U (zh) 2019-07-07 2019-07-07 应用于电源转换装置的多芯片封装结构及封装框架阵列

Country Status (1)

Country Link
CN (1) CN210296342U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110299331A (zh) * 2019-07-07 2019-10-01 上海晶丰明源半导体股份有限公司 应用于电源转换装置的多芯片封装结构及封装框架阵列
CN116544126A (zh) * 2023-07-06 2023-08-04 南京江智科技有限公司 一种半导体封装结构的封装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110299331A (zh) * 2019-07-07 2019-10-01 上海晶丰明源半导体股份有限公司 应用于电源转换装置的多芯片封装结构及封装框架阵列
CN116544126A (zh) * 2023-07-06 2023-08-04 南京江智科技有限公司 一种半导体封装结构的封装方法
CN116544126B (zh) * 2023-07-06 2023-08-25 南京江智科技有限公司 一种半导体封装结构的封装方法

Similar Documents

Publication Publication Date Title
US9431329B2 (en) High efficiency module
US9735094B2 (en) Combined packaged power semiconductor device
KR101127199B1 (ko) 반도체장치
US20120248539A1 (en) Flip chip semiconductor device
US20100273294A1 (en) Compact Co-packaged Semiconductor Dies with Elevation-adaptive Interconnection Plates
US20120049337A1 (en) Semiconductor device
US9324685B2 (en) Semiconductor device and method of manufacturing the same
US8686546B2 (en) Combined packaged power semiconductor device
US8217503B2 (en) Package structure for DC-DC converter
CN103824853B (zh) 应用于开关型调节器的集成电路组件
CN103107171B (zh) 一种倒装芯片的半导体器件
CN210296342U (zh) 应用于电源转换装置的多芯片封装结构及封装框架阵列
CN212907713U (zh) 封装的功率电子设备
CN104752389A (zh) 具有堆叠电容的金属氧化物半导体场效应晶体管对及方法
CN104253118B (zh) 半导体封装件
US9437587B2 (en) Flip chip semiconductor device
KR100838498B1 (ko) 측면 발광형 발광 다이오드 패키지
CN112701094A (zh) 一种功率器件封装结构及电力电子设备
CN214176033U (zh) 半导体封装结构
CN209896055U (zh) 一种多基岛引线框架及电源转换模块的qfn封装结构
CN211182198U (zh) 一种多基岛引线框架及sop封装结构
TWI469311B (zh) 聯合封裝的功率半導體元件
CN218299797U (zh) 一种多芯片合封的半导体封装结构
KR20080067891A (ko) 멀티 칩 패키지
CN218123390U (zh) 引线框架、封装结构及电子设备

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant