CN209896055U - 一种多基岛引线框架及电源转换模块的qfn封装结构 - Google Patents

Abstract

本实用新型公开了一种多基岛引线框架及电源转换模块的QFN封装结构，通过采用多基岛并应用QFN封装，提高了集成度，缩小了封装体体积、降低了封装成本；通过将基岛进行封装最大外漏，达到高散热目的；封装结构内部各基岛之间电气隔离，且基岛与基岛之间设置了安全隔离间距，封装结构外漏散热面之间、引脚与引脚之间、分离式引脚与散热面之间均进行安全间距设计，可以有效防止高压击穿，进而满足封装或可靠性的要求。

Description

一种多基岛引线框架及电源转换模块的QFN封装结构

技术领域

本实用新型涉及半导体封装技术领域，尤其涉及一种多基岛引线框架及电源转换模块的QFN封装结构。

背景技术

随着集成电路IC设计、制造行业得到飞速发展，封装技术也得到了大幅提升。封装是整个集成电路制造过程中重要一环，它具有散热和保护功能。封装工艺能够将芯片密封，隔绝外界污染及外力对芯片的破坏。

随着技术的进步，在一个封装体中封装两颗芯片已经不能满足需求。在一个封装体中封装多颗芯片，成为了技术发展的方向。现有的在每一个基岛上放置一个芯片的多基岛框架在实际应用时，各引脚因为高低电压差异比较大，非常容易相互之间击穿，进而无法满足封装或可靠性的要求。

低成本、超薄型、高散热贴片封装一直是半导体封装的开发方向，随着国家大力倡导环保节能，电机行业也迎来了春天，电机驱动技术发展突飞猛进。芯片面积越来越小，功率越来越大，使用环境越来越极限，散热要求越来越高，市场竞争日益激烈，成本竞争尤为突出。传统的DIP/SOP IPM封装结构，存在散热性欠佳、成本高、封装兼容性欠佳，可选供应商较少等缺点。

目前市场上也出现了QFN封装形式，传统的QFN封装通常是用来封装存储类的芯片。电源转换类的芯片由于功耗大，散热要求高，管脚之间安全间距等一系列的问题，不太适用于QFN封装针对存储类芯片的封装工艺。因此，如何解决DIP/SOP IPM现有封装结构体积大、成本高、兼容性差、散热欠佳等问题，成为多基岛引线框架及半导体封装发展亟待解决的技术问题。

实用新型内容

本实用新型的目的在于，针对现有技术中存在的技术问题，提供一种多基岛引线框架及电源转换模块的QFN封装结构，可以实现封装结构的封装体积小、成本低、散热高、集成度高、兼容性好等优点。

为实现上述目的，本实用新型提供了一种应用于电源转换模块QFN封装的多基岛引线框架，至少包括：相互之间电气隔离的一第一基岛以及一第二基岛；所述第一基岛具有用于承载功率器件的一第一承载面，以及与所述第一承载面相对的一第一散热面，所述第一基岛具有设置于所述多基岛引线框架至少一边、并与所述第一基岛本体直接连接的多个第一引脚；所述第二基岛具有用于承载控制所述功率器件的主控芯片的一第二承载面，以及与所述第二承载面相对的一第二散热面，所述第二基岛具有设置于所述多基岛引线框架两相邻边、并与所述第二基岛本体分离的多个第二引脚；其中，在所述多基岛引线框架应用于QFN封装被塑封体进行塑封后，相应散热面部分或全部暴露于所述塑封体，并且所有引脚的端部以及与相应散热面共面的底面部分暴露于所述塑封体。

为实现上述目的，本实用新型还提供了一种电源转换模块的QFN封装结构，包括：一多基岛引线框架，所述多基岛引线框架至少包括相互之间电气隔离的一第一基岛以及一第二基岛；所述第一基岛具有一第一承载面，以及与所述第一承载面相对的一第一散热面，所述第一基岛具有设置于所述多基岛引线框架至少一边、并与所述第一基岛本体直接连接的多个第一引脚；所述第二基岛具有一第二承载面，以及与所述第二承载面相对的一第二散热面，所述第二基岛具有设置于所述多基岛引线框架两相邻边、并与所述第二基岛本体分离的多个第二引脚；一第一功率器件，设置于所述第一承载面上，并与所述第一引脚直接连接；一控制所述第一功率器件的主控芯片，设置于所述第二承载面上，所述主控芯片通过金属引线分别与所述第二引脚以及所述第一功率器件电性连接；以及一塑封体，塑封承载所述第一功率器件和所述主控芯片的所述多基岛引线框架；其中，相应散热面部分或全部暴露于所述塑封体，并且所有引脚的端部以及与相应散热面共面的底面部分暴露于所述塑封体；所述第一引脚的工作电压与所述第二引脚的工作电压不相同。

本实用新型的优点在于：实现了多芯片/器件集成平面封装，提高了集成度，缩小了封装体体积、降低了封装成本；通过将基岛进行封装最大外漏，外漏散热面可以在后续与PCB充分接触，达到高散热目的；封装结构内部各基岛之间电气隔离，且基岛与基岛之间设置了安全隔离间距，封装结构外漏散热面之间、引脚与引脚之间、分离式引脚与散热面之间均进行安全间距设计，可以有效防止高压击穿，进而满足封装或可靠性的要求。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1，本实用新型引线框架的一实施例的平面结构示意图；

图2A，本实用新型电源转换模块的QFN封装结构第一实施例的打线结构示意图；

图2B为图2A所示QFN封装结构的仰视图；

图2C为图2A所示QFN封装结构的侧视图；

图3，本实用新型电源转换模块的QFN封装结构第二实施例的打线结构示意图。

具体实施方式

下面将结合附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。本实用新型的说明书和权利要求书以及附图中的术语“第一”、“第二”、“第三”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解，这样描述的对象在适当情况下可以互换。此外，术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排它的包含。

请参阅图1，本实用新型多基岛引线框架一实施例的平面结构示意图。本实用新型多基岛引线框架10应用于电源转换模块QFN封装，所述多基岛引线框架10在与电子组件通过QFN封装塑封后，能够形成一个独立的QFN封装结构20(标示于图2A中)，其中所述多基岛引线框架10的封装线采用虚线框示意性标示出。所述多基岛引线框架10包括相互之间电气隔离的多个基岛。在本实施例中，示意性地绘示出四个相互之间电气隔离的基岛，分别为第一基岛11、第二基岛12、第三基岛13以及第四基岛14。其中，所述第一基岛11的面积大于所述第二基岛12的面积。在其它实施例中，所述多基岛引线框架10也可以包括三个相互之间电气隔离的基岛，例如包括第一基岛11、第二基岛12以及第三基岛13，或包括第一基岛11、第二基岛12以及第四基岛14。

在本实施例中，所述第一基岛11具有用于承载第一功率器件21(标示于图2A中)的一第一承载面111，以及与所述第一承载面111相对的一第一散热面112(标示于图2B中)，所述第一基岛11具有设置于所述多基岛引线框架10两相邻边上、并与所述第一基岛本体110直接连接的多个第一引脚113。其中，在所述多基岛引线框架10应用于QFN封装被塑封体进行塑封后，所述第一散热面112部分或全部暴露于所述塑封体，并且所有第一引脚113的端部以及与所述第一散热面112共面的底面部分暴露于所述塑封体。通过将基岛进行封装最大外漏，外漏散热面可以在后续与PCB充分接触，达到高散热目的。在本实施例中，示意性地绘示出九个第一引脚113，在其它实施例中，所述第一引脚113数目不限，设置位置也可以仅位于所述多基岛引线框架10的一侧边上，只要满足本实用新型的目的即可。所述第一功率器件21包括但不限于三极管，MOS管，晶闸管，绝缘栅双极型晶体管(IGBT)和快恢复二极管(FRD)的组合等。

具体的，每一所述第一引脚113均与所述第一基岛本体110直接连接，其作为所述第一基岛11的主散热引脚和功能性引脚与外界电连接。由于所述第一引脚113与所述第一基岛本体110直接连接，在后续使用中，该引脚既可以耦接至地，也可以接高压引脚；或者该引脚可以仅作为高压引脚使用。同时，所有所述第一引脚113还在所述多基岛引线框架10应用于QFN封装进行塑封时，对面积较大的所述第一基岛11起到支撑的作用。

进一步的实施例中，所述多基岛引线框架10一侧边上的所有所述第一引脚113可以由一个宽度较宽(大于一第一预设宽度，例如小于或等于所述第一基岛本体110的宽度)的直连式引脚分割而成。由于宽度较宽的直连式引脚的应力较大，在切割制程中不易切断，给切筋成型带来难题，且有塑封体暗裂的风险；而宽度太窄，影响塑封后的封装体通过引脚向外散热的性能。在本实用新型通过将该直连式引脚分割成多个宽度较窄(小于一第二预设宽度)的第一引脚113，使得所述第一引脚113的切筋成型的应力减小，而多个所述第一引脚113的总宽度较宽，提高了塑封后的封装体通过引脚向外散热的性能，可以在保证散热性能基本不变的前提下，解决了不易切筋成型的难题，同时也避免了塑封体暗裂的风险。进一步，在本实用新型中，所述多基岛引线框架10的两相邻边上与所述第一基岛本体110直接连接的直连式引脚均分割成多个所述第一引脚113；或者一侧边上的直连式引脚分割成多个所述第一引脚113，另一侧边上的直连式引脚不进行分割。

进一步的实施例中，所述第一承载面111上用于承载所述第一功率器件21的区域之外设有至少一糙面区119。所述糙面区119可以通过在所述第一承载面111上相应区域采用半蚀刻工艺实现，通过半蚀刻工艺，增加所述糙面区119的表面粗糙度，其作用在于增强所述多基岛引线框架10与后续封装工艺的塑封体的结合力。由于本实用新型对应的产品与现有的封装体相比而言，封装体积更小，包封强度更弱，产品容易分层，而通过增加所述糙面区119的设计，增加了所述多基岛引线框架10与塑封体的结合力，避免产品分层，提升了产品的可靠性。在本实施例中，所述第一承载面111上设有两个所述糙面区119，分别位于在所述框架本体两相邻边缘的夹角处，和靠近所述第三基岛13的一侧，进一步提高了所述多基岛引线框架10与塑封体的结合力。在其它实施例中，所述糙面区119可以仅设置在所述框架本体两相邻边缘的夹角处，或仅设置在靠近所述第三基岛13的一侧。本实用新型对所述糙面区119的形状、数量及设置位置不进行限定，其形状可根据设置位置进行设计，其数量可以根据需要进行调整。

进一步的实施例中，所述第一承载面111上用于承载所述第一功率器件21的区域之外设有至少一打线区118，用于通过金属引线25(标示于图2A中)实现所述第一基岛11与其它基岛上承载的芯片或器件的电性连接。例如，在本实施例中，所述第一承载面111上设有两个所述打线区118，其中一个采用金属引线25与设置在所述第三基岛13上的第二功率器件23(标示于图2A中)连接，另一个采用金属引线25与设置在所述第二基岛12上的主控芯片22(标示于图2A中)连接。所述打线区118可以通过在所述第一承载面111上相应区域采用镀银、或镀锡等工艺实现。

在本实施例中，所述第二基岛12具有用于承载控制所述第一功率器件21的主控芯片22的一第二承载面121，以及与所述第二承载面121相对的一第二散热面122(标示于图2B中)，所述第二基岛12具有设置于所述多基岛引线框架10两相邻边、并与所述第二基岛本体120分离的多个第二引脚123。其中，在所述多基岛引线框架10应用于QFN封装被塑封体进行塑封后，所述第二散热面122部分或全部暴露于所述塑封体，并且所有第二引脚123的端部以及与所述第二散热面122共面的底面部分暴露于所述塑封体。通过将基岛进行封装最大外漏，外漏散热面可以在后续与PCB充分接触，达到高散热目的。在本实施例中，示意性地绘示出十个第二引脚123，其中可包括一备用引脚(可用于连接热敏电阻)。在其它实施例中，所述第一引脚113数目不限，设置位置也可以仅位于所述多基岛引线框架10的一侧边上，只要满足本实用新型的目的即可。所述主控芯片22即为集成电路芯片(IC)，用于控制所述第一功率器件21。

进一步的实施例中，所述第二引脚123上设置有打线区1231，用于通过金属引线25实现所述第二引脚123与所述第二承载面121上承载的主控芯片22，或与所述第一承载面111上承载的第一功率器件21的电性连接。其中，在后续使用时，所述第二引脚123的工作电压与所述第一引脚113的工作电压不相同，两基岛通过电气隔离，避免引脚之间由于高低电压差异比较大，而引起的相互之间击穿的情况发生，进而满足封装或可靠性的要求。所述第二引脚123不与所述第二基岛本体120直接连接，其上设置有打线区，通过镀银或镀锡后，能够与设置在所述第二基岛12上的主控芯片22或与设置在所述第一基岛11上的第一功率器件21采用金属引线25连接，并作为后续形成的QFN封装结构20的功能性引脚与外界电连接。例如，在本实施例中，五个第二引脚123采用金属引线25与设置在所述第二基岛12上的主控芯片22连接，另外三个第二引脚123采用金属引线25与设置在所述第一基岛11上的第一功率器件21连接。位于同一侧的第二引脚123和第一引脚113之间至少间隔预设安全间距，以降低两引脚之间工作电压差带来的击穿风险。

进一步的实施例中，所述第二基岛12还具有至少一支撑结构124，用于在所述多基岛引线框架10应用于QFN封装进行塑封时，支撑所述第二基岛12。具体的，所述支撑结构124与所述第二基岛本体120直接连接，并延伸至所述多基岛引线框架10两相邻边。例如，靠近所述第四基岛14的一第二引脚123侧的边框结构直接与所述第二基岛本体120连接，形成支撑结构；靠近所述第一基岛11的一第二引脚123侧的边框结构也直接与所述第二基岛本体120连接，形成支撑结构。优选的，除两侧的第二引脚123延伸有支撑结构外，还可以包括至少一第二引脚123侧的边框结构也直接与所述第二基岛本体120连接，形成支撑结构(如图中虚线圆圈框出的部分所示)。

在本实施例中，所述第三基岛13与所述第一基岛11结构相同且对称设置于所述多基岛引线框架10上。

具体的，所述第三基岛13具有用于承载第二功率器件23的一第三承载面131，以及与所述第三承载面131相对的一第三散热面132(标示于图2B中)，所述第三基岛13具有设置于所述多基岛引线框架10两相邻边上、并与所述第三基岛本体130直接连接的多个第三引脚133。其中，在所述多基岛引线框架10应用于QFN封装被塑封体进行塑封后，所述第三散热面132部分或全部暴露于所述塑封体，并且所有第三引脚133的端部以及与所述第三散热面132共面的底面部分暴露于所述塑封体。通过将基岛进行封装最大外漏，外漏散热面可以在后续与PCB充分接触，达到高散热目的。在本实施例中，示意性地绘示出九个第三引脚133，在其它实施例中，所述第三引脚133数目不限，设置位置也可以仅位于所述多基岛引线框架10的一侧边上，只要满足本实用新型的目的即可。所述第二功率器件23包括但不限于三极管，MOS管，晶闸管，绝缘栅双极型晶体管(IGBT)和快恢复二极管(FRD)的组合等。

具体的，每一所述第三引脚133均与所述第三基岛本体130直接连接，其作为所述第三基岛13的主散热引脚和功能性引脚与外界电连接。由于所述第三引脚133与所述第三基岛本体130直接连接，在后续使用时，可作为低压引脚使用(例如作接地功能使用)，或者也可作为高压引脚使用。其中，在后续使用时，所述第三引脚133的工作电压与所述第一引脚113的工作电压不相同；例如，所述第一引脚113可以为低压(电压小于或等于一预设电压，例如0V)引脚，相应的所述第三引脚133为高压(电压大于或等于一预设电压，例如500V)引脚；或者第一引脚113可以为高压引脚，相应的所述第三引脚133为低压引脚。在此例举的实施例中，由于第一基岛11和第三基岛13上的两款功率芯片是交替工作在高低压状态下，因此，第一基岛11和第三基岛之间需要保持预设的安全间距，预防第一基岛11和第三基岛13上功率器件交替工作在高低压状态下时发生击穿。所有所述第三引脚133还在所述多基岛引线框架10应用于QFN封装进行塑封时，起到支撑所述第三基岛13的作用。所述第三引脚133的设置方式与功能可参考所述第一引脚113的记载，此处不再赘述。

相应的，所述第三承载面131上用于承载所述第二功率器件23的区域之外也设有至少一糙面区139，以及至少一打线区138，可参考所述第一基岛11对应的记载，此处不再赘述。

在本实施例中，所述第四基岛14具有用于承载分立器件24(标示于图2A中)的一第四承载面141，以及与所述第四承载面141相对的一第四散热面142(标示于图2B中)，所述第四基岛14具有设置于所述多基岛引线框架10两相邻边的多个第四引脚143。第四引脚143可以与所述第四基岛本体140直接连接，或并与所述第四基岛本体140分离，并通过金属引线25与其它基岛上的引脚、芯片或器件电性连接。在一些实施例中，若该分立器件为功率型的器件，例如二极管，对散热要求较高，建议第四引脚143与第四基岛本体140直连，以提高第四基岛14的散热效率。其中，在所述多基岛引线框架10应用于QFN封装被塑封体进行塑封后，所述第四散热面142部分或全部暴露于所述塑封体，并且所有第四引脚143的端部以及与所述第四散热面142共面的底面部分暴露于所述塑封体。通过将基岛进行封装最大外漏，外漏散热面可以在后续与PCB充分接触，达到高散热目的。所述第四承载面141上还设有打线区148，打线区148的设置方式及功能可参考所述第一基岛11上打线区118对应的记载，此处不再赘述。所述分立器件24可以为二极管芯片，例如续流二极管。

在本实施例中，所述第一基岛11的面积大于所述第二基岛12及所述第四基岛14的面积，从而利于放置功率型器件。若该封装结构内需要同时封装两个功率型器件，那么还可以设置与所述第一基岛11对称的第三基岛13。所述第一基岛11及所述第三基岛13设置在所述多基岛引线框架10的同一侧，所述第二基岛12及所述第四基岛14设置在所述多基岛引线框架10的同一侧，实现多芯片/器件集成平面封装，提高了集成度，进而缩小封装体体积。其它实施例中，可能衍生与本实施例不同尺寸、不同基岛位置的四基岛设计，或三基岛设计。

在本实施例中，所述第一基岛11和所述第三基岛13上的功率器件为交替工作在高低压状态，为了防止高压击穿，各基岛之间电气隔离，且基岛与基岛之间设置了安全隔离间距，如图所示所述第一基岛11与所述第二基岛12之间的安全隔离间距a，所述第一基岛11与所述第三基岛13之间的安全隔离间距b，所述第二基岛12与所述第四基岛14之间的安全隔离间距c，以及所述第三基岛13与所述第四基岛14之间的安全隔离间距d；当所述第三基岛13上的引脚作为高压输出引脚时，b、d的值大于a、c的值。安全隔离间距需同时考虑封装时塑封料的流动性以及基岛间的高压安全。

本实用新型实现了多芯片/器件集成平面封装，提高了集成度，进而缩小封装体体积；通过将基岛进行封装最大外漏，外漏散热面可以在后续与PCB充分接触，达到高散热目的；各基岛之间电气隔离，且基岛与基岛之间设置了安全隔离间距，可以有效防止高压击穿，进而满足封装或可靠性的要求。另外，放置功率器件的基岛可设置若干与基岛直连的引脚，以提高散热。

基于同一实用新型构思，本实用新型还提供了一种电源转换模块的QFN封装结构，其采用本实用新型上述的多基岛引线框架10。

请一并参阅图2A-图2C，其中，图2A为本实用新型电源转换模块的QFN封装结构第一实施例的打线结构示意图，图2B为图2A所示QFN封装结构的仰视图，图2C为图2A所示QFN封装结构的侧视图。其中，为了清楚描述本实用新型QFN封装结构20的结构，在图2A中，塑封体内部的多基岛引线框架的结构被绘示出。

QFN(Quad Flat No-lead Package，方形扁平无引脚封装)，是一种无引脚封装，呈正方形或矩形，具有封装体积小、成本低、高散热、高集成、兼容性好等优点，弥补了传统DIP/SOP IPM模块体积大、高成本、兼容性差、散热欠佳等缺点。QFN封装结构贴装占有面积比QFP小，高度比QFP低。由于QFN封装结构内部引脚与焊盘之间的导电路径短，自感系数以及内布线电阻很低，所以它能提供卓越的电性能。此外，它还通过外露的引线框架焊盘(散热面)提供了出色的散热性能，该焊盘具有直接散热通道，用于释放封装内的热量。通常将散热焊盘直接焊接在电路板上，并且PCB中的散热过孔有助于将多余的功耗扩散到铜接地板中，从而吸收多余的热量。本实用新型QFN封装结构20采用超薄型低成本设计，4基岛框架结构的单颗QFN封装结构20面积(S＝9mm*9mm)只有传统DIP23/SOP23面积的23％，封装成本只有传统DIP23/SOP23的60％。

在本实施例中，所述电源转换模块为半桥整流或逆变电源转换模块。所述QFN封装结构20包括一多基岛引线框架10、一第一功率器件21、一主控芯片22、一第二功率器件23、一二极管芯片24以及一塑封体(附图中未绘示)。所述多基岛引线框架10的结构、功能以及实现的效果与上述多基岛引线框架10的相同，此处不再赘述。其中，相应散热面部分或全部暴露于所述塑封体，并且所有引脚的端部以及与相应散热面共面的底面部分暴露于所述塑封体。通过将基岛进行封装最大外漏，外漏散热面可以在后续与PCB充分接触，达到高散热目的。在其它实施例中，所述电源转换模块也可以为DC-DC电源转换模块，所述QFN封装结构20包括一多基岛引线框架10、一第一功率器件21、一控制所述第一功率器件21的主控芯片22、一二极管芯片24以及一塑封体。相应的，多基岛引线框架10包括所述第一基岛11、所述第二基岛12以及所述第四基岛14。

在本实施例中，所述第一功率器件21采用导电胶等粘结剂粘贴于所述第一承载面111上，并与所述第一引脚113直接连接，同时通过金属引线25与多个所述第二引脚123中的部分引脚、以及所述第二功率器件23电性连接。所述第一功率器件21为MOS管。所述主控芯片22采用导电胶等粘结剂粘贴于所述第二承载面121上，所述主控芯片22通过金属引线25分别与多个所述第二引脚123中的部分引脚、所述第一功率器件21、所述第二功率器件23以及所述二极管芯片24电性连接。所述主控芯片22即为集成电路芯片(IC)，用于控制其它器件，例如控制所述第一功率器件21、所述第二功率器件23以及所述二极管芯片24。所述第二功率器件23采用导电胶等粘结剂粘贴于所述第三承载面131上，并与所述第三引脚133直接连接，同时通过金属引线25与所述第四引脚143电性连接。所述第二功率器件23为MOS管。所述二极管芯片24采用导电胶等粘结剂粘贴于所述第四承载面141上，并与所述第四引脚143直接连接，同时通过金属引线25与多个所述第二引脚123中的一个引脚电性连接；所述第四承载面141上还设有打线区，其通过金属引线25与所述主控芯片22电性连接。

在后续使用的一种状态中，所述第一引脚113的工作电压低于所述第二引脚123的工作电压，所述第二引脚123的工作电压低于所述第三引脚133的工作电压。所述第四引脚143的工作电压范围基本与所述第二引脚123的工作电压范围相同。即，所述第一引脚113作为低压(电压小于或等于一预设电压，例如0V)引脚，所述第二引脚123接工作电压或高/低压输入信号(一般为几十伏)，相应的所述第三引脚133为高压(电压大于或等于一预设电压，例如500V)引脚。低压引脚及高压引脚分别设置在基岛的两侧，并电气隔离，避免引脚之间由于高低电压差异比较大，而引起相互之间击穿的情况发生，进而满足封装或可靠性的要求。

在本实施例中，为了满足高散热性要求，同时防止高压击穿，除封装结构内部基岛与基岛之间设置了安全隔离间距外，封装外漏散热面之间、引脚与引脚之间、分离式引脚与散热面之间均进行安全间距设计。如图2B中，第一散热面112与第二散热面122之间具有预设隔离间距k1，不同边上的第二引脚123与第二散热面122之间具有预设隔离间距k以及k2，作为高压引脚的第三引脚133与第二散热面122之间具有预设隔离间距k3，第一散热面112与第三散热面132之间具有预设隔离间距k4。由于高压引脚与控制芯片所在散热面之间的压差较大，一般可达到几百伏压差，因此k3的值可以设置的最大。

本实用新型QFN封装结构，实现了多芯片/器件集成平面封装，提高了集成度，缩小了封装体体积、降低了封装成本；通过将基岛进行封装最大外漏，外漏散热面可以在后续与PCB充分接触，达到高散热目的；封装结构内部各基岛之间电气隔离，且基岛与基岛之间设置了安全隔离间距，封装结构外漏散热面之间、引脚与引脚之间、分离式引脚与散热面之间均进行安全间距设计，可以有效防止高压击穿，进而满足封装或可靠性的要求。

请参阅图3，本实用新型电源转换模块的QFN封装结构第二实施例的打线结构示意图。与图2A所示实施例的不同之处在于，在本实施例中，所述第一功率器件21包括采用金属引线25电性连接的第一绝缘栅双极型晶体管(IGBT)311以及第一快恢复二极管(FRD)312；所述第二功率器件23包括采用金属引线25电性连接的第二绝缘栅双极型晶体管(IGBT)331以及第二快恢复二极管(FRD)332。所述QFN封装结构的其它结构、功能可参考上述QFN封装结构，此处不再赘述。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (16)

1.一种应用于电源转换模块QFN封装的多基岛引线框架，其特征在于，至少包括：

相互之间电气隔离的一第一基岛以及一第二基岛；

所述第一基岛具有用于承载功率器件的一第一承载面，以及与所述第一承载面相对的一第一散热面，所述第一基岛具有设置于所述多基岛引线框架至少一边、并与所述第一基岛本体直接连接的多个第一引脚；

所述第二基岛具有用于承载控制所述功率器件的主控芯片的一第二承载面，以及与所述第二承载面相对的一第二散热面，所述第二基岛具有设置于所述多基岛引线框架两相邻边、并与所述第二基岛本体分离的多个第二引脚；

其中，在所述多基岛引线框架应用于QFN封装被塑封体进行塑封后，相应散热面部分或全部暴露于所述塑封体，并且所有引脚的端部以及与相应散热面共面的底面部分暴露于所述塑封体。

2.根据权利要求1所述的多基岛引线框架，其特征在于，所述第二基岛还具有至少一支撑结构支撑所述第二基岛。

3.根据权利要求2所述的多基岛引线框架，其特征在于，所述支撑结构与所述第二基岛本体直接连接，并延伸至所述多基岛引线框架两相邻边。

4.根据权利要求1所述的多基岛引线框架，其特征在于，所述第一基岛的面积大于所述第二基岛的面积。

5.根据权利要求1所述的多基岛引线框架，其特征在于，所述第一承载面上用于承载功率器件的区域之外设有至少一糙面区。

6.根据权利要求1所述的多基岛引线框架，其特征在于，所述第一承载面上用于承载功率器件的区域之外设有至少一打线区，用于通过金属引线实现所述第一基岛与其它基岛上承载的芯片或器件的电性连接。

7.根据权利要求1所述的多基岛引线框架，其特征在于，所述第二引脚上设置有一打线区，用于通过金属引线实现所述第二引脚与所述第二承载面上承载的主控芯片的电性连接，和/或与所述第一承载面上承载的功率器件的电性连接。

8.根据权利要求1所述的多基岛引线框架，其特征在于，所述多基岛引线框架还包括一第三基岛，所述第三基岛与所述第一基岛结构相同且对称设置于所述多基岛引线框架上。

9.根据权利要求1所述的多基岛引线框架，其特征在于，所述多基岛引线框架还包括一第四基岛，所述第四基岛具有用于承载分立器件的一第四承载面，以及与所述第四承载面相对的一第四散热面，所述第四基岛具有设置于所述多基岛引线框架两相邻边的多个第四引脚。

10.根据权利要求9所述的多基岛引线框架，其特征在于，所述分立器件为二极管芯片。

11.一种电源转换模块的QFN封装结构，其特征在于，包括：

一多基岛引线框架，所述多基岛引线框架至少包括相互之间电气隔离的一第一基岛以及一第二基岛；所述第一基岛具有一第一承载面，以及与所述第一承载面相对的一第一散热面，所述第一基岛具有设置于所述多基岛引线框架至少一边、并与所述第一基岛本体直接连接的多个第一引脚；所述第二基岛具有一第二承载面，以及与所述第二承载面相对的一第二散热面，所述第二基岛具有设置于所述多基岛引线框架两相邻边、并与所述第二基岛本体分离的多个第二引脚；

一第一功率器件，设置于所述第一承载面上，并与所述第一引脚直接连接；

一控制所述第一功率器件的主控芯片，设置于所述第二承载面上，所述主控芯片通过金属引线分别与所述第二引脚以及所述第一功率器件电性连接；以及

一塑封体，塑封承载所述第一功率器件和所述主控芯片的所述多基岛引线框架；

其中，相应散热面部分或全部暴露于所述塑封体，并且所有引脚的端部以及与相应散热面共面的底面部分暴露于所述塑封体；

所述第一引脚的工作电压与所述第二引脚的工作电压不相同。

12.根据权利要求11所述的QFN封装结构，其特征在于，任意两相邻的散热面之间具有第一预设隔离间距，和/或所述第二引脚与所述第二散热面之间具有第二预设隔离间距。

13.根据权利要求11所述的QFN封装结构，其特征在于，所述第一功率器件为一功率MOS管，或包括电性连接的一绝缘栅双极型晶体管和一快恢复二极管。

14.根据权利要求11所述的QFN封装结构，其特征在于，所述电源转换模块为半桥整流或逆变电源转换模块，所述多基岛引线框架还包括一第三基岛，所述第三基岛与所述第一基岛结构相同且对称设置于所述多基岛引线框架上；

所述QFN封装结构还包括一第二功率器件，所述第二功率器件设置于所述第三基岛的第三承载面上，并与所述第三基岛的第三引脚直接连接；

所述第一引脚的工作电压低于所述第二引脚的工作电压，所述第二引脚的工作电压低于所述第三引脚的工作电压。

15.根据权利要求14所述的QFN封装结构，其特征在于，所述多基岛引线框架还包括一第四基岛，所述第四基岛具有一第四承载面，以及与所述第四承载面相对的一第四散热面，所述第四基岛具有设置于所述多基岛引线框架两相邻边的多个第四引脚；

所述QFN封装结构还包括一二极管芯片，所述二极管芯片设置于所述第四承载面上，并与所述第四引脚直接连接。

16.根据权利要求11所述的QFN封装结构，其特征在于，所述电源转换模块为DC-DC电源转换模块，所述多基岛引线框架还包括一第四基岛，所述第四基岛具有一第四承载面，以及与所述第四承载面相对的一第四散热面，所述第四基岛具有设置于所述多基岛引线框架两相邻边的多个第四引脚；

所述QFN封装结构所述电源转换模块还包括一二极管芯片，所述二极管芯片设置于所述第四承载面上，并与所述第四引脚直接连接。

Images