KR20230083224A - 레이저 그루빙을 사용 금속 버를 감소시키기 위한 반도체 디바이스 및 그 제조방법 - Google Patents

레이저 그루빙을 사용 금속 버를 감소시키기 위한 반도체 디바이스 및 그 제조방법 Download PDF

Info

Publication number
KR20230083224A
KR20230083224A KR1020220158843A KR20220158843A KR20230083224A KR 20230083224 A KR20230083224 A KR 20230083224A KR 1020220158843 A KR1020220158843 A KR 1020220158843A KR 20220158843 A KR20220158843 A KR 20220158843A KR 20230083224 A KR20230083224 A KR 20230083224A
Authority
KR
South Korea
Prior art keywords
groove
package
semiconductor
jig
semiconductor package
Prior art date
Application number
KR1020220158843A
Other languages
English (en)
Inventor
창오 김
진희 정
대박 이
영강 이
용진 정
Original Assignee
스태츠 칩팩 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 피티이. 엘티디. filed Critical 스태츠 칩팩 피티이. 엘티디.
Publication of KR20230083224A publication Critical patent/KR20230083224A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 디바이스는 지그를 사용하여 형성된다. 지그는 금속 프레임, 폴리머 필름, 및 금속 프레임과 폴리머 필름 사이에 배치된 접착층을 포함한다. 접착층과 고분자 필름을 통해 개구부가 형성된다. 개구부 주위에 그루브가 형성된다. 반도체 패키지의 측면 표면이 그루브에 인접하도록 개구 위의 지그 상에 반도체 패키지가 배치된다. 반도체 패키지와 지그 위에 차폐층이 형성된다. 반도체 패키지가 지그로부터 제거된다.

Description

레이저 그루빙을 사용 금속 버를 감소시키기 위한 반도체 디바이스 및 그 제조방법{semiconductor device and METHOD FOR reducing METAL BURRs using laser grooving}
본 발명은 일반적으로 반도체 디바이스에 관한 것이며, 보다 상세하게는 금속 버(burrs)를 줄이기 위해 레이저 그루빙(laser grooving)을 사용하는 반도체 디바이스 및 그 제조방법에 대한 것이다.
반도체 디바이스는 현대 전자 제품에서 흔히 볼 수 있다. 반도체 디바이스는 신호 처리, 고속 계산, 전자기 신호 송수신, 전자 장치 제어, 태양광을 전기로 변환, 그리고 텔레비전 디스플레이용 시각적 이미지 생성과 같은 광범위한 기능을 수행한다. 반도체 디바이스는 통신, 전력 변환, 네트워크, 컴퓨터, 엔터테인먼트 및 소비자 제품 분야에서 사용된다. 반도체 디바이스는 군용 애플리케이션, 항공, 자동차, 산업용 컨트롤러 및 사무 장비에서도 찾아볼 수 있다.
반도체 디바이스는 일반적으로 프론트-엔드 제조 및 백엔드 제조의 두 가지 복잡한 제조 프로세스를 사용하여 제조된다. 프론트 엔드 제조는 반도체 웨이퍼의 표면에 다수의 다이를 형성하는 것을 포함한다. 웨이퍼의 각 다이는 기능적 전기 회로를 형성하기 위해 전기적으로 연결되는 능동 및 수동 전기 구성 요소를 포함한다. 트랜지스터 및 다이오드와 같은 능동 전기 컴포넌트는 전류의 흐름을 제어하는 기능이 있다. 커패시터, 인덕터 및 저항과 같은 수동 전기 컴포넌트는 전기 회로 기능을 수행하는 데 필요한 전압과 전류 사이의 관계를 생성한다.
백-엔드 제조(Back-end manufacturing)는 완성된 웨이퍼를 개별 반도체 다이로 절단하거나 싱귤레이팅하고 구조적 지지, 전기적 상호접속 및 환경적 격리를 위해 반도체 다이를 패키징하는 것을 지칭한다. 반도체 다이를 싱귤레이팅하기 위해 웨이퍼는 톱 스트리트(saw street) 또는 스크라이브(scribe)라고 불리는 웨이퍼의 비기능 영역을 따라 스코어링되고 절단된다. 웨이퍼는 레이저 절단 도구 또는 톱날을 사용하여 개별화된다. 싱귤레이션 후에, 개별 반도체 다이는 다른 시스템 구성 요소와의 상호 연결을 위한 핀 또는 접촉 패드를 포함하는 패키지 기판에 장착된다. 반도체 다이 위에 형성된 접촉 패드는 패키지 내의 접촉 패드에 연결된다. 전기 연결은 도전층, 범프, 스터드 범프, 도전성 페이스트 본드 와이어, 또는 적절한 상호연결 구조로 이루어질 수 있다. 물리적 지지와 전기적 절연을 제공하기 위해 패키지 위에 인캡슐런트 또는 기타 몰딩 화합물이 증착된다. 그런 다음 완성된 패키지를 전기 시스템에 삽입하고 반도체 디바이스의 기능을 다른 시스템 구성 요소에서 사용할 수 있게 된다.
도 1a는 구조적 지지를 위해 실리콘, 게르마늄, 알루미늄 인화물, 알루미늄 비소, 갈륨 비소, 갈륨 질화물, 인듐 인화물, 실리콘 카바이드, 또는 다른 벌크 반도체 물질과 같은 베이스 기판 물질(102)을 갖는 반도체 웨이퍼(100)를 도시한다. 복수의 반도체 다이 또는 컴포넌트(104)는 상기 설명되는 바와 같이, 비활성 다이 간 웨이퍼 영역 또는 톱 스트리트(106)에 의해 분리된 웨이퍼(100) 상에 형성된다. 소우 스트리트(saw street)(106)는 반도체 웨이퍼(100)를 개별 반도체 다이(104)로 싱귤레이트하기 위한 절단 영역을 제공한다. 일 실시예에서, 반도체 웨이퍼(100)는 100-450 밀리미터(mm)의 폭 또는 직경을 갖는다.
도 1b는 반도체 웨이퍼(100)의 일부의 단면도를 도시한다. 반도체 다이(104) 각각은 후면(back surface) 또는 비활성 표면(108) 및 능동 소자, 수동 소자, 도전층 및 다이 내부 또는 위에 형성되고 다이의 전기적 설계 및 기능에 따라 전기적으로 상호 연결된 유전체 층으로서 구현되는 아날로그 또는 디지털 회로를 포함하는 활성 표면(110)을 갖는다. 예를 들어, 회로는 디지털 신호 프로세서(DSP), 주문형 반도체(ASIC), 메모리 또는 기타 신호 처리 회로와 같은 아날로그 회로 또는 디지털 회로를 구현하기 위해 능동 표면(110) 내에 형성된 하나 이상의 트랜지스터, 다이오드 및 기타 회로 요소를 포함할 수 있다. 반도체 다이(104)는 또한 RF 신호 처리를 위한 인덕터, 커패시터 및 저항기와 같은 집적 수동 소자(IPD)를 포함할 수 있다. 반도체 웨이퍼(100)의 배면 표면(108)은 베이스 물질(102) 일부를 제거하고 반도체 웨이퍼(100) 및 반도체 다이(104)의 두께를 줄이기 위해 기계적 그라인딩 또는 에칭 처리로 선택적인 백 그라인딩 작업을 받을 수 있다.
전기 도전층(112)은 PVD, CVD, 전해 도금, 무전해 도금 공정, 또는 다른 적절한 금속 증착 공정을 사용하여 활성 표면(110) 위에 형성된다. 도전층(112)은 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 은(Ag), 또는 다른 적절한 전기 도전성 재료의 하나 이상의 층을 포함한다. 도전층(112)은 활성 표면(110) 상의 회로에 전기적으로 연결된 접촉 패드로서 작동한다.
도전층(112)은 도 1b 에 도시된 바와 같이 반도체 다이(104)의 에지로부터 제1 거리만큼 나란히 배치된 접촉 패드로서 형성될 수 있다. 대안적으로, 도전층(112)은 제1 행의 접촉 패드가 다이의 에지로부터 제1 거리 떨어져 배치되고 제2 행의 접촉 패드는 제1 행의 접촉 패드와 교대로 다이의 에지로부터 제2 거리 떨어져 배치되도록, 다중 행으로 오프셋된 접촉 패드로서 형성될 수 있다. 도전층(112)은 반도체 다이(104) 위에 형성된 마지막 도전층을 나타내며, 이후에는 더 큰 시스템으로의 전기적 상호접속을 위한 접촉 패드를 갖는다. 그러나, 활성 표면(110) 상의 실제 반도체 디바이스와 신호 라우팅을 위한 접촉 패드(112) 사이에 하나 이상의 중간 도전성 및 절연 층이 형성될 수 있다.
전기 도전성 범프 재료는 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 인쇄 공정을 사용하여 도전층(112) 위에 증착된다. 범프 재료는 Al, Sn, Ni, Au, Ag, 납(Pb), 비스무트(Bi), Cu, 땜납, 이들의 조합, 또는 선택적인 플럭스 솔루션을 갖는 다른 적절한 도전재일 수 있다. 예를 들어, 범프 재료는 공융 Sn/Pb, 고연 솔더 또는 무연 솔더일 수 있다. 범프 재료는 적절한 부착 또는 본딩 프로세스를 사용하여 도전층(112)에 본딩된다. 일 실시 예에서, 범프 재료는 전도성 볼 또는 범프(114)를 형성하기 위해 재료를 융점 이상으로 가열함으로써 리플로우된다. 일 실시예에서, 전도성 범프(114)는 습윤층, 장벽층, 및 접착층을 갖는 하부 범프 금속화(UBM) 위에 형성된다. 전도성 범프(114)는 또한 도전층(112)에 압축 본딩되거나 열압착 본딩될 수 있다. 전도성 범프(114)는 기판으로 전기적 연결을 위해 도전층(112) 위에 형성될 수 있는 한 유형의 상호접속 구조를 나타낸다. 상기 상호접속 구조는 또한 본드 와이어, 도전성 페이스트, 스터드 범프, 마이크로 범프, 전도성 필러 또는 기타 전기 상호접속을 사용할 수 있다.
도 1c에 도시된 바와 같이, 반도체 웨이퍼(100)는 톱날 또는 레이저 절단 도구(118)를 사용하여 톱 스트리트(106)를 통해 개별 반도체 다이(104)로 싱귤레이팅된다. 개별 반도체 다이(104)는 싱귤레이션 후 알려진 양호한 다이 또는 KGD의 식별을 위해 검사되고 전기적으로 테스트될 수 있다.
도 2a 및 도 2b에 도시된 패키지와 같은 반도체 패키지를 형성하는 하나의 방법이, 패키지 기판(120) 위에 단일화된 반도체 다이(104)를 배치함을 포함한다. 하나 이상의 개별 컴포넌트(122)는 추가 기능을 제공하기 위해 반도체 다이와 함께 패키지 기판 위에 배치될 수 있다. 인캡슐런트(124)는 기판(120), 반도체 다이(104), 및 개별 컴포넌트(122) 위에 증착된다.
반도체 장치는 종종 전자파 간섭(EMI), 무선 주파수 간섭(RFI), 고조파 왜곡, 또는 누화라고도 알려진 용량성, 유도성 또는 전도성 결합과 같은 기타 장치간 간섭에 취약하며, 이들은 반도체 장치 작동을 방해할 수 있다. RF(무선 주파수) 필터와 같은 고속 아날로그 회로 또는 디지털 회로 또한 간섭을 발생시킨다.
전도층은 EMI 및 기타 간섭으로부터 패키지 내의 전자 컴포넌트를 보호하기 위해 일반적으로 반도체 패키지 위에 형성된다. 차폐된 컴포넌트는 절연성 몰딩 화합물로 캡슐화되고, 전도성 레이어가 몰딩 화합물 위에 스퍼터링되어 컴포넌트 주위에 차폐층을 형성하도록 한다. 차폐층은 신호가 반도체 다이와 패키지 내의 개별 컴포넌트에 영향을 미치기 전에 EMI를 흡수하며, 그렇지 않으면 이들 장치가 오작동할 수 있다. 차폐층은 또한 EMI를 생성할 것으로 기대되는 컴포넌트를 가즌 패키지 위해 형성되어서 주변 장치를 보호하도록 한다.
도 2a는 EMI로부터 반도체 다이(104)를 보호하기 위해 인캡슐런트(124) 위에 형성되는 차폐층(130)을 도시한다. 기판(120)은 기판 아래에 범프(136)가 있는 경우에도 기판이 평평하게 놓이도록 지그(jig) 내에 개구(134)가 있는 지그(132) 상에 세팅된다. 차폐층(130)은 상부 및 측면 표면을 완전히 덮도록 패키지 위에 스퍼터링된다. 차폐층의 일부(130a)는 주변 지그 위로 연장된다.
차폐층(130)을 형성한 후, 반도체 패키지는 도 2b 에 도시된 바와 같이 지그(132)로부터 제거된다. 종래 기술 방법의 한 가지 문제는 차폐층의 부분(130a)이 지그로부터 벗어나고 버(burr)로서 패키지에 부착된 채로 남아 있다는 것이다. 완성된 패키지는 남아있는 버를 제거하기 위해 기계가공, 브러시 또는 기타 가공되어야 한다. 상기 버 제거 공정은 복잡한 메커니즘이 필요한 추가 처리 단계이다. 또한 느슨한 버는 컴포넌트에 달라붙어 의도하지 않은 단락을 통해 잠재적으로 오작동을 일으킬 수 있다. 따라서, 버(burr) 형성을 감소시키는 차폐층을 형성하기 위한 개선된 방법 및 장치가 필요하다.
도 1a-1c 는 톱 스트리트에 의해 분리된 복수의 반도체 다이를 갖는 반도체 웨이퍼를 도시한다.
도 2a 및 도 2b는 반도체 패키지 상에 차폐층을 형성하는 것을 도시한다.
도 3a 내지 도 3f는 버를 감소시키기 위해 레이저 그루브가 있는 차폐된 반도체 패키지를 형성함을 도시한다.
도 4a-4h는 추가 레이저 그루브 가공 옵션을 도시한다.
도 5a 및 도 5b는 지그를 완전히 관통하여 레이저 그루브를 형성하기 위한 옵션을 도시한다. 그리고
도 6a 및 도 6b는 차폐 패키지를 전자 장치에 통합하는 것을 예시한다.
본 발명은 도면을 참조하여 다음의 설명에서 하나 이상의 실시예로 설명되며, 도면에서 유사한 번호는 동일하거나 유사한 요소를 나타낸다. 본 발명은 본 발명의 목적을 달성하기 위한 최상의 모드의 관점에서 설명되지만, 첨부된 청구범위에 의해 정의된 발명 및 다음 설명 및 도면에 의해 뒷받침되는 그 등가물 발명의 사상 및 범위 내에 포함될 수 있는 대안, 수정 및 균등물을 포함하도록 의도된 것이 당업자에 의해 이해될 것이다. 본 명세서에서 사용되는 "반도체 다이"라는 용어는 단수형과 복수형을 모두 의미하므로, 단일 반도체 소자 및 다중 반도체 소자를 모두 지칭할 수 있다.
도 3a-3f는 금속 버 생성을 감소시키기 위해 레이저 그루브 가공(laser grooving)을 사용하여 반도체 패키지 위에 차폐층을 형성하는 것을 예시한다. 지그(150)는 실리콘 접착층(156)을 사용하여 금속 프레임에 부착된 금속 프레임(152) 및 폴리이미드(PI) 필름(154)을 포함한다. 금속 프레임(152)은 알루미늄 또는 강철과 같은 임의의 적합한 재료로 형성될 수 있다. 목재 또는 플라스틱과 같은 비금속 재료가 일부 실시예에서 사용된다. 다른 유형의 중합체 또는 비중합체 필름 또는 테이프가 PI 필름(154)을 위해 사용될 수 있다. 접착제 층(156)은 임의의 적합한 유형의 접착제일 수 있다.
도 3b에서, 개구(160)는 레이저, 톱, 칼 또는 다른 유형의 절단 도구(162)를 사용하여 PI 필름(154)을 통해 형성된다. 개구(160)는 처리되는 패키지 보다 다소 작은 풋 프린트를 갖는 크기를 가져서, 패키지가 PI 필름(154) 상에서 편평하게 놓이도록 하며, 패키지의 임의의 상호연결 구조가 개구를 통해 연장되도록 한다. 단일 개구(160)만을 갖는 단위 크기 지그(150)가 도시되지만, 대부분의 실시예에서 지그는 수십, 수백 또는 수천 단위를 한 번에 처리하기에 충분히 크다. 병렬 처리될 각 유닛에 대해 PI 필름(154)을 통해 개구(160)가 형성된다. 금속 프레임(152)은 각 유닛 사이에서 연장되어 각 유닛을 둘러쌀 수 있거나 유닛들 사이에서 연장되지 않고 전체 지그(150)를 단순히 프레임화할 수 있다.
도 3c에 도시된 바와 같이, 그루브(170)는 개구(160)를 둘러싸는 접착제 층(156) 내로 또는 이를 통해 형성된다. 그루브(170)는 개구(160) 주위에서 완전히 연속적일 수 있거나, 그루브는 도 5a 에서 아래에 도시된 바와 같이 개구의 각 측면에 대한 개별 부분을 포함할 수 있다. 그루브(170)는 도 3b 로부터 동일한 절삭 공구(162)를 사용하여 형성되거나, 또는 다른 유형의 도구가 사용될 수 있다. 상기 그루브는 레이저, 나이프, 블레이드 또는 기타 적절한 절단 방법을 사용하여 형성할 수 있다.
도 3d에서, 차폐될 패키지(180)는 개구(160) 위의 지그(150) 상에 배치된다. 패키지(180)는 패키지 기판(182)을 갖는다. 기판(182)은 하나 이상의 도전층(186)이 개재된 하나 이상의 절연층(184)을 포함한다. 절연층(184)은 일 실시예에서 코어 절연이며, 도전층(186)이 예를 들어 구리-클래드 라미네이트 기판과 같은, 상부 및 하부 표면 위에서 패터닝된다. 도전층(186)은 또한 절연층(184)을 통해 전기적으로 연결된 전도성 비아를 포함한다. 기판(182)은 서로 위에 삽입된 임의의 수의 도전층 및 절연층을 포함할 수 있다. 솔더 마스크 또는 패시베이션 층이 기판(182)의 어느 한 면 위에 형성될 수 있다. 임의의 적합한 유형의 기판 또는 리드프레임이 다른 실시예에서 기판(182)에 사용된다.
패키지(180)의 의도된 기능을 구현하기 위해 원하는 임의의 컴포넌트는 기판(182)에 장착되거나 기판(182) 위에 배치되고 도전층(186)에 전기적으로 연결된다. 도 3d는 단지 하나의 예로서 기판(182) 상에 장착된 반도체 다이(104) 및 개별 컴포넌트(122)를 도시한다. 인캡슐런트(188)는 기판(182), 반도체 다이(104), 및 개별 컴포넌트(122) 위에 증착된다. 전도성 범프(190)는 반도체 다이(104)의 도전층(112) 상의 전도성 범프(114)와 유사한 방식으로 도전층(186)의 접촉 패드 상에 형성되거나 배치된다.
그루브(170)에는 패키지(180)의 측면 표면(174)과 대략 정렬되도록 위치된 내벽(172)이 형성된다. 그루브(170)의 내벽(172) 및 패키지(180)의 측면(174)은 동일 평면 또는 대략 동일 평면에 있다.
도 3e에서, 전도성 물질은 전도성 차폐층(200)을 형성하기 위해 패키지(180) 위에 스퍼터링된다. 차폐층(200)은 임의의 적절한 금속 증착 기술, 예를 들어, 화학 기상 증착, 물리적 기상 증착, 다른 스퍼터링 방법, 분무 또는 도금을 사용하여 형성된다. 스퍼터링된 재료는 구리, 강철, 알루미늄, 금, 이들의 조합, 또는 임의의 다른 적합한 전도성 재료일 수 있다. 일부 실시예에서, 차폐층(200)은 예를 들어 스테인리스 스틸-구리-스테인리스 스틸 또는 티타늄-구리와 같은 상이한 재료의 다중 층 상에 스퍼터링함으로써 제조될 수 있다. 차폐층(200)은 패키지(180)의 컴포넌트와 근처의 다른 전자 장치 사이의 전자기 간섭(EMI)을 감소시킨다. 차폐층(200)은 EMI 감소를 개선하기 위해 기판(182)의 측면에 노출된 도전층(186)을 통해 선택적으로 접지된다.
차폐층(200)은 패키지(180)의 측면 표면(174) 아래로 그리고 그루브(170) 내로 연장된다. 상기 측면 표면(174) 및 측벽(172) 상의 차폐층(200)의 부분은 전도성 재료의 하나의 균일한 수직 범위로 결합된다. 종래 기술에서 차폐 층이 패키지의 측면을 따라 내려간 다음 곧 바로 지그에서 90도 회전하는 반면, 그루브(170)는 차폐 층(200)이 측면 표면(174) 아래로 연장되고 이어서 패키지(180)의 바닥 아래에서도 수직으로 계속 아래로 계속되게 한다.
도 3f에서, 차폐층(200)을 갖는 패키지(180)는 지그(150)로부터 제거된다. 차폐층(200)은 패키지(180)가 리프트됨에 따라 측면 표면(174)과 측벽(172) 사이의 수평선을 따라 깨끗하게 브레이크된다. 패키지가 종래 기술에서 리프트될 때, 패키지에 직접 인접한 차폐층의 수평 부분은 패키지(180) 아래에서 수직으로 계속되는 차폐층(200)에 비해 패키지와 함께 리프트될 가능성이 훨씬 더 높다.
도 4a 내지 도 4h는 버 생성을 감소시키는 그루브에 대한 복수의 다른 구성을 예시한다. 도 4a는 PI 필름(154) 내로 접착제 층(156)을 통해 완전히 연장되는 그루브(210)을 도시한다. 그루브(210)의 측벽(212)은 여전히 패키지(180)의 측면 표면(174)과 거의 동일 평면에 있다. 그루브(170)에 비해 더 깊은 그루브(210)을 갖는 것은 측면 표면(174)과 동일한 평면 내에서 더 큰 접촉 표면적이 있기 때문에 차폐 층(200)이 지그로부터 분리된 차폐층(200)의 개연성을 더욱 줄인다. 도 4b는 접착층(156)과 PI 필름(154) 모두를 통해 완전히 연장되는 더 깊은 그루브(220)를도시한다. 도 5a에서 도시된 바와 같이, 패키지(180) 아래 PI 필름(154) 부분은 패키지의 코너에서 둘러싸인 PI 필름에 연결된 채로 있는다.
도 3d, 4a 및 4b는 금속 버를 줄이기 위한 그루브 깊이에 대한 세 가지 다른 옵션을 도시한다. 그루브를 원하는 깊이로 형성할 수 있다. 도 4c-4h는 이전에 도시된 3개의 그루브 깊이에 따라 각기 다른 측면 오프셋을 도시한다. 도 4c 및 4d는 도 3c 내의 그루브(170)의 변형을 도시한다. 도 4c 의 그루브(170a)은 그루브(170)에서와 마찬가지로 접착층(156)을 통해 연장된다. 그러나 그루브(170a)은 또한 패키지(180) 아래에서 측면 방향으로 연장된다. 도 4d에서의 그루브(170b)는패키지(180)로부터 측면 방향으로 오프셋 되어 있다. 접착층(156)의 일부는 그루브(170b)과 측면 표면(174) 사이에서 변경되지 않은 채로 있다. 그루브(170b)는 패키지(180)로 또는 패키지(180) 아래로 연장되지 않는다.
도 4e 및 4f는 그루브(170) 대신에 도 4a에서의 그루브(210)를 제외하고는, 도 4c. 및 도 4d와 유사한 변형을 도시한다. 그루브(210a)는 패키지(180) 아래로 연장되는 반면, 그루브(210b)는 패키지와 그루브 사이에 분리를 남겨둔다. 유사하게, 도 4g 및 도 4h는 그루브(220)의 변형을 도시하며, 그루브(220a)가 패키지(180) 아래로 연장되며 그루브(220b)가 패키지(180)와 상기 그루브 사이 분리를 남긴다. 키 포인트는 패키지(180)와 PI 필름(154) 사이의 부착 영역 근처 캐리어 내에 그루브를 가진다는 것이다. 차폐층은 원하는 반도체 패키지 위에 그리고 위에 설명된 그루브 내에 형성된다. 그루브는 차폐되는 반도체 패키지 근처에서 차폐층을 찢는 것을 보조하여 차폐층의 많은 부분이 패키지와 함께 지그(150)로부터 찢어질 가능성이 더 적도록 한다.
도 5a 및 5b는 접착층(156)과 PI 필름(154) 모두를 완전히 관통하는 그루브(220)를형성하기 위한 옵션을 도시한다. 도 5a는 개구(160)의 네 측면 모두를 따라 형성된 그루브(220)를 갖는 PI 필름(154)의 평면도를 도시한다. 그루브(220)는 모서리에서 불연속적이어서 PI 필름(154)의 내부 부분(154a)이 물리적으로 완전히 분리되지 않는다. 임의의 그루브 실시예는 개구(160) 주위에 연속적으로 또는 각 측면에 대해 별개의 섹션으로 형성될 수 있다.
도 5b에서, 박판(230)은 내부 부분(154a)을 지지하기 위해 PI 필름(154) 아래에 추가된다. 박판(230)은 PI 필름(154) 및 패키지(180)의 내부 부분(154a)을 잃지 않고 그루브(220)가 개구(160) 주위에서 연속적으로 형성되도록 한다. 박판(230)은 PI 필름(154)을 부착하기 위한 접착층을 갖는 금속판이다. 또 다른 실시 예에서, 박판(230)은 접착 테이프이다. 박판(230)의 두께는 부분적으로 박판(230)을 통해 형성되는 것을 포함하여, 더 깊은 그루브가 형성되도록 하는 데 사용될 수 있다. 도 5a에서와 같이 내측 부가 상기 모서리에서 연결 되 있으면 한 그루브가 완전히 박판(230)을 통해 형성될 수 있다.
도 6a 및 도 6b는 전술한 차폐된 반도체 패키지, 예를 들어 차폐층(200)을 갖는 패키지(180)를 전자 장치(300)에 통합하는 것을 도시한다. 도 6a는 전자 장치(300)의 일부로서 인쇄 회로 기판(PCB) 또는 다른 기판(302) 상에 장착된 패키지(180)의 부분 단면도를 도시한다. 범프(190)는 PCB(302)의 도전층(304)으로 리플로우 되어서,연결 패키지(180)를 PCB에 물리적으로 그리고 전기적으로 연결하도록 한다. 다른 실시 예에서, 열압착 또는 다른 적절한 부착 및 연결 방법이 사용된다. 일부 실시 예에서, 접착제 또는 언더필 층이 패키지(180)와 PCB(302) 사이에 사용된다. 반도체 다이(104)는 기판(182) 및 범프(190)를 통해 도전층(304)에 전기적으로 결합된다.
도 6b는 패키지(180)를 포함하는 PCB의 표면 상에 실장된 복수의 반도체 패키지를 갖는 PCB(302)를 포함하는 전자 장치(300)를 도시한다. 전자 장치(300)는 애플리케이션에 따라 한 유형의 반도체 패키지 또는 복수 유형의 반도체 패키지를 가질 수 있다. 전자 장치(300)는 하나 이상의 전기적 기능을 수행하기 위해 반도체 패키지를 사용하는 독립형 시스템일 수 있다. 대안적으로, 전자 장치(300)는 더 큰 시스템의 서브 컴포넌트일 수 있다. 예를 들어, 전자 장치(300)는 태블릿 컴퓨터, 셀룰러 폰, 디지털 카메라, 통신 시스템, 또는 다른 전자 장치의 일부일 수 있다. 전자 장치(300)는 또한 그래픽 카드, 네트워크 인터페이스 카드, 또는 컴퓨터에 삽입되는 다른 신호 처리 카드일 수 있다. 반도체 패키지는 마이크로프로세서, 메모리, ASIC, 논리 회로, 아날로그 회로, RF 회로, 개별 능동 또는 수동 장치, 또는 기타 반도체 다이 또는 전기 컴포넌트를 포함할 수 있습니다.
도 6b에 도시된 바와 같이, PCB(302)는 PCB 상에 장착된 반도체 패키지의 구조적 지지 및 전기적 상호접속을 위한 일반적인 기판을 제공한다. 도전성 신호 트레이스(304)는 증발, 전해 도금, 무전해 도금, 스크린 인쇄, 또는 다른 적절한 금속 증착 공정을 사용하여 PCB(302)의 층 내에 또는 표면 위에 형성된다. 신호 트레이스(304)는 반도체 패키지, 장착된 컴포넌트, 및 기타 외부 시스템 또는 컴포넌트 사이의 전기 통신을 제공한다. 트레이스(304)는 또한 필요에 따라 반도체 패키지에 대한 전력 및 접지 연결을 제공한다.
일부 실시 예에서, 반도체 디바이스는 2개의 패키징 레벨을 갖는다. 제1 레벨 패키징은 반도체 다이를 중간 기판에 기계적으로 및 전기적으로 부착하는 기술이다. 제2 레벨 패키징은 중간 기판을 PCB(302)에 기계적으로 및 전기적으로 부착하는 것을 포함한다. 다른 실시 예에서, 반도체 디바이스는 다이가 PCB(302)에 기계적으로 및 전기적으로 직접 장착되는 제1 레벨 패키징만을 가질 수 있다.
설명의 목적을 위해, 본드 와이어 패키지(306) 및 플립칩(308)을 포함하는, 여러 유형의 제1 레벨 패키징이 PCB(302) 상에 도시되어 있다. 또한, 볼 그리드 어레이(BGA)(350), 범프 칩 캐리어(BCC)(352), 랜드 그리드 어레이(LGA)(356), 멀티칩 모듈(MCM)(358) 또는 쿼드 플랫 무연 패키지(QFN)(360), 쿼드 플랫 패키지(362), 임베디드 웨이퍼 레벨 볼 그리드 어레이(eWLB)(364)를 포함하는 제2 유형의 제2 레벨 패키징이 패키지(180)과 함께 PCB(302) 상에 장착된 것으로 도시되어 있다. 전도성 트레이스(304)는 PCB(302)상에 배치된 다양한 패키지 및 컴포넌트를 패키지(180)에 전기적으로 결합시키며, 패키지(180) 내 컴포넌트를 PCB 상의 다른 컴포넌트로 사용을 제공한다.
시스템 요구사항에 따라, 제1 및 제2 레벨 패키징 스타일의 임의의 조합으로 구성된 반도체 패키지의 임의의 조합, 뿐만 아니라 다른 전자 컴포넌트가 PCB(302)에 연결될 수 있다. 일부 실시 예에서, 전자 장치(300)는 단일 부착 반도체 패키지인 반면, 다른 실시 예에서는 다중 상호 연결된 패키지를 요구한다. 단일 기판 위에 하나 이상의 반도체 패키지를 결합함으로써 제조업체는 미리 만들어진 구성 요소를 전자 장치 및 시스템에 통합할 수 있다. 반도체 패키지는 정교한 기능을 포함하고 있기 때문에 보다 저렴한 컴포넌트와 간소화된 제조 공정을 통해 전자 장치가 제조될 수 있다. 결과적인 장치는 실패할 가능성이 적고 제조 비용이 저렴하여 소비자 비용이 절감된다.
본 발명의 하나 이상의 실시 예가 상세하게 예시되었지만, 당업자는 이러한 실시 예에 대한 수정 및 변경이 다음 청구범위에 기재된 본 발명의 범위를 벗어나지 않고 이루어질 수 있음을 이해할 것이다.

Claims (15)

  1. 반도체 디바이스의 제조 방법으로서,
    금속, 고분자 필름, 및 금속 프레임과 고분자 필름 사이에 배치된 접착층을 포함하는 지그(jig)를 제공하는 단계;
    접착층 및 고분자 필름을 통해 개구부를 형성하는 단계;
    상기 개구부 주위에 그루브를 형성하는 단계;
    상기 반도체 패키지의 측면이 상기 홈에 인접하도록 상기 개구부 위의 지그 상에 반도체 패키지를 배치하는 단계; 그리고
    반도체 패키지 및 지그 위에 차폐층을 형성하는 단계를 포함하는, 반도체 디바이스의 제조방법.
  2. 제1항에 있어서, 상기 지그로부터 반도체 패키지를 제거하는 단계를 더욱 포함하는, 반도체 디바이스의 제조방법.
  3. 제1항에 있어서, 상기 그루브 위에 상기 반도체 패키지를 배치하는 단계를 더욱 포함하는, 반도체 디바이스의 제조방법.
  4. 제1항에 있어서, 상기 그루브와 반도체 패키지 사이에 간극을 두고 상기 반도체 패키지를 배치하는 단계를 더욱 포함하는, 반도체 디바이스의 제조방법.
  5. 제1항에 있어서, 중합체 필름 내로 또는 중합체 필름을 통해 연장되는 그루브를 형성하는 단계를 더욱 포함하는, 반도체 디바이스의 제조방법.
  6. 제1항에 있어서, 그루브를 접착층 내로만 형성함을 포함하는 단계를 더욱 포함하는, 반도체 디바이스의 제조 방법.
  7. 반도체 디바이스 제조방법으로서,
    지그를 제공하는 단계;
    지그 내에 그루브를 형성하는 단계;
    상기 반도체 패키지의 측면 표면이 상기 그루브에 인접하도록 상기 지그 상에 반도체 패키지를 배치하는 단계; 그리고
    반도체 패키지 및 지그 위에 차폐층을 형성하는 단계를 포함하는, 반도체 디바이스 제조방법.
  8. 제7항에 있어서, 지그를 완전히 관통하여 연장되는 그루브를 형성하는 단계를 더욱 포함하는, 반도체 디바이스 제조방법.
  9. 제7항에 있어서, 상기 지그는 고분자 필름을 포함하고, 상기 그루브는 고분자 필름 내에 형성되는 것을 특징으로 하는, 반도체 디바이스 제조방법.
  10. 금속 프레임;
    금속 프레임 위에 배치된 폴리머 필름;
    고분자 필름과 금속 프레임 사이에 배치되는 접착층;
    접착층과 고분자 필름을 관통하여 형성된 개구부; 그리고
    개구부 주변의 접착층 내에 형성된 그루브를 포함하는, 반도체 디바이스.
  11. 제10항에 있어서, 상기 반도체 패키지의 측면 표면이 상기 그루브와 나란하게 배향되도록 상기 개구 위에 배치된 반도체 패키지를 더욱 포함하는, 반도체 디바이스.
  12. 제11항에 있어서, 상기 반도체 패키지는 상기 그루브 위에 배치되는, 반도체 디바이스.
  13. 제11항에 있어서, 상기 그루브와 반도체 패키지 사이에 간극을 더욱 포함하는, 반도체 디바이스.
  14. 제10항에 있어서, 상기 그루브는 폴리머 필름 내로 또는 완전히 관통하여 연장되는, 반도체 디바이스.
  15. 제10항에 있어서, 상기 그루브는 상기 접착층 내부로만 연장되는 것을 특징으로 하는, 반도체 디바이스.
KR1020220158843A 2021-12-01 2022-11-24 레이저 그루빙을 사용 금속 버를 감소시키기 위한 반도체 디바이스 및 그 제조방법 KR20230083224A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/457,074 US20230170245A1 (en) 2021-12-01 2021-12-01 Semiconductor Device and Method for Reducing Metal Burrs Using Laser Grooving
US17/457,074 2021-12-01

Publications (1)

Publication Number Publication Date
KR20230083224A true KR20230083224A (ko) 2023-06-09

Family

ID=86499368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220158843A KR20230083224A (ko) 2021-12-01 2022-11-24 레이저 그루빙을 사용 금속 버를 감소시키기 위한 반도체 디바이스 및 그 제조방법

Country Status (3)

Country Link
US (1) US20230170245A1 (ko)
KR (1) KR20230083224A (ko)
CN (1) CN116207080A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5664666B2 (ja) * 2011-01-07 2015-02-04 株式会社村田製作所 電子部品モジュールの製造方法、及び電子部品モジュール
JP5810958B2 (ja) * 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
KR102296363B1 (ko) * 2014-03-17 2021-08-31 린텍 가부시키가이샤 다이본드층 형성 필름, 다이본드층 형성 필름이 부착된 가공물, 및 반도체 장치
TWI735525B (zh) * 2016-01-31 2021-08-11 美商天工方案公司 用於封裝應用之濺鍍系統及方法
JP6974960B2 (ja) * 2017-04-21 2021-12-01 株式会社ディスコ 半導体パッケージの製造方法
JP7093210B2 (ja) * 2018-03-28 2022-06-29 株式会社ディスコ 板状物の加工方法
US11393698B2 (en) * 2020-12-18 2022-07-19 STATS ChipPAC Pte. Ltd. Mask design for improved attach position

Also Published As

Publication number Publication date
US20230170245A1 (en) 2023-06-01
CN116207080A (zh) 2023-06-02

Similar Documents

Publication Publication Date Title
KR102637279B1 (ko) 매립된 인덕터 또는 패키지를 갖는 집적 sip 모듈을 형성하는 반도체 소자 및 방법
KR102598455B1 (ko) 노출된 다이 후면을 갖는 플립 칩 패키지를 위한 emi 차폐
KR102676909B1 (ko) 레이저-기반 재배선 및 멀티-스택 패키지
KR20240041894A (ko) 송곳니부 설계를 갖는 사전 형성된 마스크를 이용하는 선택적 emi 차폐
KR20240023415A (ko) 사전 형성된 마스크를 이용한 선택적 emi 차폐
KR20230054602A (ko) 히트 스프레더 및 emi 차폐를 위한 구획 리드를 갖는 패키지
KR20230083224A (ko) 레이저 그루빙을 사용 금속 버를 감소시키기 위한 반도체 디바이스 및 그 제조방법
TWI803859B (zh) 半導體裝置及在膜層上形成系統級模組封裝之方法
TWI853258B (zh) 製造半導體裝置之方法及半導體裝置
US20240006335A1 (en) Semiconductor Device and Method of Forming Embedded Magnetic Shielding
CN115775738B (zh) 利用金属框架和盖的隔间型屏蔽
US20230215813A1 (en) Semiconductor Device and Method for Selective EMI Shielding Using a Mask
US20240063137A1 (en) Semiconductor Device and Method for Partial EMI Shielding
US20230215812A1 (en) Semiconductor Device and Method of Forming Selective EMI Shielding with Slotted Substrate
KR20230143952A (ko) 전자파 흡수 금속 바아를 이용한 반도체 디바이스 및 그 제조 방법
KR20240001031A (ko) 이중 차폐 반도체 디바이스 및 그 제조 방법
KR20230170554A (ko) Fod 재료를 사용한 선택적 차폐 반도체 디바이스 및 그 제조 방법
TW202349575A (zh) 半導體裝置和用於先進散熱的方法
KR20230115251A (ko) 테이프 부착을 사용하는 반도체 디바이스 및 그 제조방법
TW202431591A (zh) 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽