TW202331861A - 半導體裝置和以開槽基板形成選擇性電磁干擾屏蔽的方法 - Google Patents

半導體裝置和以開槽基板形成選擇性電磁干擾屏蔽的方法 Download PDF

Info

Publication number
TW202331861A
TW202331861A TW111147193A TW111147193A TW202331861A TW 202331861 A TW202331861 A TW 202331861A TW 111147193 A TW111147193 A TW 111147193A TW 111147193 A TW111147193 A TW 111147193A TW 202331861 A TW202331861 A TW 202331861A
Authority
TW
Taiwan
Prior art keywords
substrate
shielding layer
semiconductor
package
forming
Prior art date
Application number
TW111147193A
Other languages
English (en)
Inventor
鄭珍熙
金昌伍
李志遠
張有晶
Original Assignee
新加坡商星科金朋私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商星科金朋私人有限公司 filed Critical 新加坡商星科金朋私人有限公司
Publication of TW202331861A publication Critical patent/TW202331861A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明提供一種半導體裝置，其具有基板及形成於該基板中之槽。第一電子組件鄰近於該槽安置於該基板上方。囊封體沈積於該第一電子組件上方，其中該囊封體之表面與該基板之在該槽內的表面共面。屏蔽層形成於該囊封體上方且實體接觸該基板之在該槽內的該表面。在形成該屏蔽層之後，該基板經單粒化以形成具有該第一電子組件之半導體封裝。

Description

半導體裝置和以開槽基板形成選擇性電磁干擾屏蔽的方法
本發明大體上關於一種半導體裝置，更確切地說關於一種半導體裝置及以開槽基板選擇性電磁干擾（electromagnetic interference；EMI）屏蔽之方法。
半導體裝置通常發現於現代電子產品中。半導體裝置執行廣泛範圍之功能，諸如信號處理、高速計算、傳輸及接收電磁信號、控制電子裝置、將日光變換成電以及產生電視顯示器之視覺影像。半導體裝置發現於通信、功率轉換、網路、電腦、娛樂及消費型產品之領域中。半導體裝置亦可發現於軍事應用、航空、汽車、工業控制器及辦公設備中。
通常使用兩種複雜製程來製造半導體裝置：前端製造及後端製造。前端製造涉及在半導體晶圓之表面上形成複數個晶粒。晶圓上之各晶粒含有主動及被動電子組件，該電子組件電連接以形成功能性電路。諸如電晶體及二極體之主動電子組件具有控制電流之流動的能力。諸如電容器、電感器及電阻器之被動電子組件在執行電路功能所需之電壓與電流之間建立了關係。
後端製造指將成品晶圓切割或單粒化成個別半導體晶粒且封裝半導體晶粒以用於結構支撐、電互連及環境絕緣。為了單粒化半導體晶粒，沿著稱為鋸切道或劃線之晶圓之非功能性區刻劃及打破晶圓。使用雷射切割工具或鋸片單粒化晶圓。在單粒化之後，將個別半導體晶粒安裝至封裝基板，該封裝基板包括接腳或接觸襯墊以用於與其他系統組件互連。接著將形成於半導體晶粒上方之接觸襯墊連接至封裝內之接觸襯墊。可與導電層、凸塊、柱形凸塊、導電膏、接合線或其他適合之互連結構進行電連接。囊封體或其他模製化合物沈積於封裝上方以提供實體支撐及電絕緣。接著將成品封裝插入至電系統中且使半導體裝置之功能性用於其他系統組件。
圖1a顯示具有基底基板材料102之半導體晶圓100，該基底基板材料諸如矽、鍺、磷化鋁、砷化鋁、砷化鎵、氮化鎵、磷化銦、碳化矽或其他塊狀半導體材料。複數個半導體晶粒或組件104形成於由如上文所描述之非主動晶粒間晶圓區域或鋸切道106分隔開之晶圓100上。鋸切道106提供切割區域以將半導體晶圓100單粒化成個別半導體晶粒104。在一個具體實例中，半導體晶圓100具有100至450公釐（mm）之寬度或直徑。
圖1b顯示半導體晶圓100之一部分的橫截面視圖。各半導體晶粒104具有後部或非主動表面108及主動表面110，該後部或非主動表面及該主動表面含有實施為主動裝置、被動裝置、導電層及介電層之類比或數位電路，該等主動裝置、被動裝置、導電層及介電層形成於晶粒內或上方且根據晶粒之電設計及功能而電互連。舉例而言，電路可包括形成於主動表面110內之一或多個電晶體、二極體及其他電路元件以實施類比電路或數位電路，諸如數位信號處理器（digital signal processor；DSP）、ASIC、MEMS、記憶體或其他信號處理電路。半導體晶粒104亦可含有諸如電感器、電容器及電阻器之積體被動裝置（integrated passive devices；IPD）以用於RF信號處理。半導體晶圓100之背表面108可藉由機械研磨或蝕刻製程進行視情況選用之背磨操作以移除基底材料102之一部分且減小半導體晶圓100及半導體晶粒104之厚度。
導電層112使用PVD、CVD、電解電鍍、無電鍍製程或其他適合之金屬沈積製程而形成於主動表面110上方。導電層112包括鋁（Al）、銅（Cu）、錫（Sn）、鎳（Ni）、金（Au）、銀（Ag）或其他適合之導電材料之一或多個層。導電層112作為電連接至主動表面110上之電路的接觸襯墊操作。
導電層112可形成為與半導體晶粒104之邊緣相距第一距離並排安置之接觸襯墊，如圖1b中所示。替代地，導電層112可形成為接觸襯墊，該等接觸襯墊在多個列中偏移以使得第一列接觸襯墊安置為距晶粒之邊緣第一距離，且第二列接觸襯墊與第一列交替安置為距晶粒之邊緣第二距離。導電層112表示形成於具有用於後續電互連至較大系統之接觸襯墊的半導體晶粒104上方之最後導電層。然而，可存在形成於主動表面110上之實際半導體裝置與接觸襯墊112之間的一或多個中間導電層及絕緣層以用於信號路由。
使用蒸發、電解電鍍、無電鍍、落球或網版印刷製程將導電凸塊材料沈積於導電層112上方。凸塊材料可為Al、Sn、Ni、Au、Ag、鉛（Pb）、鉍（Bi）、Cu、焊料及其組合，其具有視情況選用之焊劑溶液。舉例而言，凸塊材料可為共晶Sn/Pb、高鉛焊料或不含鉛焊料。凸塊材料使用適合附接或接合製程接合至導電層112。在一個具體實例中，凸塊材料藉由將材料加熱超過其熔點而回焊以形成導電球或凸塊114。在一個具體實例中，導電凸塊114形成於具有潤濕層、障壁層及黏著層之凸塊下金屬化物（under-bump metallization；UBM）上方。導電凸塊114亦可壓縮接合或熱壓接合至導電層112。導電凸塊114表示可形成於導電層112上方以用於電連接至基板之一種類型的互連結構。互連結構亦可使用接合線、導電膏、柱形凸塊、微型凸塊、導電柱或其他電互連件。
在圖1c中，半導體晶圓100使用鋸片或雷射切割工具118經由鋸切道106單粒化成個別半導體晶粒104。可檢測及電測試個別半導體晶粒104以用於KGD後單粒化之識別。
形成具有半導體晶粒104之半導體封裝之方法顯示於圖2a至圖2g中。一或多個離散組件152可安置於具有半導體晶粒104之封裝基板150上方以提供額外功能性。囊封體154沈積於圖2b中之基板150、半導體晶粒104及離散組件152上方。
半導體裝置常常易受電磁干擾（EMI）、射頻干擾（radio frequency interference；RFI）、諧波失真或可干擾其操作之其他裝置間干擾（諸如電容式、電感式或電導式耦合，亦稱為串擾）影響。高速類比電路，例如射頻（radio frequency；RF）濾波器，或數位電路亦產生干擾。
導電層通常形成於半導體封裝上方以屏蔽封裝內之電子部件免受EMI及其他干擾。導電層濺鍍至囊封體154上以在組件上方及周圍形成屏蔽層。屏蔽層在信號可影響封裝內之半導體晶粒及離散組件之前吸收EMI，否則此可在無屏蔽之情況下發生事故。屏蔽層亦形成於具有預期會產生EMI之組件的封裝上方，以保護附近裝置。
形成於封裝上方之導電層通常將需要沿著基板150之側表面形成，以便實體接觸基板之導電層且從而電連接至接地。因此，封裝通常在形成屏蔽層之前單粒化，如圖2c中所示，其中雷射切割工具160單粒化基板150。圖2d顯示其中形成圓形封裝之平面視圖。溝槽162自始至終圍繞各封裝形成以從基板150之較大面板單粒化封裝。基板150藉由單粒化製程分成多個部件：部分150A保持為複數個半導體封裝之部分，而部分150B為在單粒化僅留下封裝之後移除的剩餘面板。
圖2e及圖2f顯示形成於囊封體154上方之屏蔽層170。通常在處置單粒化單元時出現之一個問題為該等單元可在單粒化之後在處理期間移動，從而引起製造缺陷。圖2g顯示許多不同故障模式中之僅兩者。損壞172可由嘗試處置已移動且不在預期位置中之封裝的處理設備引起。若歸因於在置放離散組件之前基板之移動而未適當地連接至之下接觸襯墊，則錯位離散裝置174會造成事故。
在單位層級處處理半導體封裝提供許多用於製造缺陷之機會。因此，需要減小在單粒化之後的處理之量之改良屏蔽層製造製程及裝置。
本發明的一態樣為一種製造半導體裝置之方法，其包含：提供基板；在該基板中形成槽；將第一電子組件鄰近於該槽安置於該基板上方；將囊封體沈積於該第一電子組件上方，其中該囊封體之表面與該基板之在該槽內的表面共面；將屏蔽層形成於該囊封體上方且實體接觸該基板之在該槽內的該表面；及在形成該屏蔽層之後，單粒化該基板以形成具有該第一電子組件之半導體封裝。
本發明的上述態樣所述之方法進一步包括藉由從該槽之第一端切割至該槽之第二端來單粒化該基板。
本發明的上述態樣所述之方法進一步包括：在形成該屏蔽層之前，將遮罩安置於該基板上方；及在形成該屏蔽層之後移除該遮罩。
在本發明的上述態樣所述之方法中，該半導體封裝為圓形的。
本發明的上述態樣所述之方法進一步包括在形成該屏蔽層之後將第二電子組件安置於該基板上方。
在本發明的上述態樣所述之方法中，在完成形成該屏蔽層之步驟之後，複數個半導體封裝保持由該基板連接。
本發明的另一態樣為一種製造半導體裝置之方法，其包含：提供基板，其包括形成於該基板中之槽；將屏蔽層形成於該基板上方及該槽中；及在形成該屏蔽層之後單粒化該基板以形成半導體封裝。
本發明的另一態樣所述之方法進一步包括藉由從該槽之第一部分切割至該槽之第二部分來單粒化該基板。
本發明的另一態樣所述之方法進一步包括在形成該屏蔽層之後將電子組件安置於該基板上方。
在本發明的另一態樣所述之方法中，在完成形成該屏蔽層之步驟之後，複數個半導體封裝保持由該基板連接。
本發明的又一態樣為一種半導體裝置，其包含：基板，其包括形成於該基板中之槽；囊封體，其沈積於該基板上方；及屏蔽層，其形成於該囊封體上方及該槽中。
在本發明的又一態樣所述之半導體裝置中，該囊封體之表面與該基板之在該槽內的表面共面。
本發明的又一態樣所述之半導體裝置進一步包括遮罩，其在該屏蔽層下方安置於該基板上方。
在本發明的又一態樣所述之半導體裝置中，該槽為彎曲的。
本發明的又一態樣所述之半導體裝置進一步包括由該基板連接之複數個半導體封裝。
在以下描述中參考圖式於一或多個具體實例中描述本發明，在圖式中，相同編號表示相同或類似元件。儘管本發明依據用於達成本發明目標之最佳模式來描述，但所屬技術領域中具有通常知識者將瞭解，其意欲涵蓋如可包括如由所附申請專利範圍及如由以下揭示內容及附圖支援之其等效物所界定的本發明之精神及範圍內的替代方案、修改及等效物。如本文所使用之術語「半導體晶粒」指詞之單數形式及複數形式兩者，且因此，可指單個半導體裝置及多個半導體裝置兩者。
圖3a至圖3o說明以開槽印刷電路板或基板形成屏蔽封裝以解決先前技術中存在之問題。圖3a及圖3b顯示在基板202上形成半導體封裝200之初始步驟。圖3a為部分截面且圖3b顯示平面視圖。儘管僅兩個單元經顯示形成於一個基板上，但成百上千個封裝200通常使用本文所描述但整體執行之相同步驟形成於單一基板面板202中。
基板202包括與一或多個導電層206交錯之一或多個絕緣層204。在一個具體實例中，絕緣層204為芯絕緣板，其中導電層206在例如覆銅壓合基板之頂部表面及底部表面上方圖案化。導電層206亦包括經由絕緣層204垂直電耦接之導電通孔。基板202可包括交錯於彼此上方之任何數目個導電層及絕緣層。焊料遮罩或鈍化層可形成於基板202之任一側上方。在其他具體實例中，任何適合類型之基板或引線框用於基板202。
將期望實施封裝200之既定功能性之任何組件安裝至基板202或基板202上方，且電連接至導電層206。組件可以任何適合之配置安裝至基板202之頂部及底部表面上。在所揭示之具體實例中，在此階段處安裝至基板202之組件限於區208，該區208將在後續製造步驟中囊封。半導體晶粒104及離散組件152使用例如任何適合之抓放方法或裝置表面安裝至各封裝200之區208內的基板200上。任何適合之電子組件可按需要安裝於區208內。
槽210鄰近於各囊封區208之邊界且沿著該邊界穿過基板202形成。槽210沿著區208形成，使得在囊封之後，形成於區208上方之屏蔽層可向下延伸至槽210中且連接至曝露於槽內之導電層206之部分。槽210與非囊封封裝區212相對形成，使得槽對應於將需要切割以用於單粒化之基板202之區域。在一些具體實例中，槽210可部分地延伸於區208與區212之間。多個槽210可在沿著區208之邊界之各種位置處使用，而非一個長槽。槽210完全延伸穿過基板202，但亦可僅部分地穿過基板形成。槽210從基板202之側表面處的區208曝露導電層206，使得隨後形成之屏蔽層將實體地及電接觸導電層。
在基板202之初始製造期間形成槽210，此通常由與在基板上形成封裝200之製造商不同的製造商進行。在封裝200之製造開始之前形成槽210對於基板製造商而言為簡單的且降低半導體封裝製造之要求。在其他具體實例中，半導體封裝200之製造商可使用雷射、噴水口、鋸刀、路由器或其他類型之切割或機械加工工具形成槽210。
在圖3c及圖3d中，使用糊狀物印刷、壓縮模製、轉移模製、液體囊封體模製、真空層壓、旋塗或其它適合之施加器將囊封體214沈積於區208上方。囊封體214藉由將模具抵著基板202之頂部表面按壓且將囊封體214注入至模具中來限於區208。在其他具體實例中，囊封體214完全覆蓋基板202且接著在區208外部移除。在使用轉移模製或注入模製之具體實例中，使用模具沈積囊封體214，其中各腔室連接至允許沈積模製化合物在封裝200之間流動的鄰近腔室。圖3d中所示之囊封體214之區域將在模製之後由其之間的囊封體之路徑或橋接互連。在完成封裝200之前，移除連接囊封體214之所說明區域之囊封體路徑。
囊封體214可為聚合物複合材料，諸如具有或不具有填充劑之環氧樹脂、環氧丙烯酸酯或聚合物。囊封體214為非導電的且環境保護半導體裝置免受外部元件及污染物影響。囊封體214亦保護半導體晶粒104免於由於曝露於光而劣化。囊封體214之側表面215與槽210之側表面216共面。在其他具體實例中，側表面215從側表面216橫向偏移。
圖3e及圖3f顯示使用帶220在囊封體214及槽210外部遮蔽基板202。帶220在區208及槽210外部完全覆蓋基板202。導電材料濺鍍在圖3g及圖3h中之基板200上方以形成導電屏蔽層224。使用任何適合之金屬沈積技術，例如化學氣相沈積、物理氣相沈積、其他濺鍍方法、噴塗或鍍覆，來形成屏蔽層224。濺鍍材料可為銅、鋼、鋁、金、鈦其組合或任何其他適合之導電材料。在一些具體實例中，屏蔽層224可藉由濺鍍於不同材料之多個層上而製得，例如不鏽鋼-銅-不鏽鋼或鈦-銅。屏蔽層224減少封裝200之組件與其他鄰近電子裝置之間的電磁干擾（EMI）。
屏蔽層224沿著囊封體214之側表面215形成且形成於槽210中。在表面215及表面216並非極佳對準之具體實施例中，屏蔽層224在表面215與表面216之間跨越基板202水平地延行。屏蔽層224經由導電層206接地，該導電層206在基板202之側表面216處曝露。槽210允許屏蔽層224接觸側表面216，而不在濺鍍之前完全單粒化各封裝200。因此，下文所描述之後續處理步驟在基板202保留為裝置之條並非單粒化封裝200之情況下執行。槽210可以任何任意形狀形成，因此容易適應複雜封裝形狀及設計。封裝200可為任何適合之幾何形狀，諸如橢圓形、圓形、正方形、八邊形等。封裝200亦可為不規則形狀，此意謂不容易使用詞彙或數學表達式界定。
在圖3i及圖3j中，帶220連通形成於帶上之屏蔽層224之部分一起移除。移除帶220曝露封裝200之區域212，連通用於在囊封體214之外部安裝組件之導電層206之複數個接觸襯墊。屏蔽層224保留在區208中之囊封體214上方。
外部離散組件228表面安裝至圖3k及圖3l中之基板202上。組件228可靠地與導電層206之接觸襯墊對準，此係由於封裝200保持由基板202彼此連接且不能容易地從其預期位置移位。在完成封裝200之情況下，單粒化藉由使用雷射或其他切割工具230圍繞封裝200之邊界切割在圖3m及圖3n中出現。雷射230從槽210之一端至另一端圍繞封裝200切割以完全單粒化封裝。槽210已具有部分單粒化封裝200，因此最終單粒化步驟花費比需要切割整個封裝邊界之時間更少。
圖3o顯示具有屏蔽層224之完整封裝200。封裝200經製造成相較於先前技術具有較低故障率，此係由於在形成屏蔽層224之後的處理步驟用將各單元連接在一起作為條之基板202執行。在形成屏蔽層224之前不需要單粒化步驟。單粒化為最終製造步驟，因此單元在單粒化之後的移位不大可能產生製造缺陷。基於單元處置之風險顯著減少。
圖4a及圖4b說明替代過程流程。繼續圖3c及圖3d中所示之過程步驟，遮罩220A形成於圖4a中之區212上方。遮罩220A類似於帶220，除僅形成於區212上方而非整體形成於基板202上方之外。在圖4b中，屏蔽層224A形成於基板202、封裝200及遮罩220A上方。移除遮罩220A以曝露包括導電層206之接觸襯墊之區212。圖4b顯示與圖3j類似之過程步驟，除屏蔽層224A保持在封裝200之外部覆蓋基板202之外。屏蔽層224A相較於屏蔽層224之額外剩餘部分藉由圖3m及圖3n中所示之單粒化步驟移除。所形成之末端封裝200並非顯著不同。
在一些具體實例中，上述封裝（例如，封裝200）為本身功能齊全之完全獨立電系統。進行塑膠模製或其他類型情況以將基板202固持在諸如無線頭戴式耳機或智慧型手錶之產品內的適當位置。封裝200可具有用於藍牙、WiFi或其他協定之整合天線以及用以產生雜訊之壓電或其他揚聲器、用以顯示錶盤之螢幕及其他所要電子組件。若需要，可在相同產品情況內由導線或電纜連接額外電裝置。基板202為終端裝置之主板。不存在封裝200連接至之其他主板。
圖5a及圖5b說明上述半導體封裝（例如，封裝200）整合於較大電子裝置300中之另一具體實例。圖5a說明作為電子裝置300之部分安裝至印刷電路板(printed circuit board；PCB)或其他基板302上的封裝200之部分橫截面。凸塊306在製造期間形成於基板202之底部上，在與形成於晶粒104上之凸塊114類似的過程中，且接著回焊至PCB 302之導電層304上以將封裝200實體附接且電連接至PCB。在其他具體實例中，使用熱壓或其他適合之附接及連接方法。在一些具體實例中，在封裝件200與PCB 302之間使用黏著劑或底部填充層。半導體晶粒104經由基板202電耦接至導電層304。
圖5b說明包括PCB 302之電子裝置300，其中複數個半導體封裝（包括封裝200）安裝於PCB之表面上。視應用而定，電子裝置300可具有一種類型之半導體封裝或多種類型之半導體封裝。電子裝置300可為使用半導體封裝以執行一或多個電功能之獨立系統。替代地，電子裝置300可為較大系統之子組件。舉例而言，電子裝置300可為平板電腦、蜂巢式電話、數位攝影機、通信系統或其他電子裝置之部分。電子裝置300亦可為圖形卡、網路介面卡或插入至電腦中的另一信號處理卡。半導體封裝可包括微處理器、記憶體、ASIC、邏輯電路、類比電路、RF電路、離散主動或被動裝置或其他半導體晶粒或電子組件。
在圖5b中，PCB 302提供通用基板以用於安裝於PCB上之半導體封裝的結構支撐及電互連。使用蒸鍍、電解電鍍、無電鍍、網版印刷或其他適合金屬沈積製程於PCB 302之表面上方或層內形成導電信號跡線304。信號跡線304提供半導體封裝件、經安裝組件及其他外部系統或組件之間的電連通。視需要，跡線304亦將電力連接及接地連接提供至半導體封裝。
在一些具體實例中，半導體裝置具有兩個封裝層級。第一層級封裝用於將半導體晶粒機械地且電附接至中間基板之技術。第二層級封裝件涉及將中間體基板機械地且電附接至PCB 302。在其他具體實例中，半導體裝置可僅具有第一層級封裝，其中晶粒機械地及電直接安裝至PCB 302。
出於說明之目的，包括接合線封裝346及倒裝晶片348之若干類型的第一層級封裝件顯示於PCB 302上。另外，若干類型之第二層級封裝，包括球柵陣列（ball grid array；BGA）350、凸塊晶片載體（bump chip carrier；BCC）352、平面柵格陣列（land grid array；LGA）356、多晶片模組（multi-chip module；MCM）358、四方扁平無引線封裝（quad flat non-leaded；QFN）360、四方扁平封裝362及嵌入式晶圓級球柵陣列（embedded wafer level ball grid array；eWLB）364，經顯示為連同封裝200一起安裝在PCB 302上。導電跡線304將安置於PCB 302上之各種封裝及組件電耦接至封裝200，從而使封裝200內之組件可用於PCB上之其他組件。
視系統要求而定，經配置有第一及第二級封裝式樣以及其他電子組件之任何組合的半導體封裝之任何組合可連接至PCB 302。在一些具體實例中，電子裝置300包括單個附接之半導體封裝，而其他具體實例需要多個互連之封裝。藉由在單個基板上方組合一或多個半導體封裝，製造商可將預製組件併入至電子裝置及系統中。由於半導體封裝包括複雜功能性，因此可使用較不昂貴組件及流線型的製造製程來製造電子裝置。所得裝置不大可能發生故障且製造起來不太昂貴，由此降低了消費者成本。
儘管已詳細說明本發明之一或多個具體實例，但所屬技術領域中具有通常知識者將瞭解，可在不脫離如以下申請專利範圍中所闡述之本發明的範疇的情況下對彼等具體實例作出修改及調適。
100:半導體晶圓 102:基底基板材料 104:半導體晶粒/組件 106:鋸切道 108:背表面 110:主動表面 112:導電層/接觸襯墊 114:導電球/凸塊 118:雷射切割工具 150:封裝基板 150A:部分 150B:部分 152:離散組件 154:囊封體 160:雷射切割工具 162:溝槽 170:屏蔽層 172:損壞 174:離散裝置 200:半導體封裝 202:基板 204:絕緣層 206:導電層 208:區 210:槽 212:非囊封封裝區 214:囊封體 215:側表面 216:側表面 220:帶 220A:遮罩 224:導電屏蔽層 224A:屏蔽層 228:外部離散組件 230:切割工具 300:電子裝置 302:基板 304:導電層/跡線 306:凸塊 346:接合線封裝 348:倒裝晶片 350:球柵陣列 352:凸塊晶片載體 356:平面柵格陣列 358:多晶片模組 360:四方扁平無引線封裝 362:四方扁平封裝 364:嵌入式晶圓級球柵陣列
[圖1a]至[圖1c]說明具有由鋸切道分隔開之複數個半導體晶粒的半導體晶圓； [圖2a]至[圖2g]說明形成屏蔽半導體封裝； [圖3a]至[圖3o]說明在形成屏蔽層之後發生以單粒化形成屏蔽半導體封裝； [圖4a]及[圖4b]說明替代過程流程；及 [圖5a]及[圖5b]說明將屏蔽半導體封裝整合至電子裝置中。
200:半導體封裝
202:基板
206:導電層
210:槽
212:非囊封封裝區
224:導電屏蔽層
228:外部離散組件
230:切割工具

Claims (15)

  1. 一種製造半導體裝置之方法，其包含： 提供基板； 在該基板中形成槽； 將第一電子組件鄰近於該槽安置於該基板上方； 將囊封體沈積於該第一電子組件上方，其中該囊封體之表面與該基板之在該槽內的表面共面； 將屏蔽層形成於該囊封體上方且實體接觸該基板之在該槽內的該表面；及 在形成該屏蔽層之後，單粒化該基板以形成具有該第一電子組件之半導體封裝。
  2. 如請求項1之方法，其進一步包括藉由從該槽之第一端切割至該槽之第二端來單粒化該基板。
  3. 如請求項1之方法，其進一步包括： 在形成該屏蔽層之前，將遮罩安置於該基板上方；及 在形成該屏蔽層之後移除該遮罩。
  4. 如請求項1之方法，其中該半導體封裝為圓形的。
  5. 如請求項1之方法，其進一步包括在形成該屏蔽層之後將第二電子組件安置於該基板上方。
  6. 如請求項1之方法，其中在完成形成該屏蔽層之步驟之後，複數個半導體封裝保持由該基板連接。
  7. 一種製造半導體裝置之方法，其包含： 提供基板，其包括形成於該基板中之槽； 將屏蔽層形成於該基板上方及該槽中；及 在形成該屏蔽層之後單粒化該基板以形成半導體封裝。
  8. 如請求項7之方法，其進一步包括藉由從該槽之第一部分切割至該槽之第二部分來單粒化該基板。
  9. 如請求項7之方法，其進一步包括在形成該屏蔽層之後將電子組件安置於該基板上方。
  10. 如請求項7之方法，其中在完成形成該屏蔽層之步驟之後，複數個半導體封裝保持由該基板連接。
  11. 一種半導體裝置，其包含： 基板，其包括形成於該基板中之槽； 囊封體，其沈積於該基板上方；及 屏蔽層，其形成於該囊封體上方及該槽中。
  12. 如請求項11之半導體裝置，其中該囊封體之表面與該基板之在該槽內的表面共面。
  13. 如請求項11之半導體裝置，其進一步包括遮罩，其在該屏蔽層下方安置於該基板上方。
  14. 如請求項11之半導體裝置，其中該槽為彎曲的。
  15. 如請求項11之半導體裝置，其進一步包括由該基板連接之複數個半導體封裝。
TW111147193A 2022-01-05 2022-12-08 半導體裝置和以開槽基板形成選擇性電磁干擾屏蔽的方法 TW202331861A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/647,055 2022-01-05
US17/647,055 US20230215812A1 (en) 2022-01-05 2022-01-05 Semiconductor Device and Method of Forming Selective EMI Shielding with Slotted Substrate

Publications (1)

Publication Number Publication Date
TW202331861A true TW202331861A (zh) 2023-08-01

Family

ID=86992283

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111147193A TW202331861A (zh) 2022-01-05 2022-12-08 半導體裝置和以開槽基板形成選擇性電磁干擾屏蔽的方法

Country Status (4)

Country Link
US (1) US20230215812A1 (zh)
KR (1) KR20230106510A (zh)
CN (1) CN116403917A (zh)
TW (1) TW202331861A (zh)

Also Published As

Publication number Publication date
CN116403917A (zh) 2023-07-07
US20230215812A1 (en) 2023-07-06
KR20230106510A (ko) 2023-07-13

Similar Documents

Publication Publication Date Title
KR102362426B1 (ko) 노출된 다이 후면을 갖는 플립 칩 패키지를 위한 emi 차폐
TW201737433A (zh) 半導體裝置以及其製造方法
KR20240041894A (ko) 송곳니부 설계를 갖는 사전 형성된 마스크를 이용하는 선택적 emi 차폐
KR20230054602A (ko) 히트 스프레더 및 emi 차폐를 위한 구획 리드를 갖는 패키지
TWI803859B (zh) 半導體裝置及在膜層上形成系統級模組封裝之方法
TW202331861A (zh) 半導體裝置和以開槽基板形成選擇性電磁干擾屏蔽的方法
US20230215813A1 (en) Semiconductor Device and Method for Selective EMI Shielding Using a Mask
US20230170245A1 (en) Semiconductor Device and Method for Reducing Metal Burrs Using Laser Grooving
US20240006335A1 (en) Semiconductor Device and Method of Forming Embedded Magnetic Shielding
US20240063137A1 (en) Semiconductor Device and Method for Partial EMI Shielding
US20230402343A1 (en) Semiconductor Device and Method for Advanced Thermal Dissipation
US20230326872A1 (en) Semiconductor Device and Method Using an EMI-Absorbing Metal Bar
TW202312400A (zh) 雙側部分模製的系統級封裝模組
TW202345240A (zh) 半導體裝置和使用膠帶附接的方法
TW202414618A (zh) 整合式封裝中天線結構
KR20240001031A (ko) 이중 차폐 반도체 디바이스 및 그 제조 방법
KR20240025460A (ko) 재분배층을 사용한 모듈-인-패키지 구조 형성 반도체 디바이스 및 그 제조 방법