CN214588771U - 半导体封装制程用的承载治具 - Google Patents

半导体封装制程用的承载治具 Download PDF

Info

Publication number
CN214588771U
CN214588771U CN202120790504.3U CN202120790504U CN214588771U CN 214588771 U CN214588771 U CN 214588771U CN 202120790504 U CN202120790504 U CN 202120790504U CN 214588771 U CN214588771 U CN 214588771U
Authority
CN
China
Prior art keywords
carrier
flexible carrier
frame
package
packaging process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202120790504.3U
Other languages
English (en)
Inventor
楼百尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao New Core Technology Co ltd
Original Assignee
Qingdao New Core Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao New Core Technology Co ltd filed Critical Qingdao New Core Technology Co ltd
Application granted granted Critical
Publication of CN214588771U publication Critical patent/CN214588771U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本实用新型涉及一种半导体封装制程用的承载治具,包括以软性载体承载目标物,再将框体设于该软性载体上,且该框体具有止挡部,以于进行半导体封装制程时,可防止封装胶体溢出预定区域。

Description

半导体封装制程用的承载治具
技术领域
本申请有关一种承载治具,尤指一种半导体封装制程用的承载治具。
背景技术
现今半导体业界为配合电子产品微小化发展的趋势,已发展出芯片尺寸封装(Chip Scale Package,简称CSP)技术。
然而,现有芯片尺寸封装技术于进行半导体封装制程时,用以包覆芯片的封装胶材常常溢出预定区域,造成封装机台或模具污损。
此外,由于电子产品的功能需求不同而产生不同的封装规格或结构尺寸的需求,但使用模具进行封装胶材的填充,往往单一模具仅能符合单一种封装规格或结构尺寸的需求,故需客制化各式的模具,造成半导体封装成本难以降低。
另外,于形成封装胶材的过程中,该模具可能接触芯片,导致芯片受压碎裂问题。
因此,如何克服上述现有技术的种种问题,实已成目前亟欲解决的课题。
实用新型内容
鉴于上述现有技术的种种缺陷,本申请提供一种半导体封装制程用的承载治具,防止封装胶体溢出预定区域。
本申请的半导体封装制程用的承载治具包括:软性载体,其用以承载目标物;以及框体,其架设于该软性载体上,其中,该框体具有至少一用以设于该软性载体上的支撑部,以及至少一自该支撑部端处横向延伸的止挡部。
前述的承载治具中,该软性载体定义有至少一封装区,以于该封装区上承载该目标物。
前述的承载治具中,该软性载体为绝缘材。
前述的承载治具中,该软性载体为胶带。
前述的承载治具中,该框体为金属框架。或者,该框体为非金属材料的框架。
前述的承载治具中,该止挡部定义出至少一开口,以供该目标物外露出该开口。
前述的承载治具中,该支撑部上形成有至少一固定孔。
前述的承载治具中,该框体与该软性载体为可拆装组合。
前述的承载治具中,该软性载体构成一用以形成封装胶体的模具的表面。
由上可知,本申请的承载治具中,主要经由该框体的止挡部的设计,以于进行半导体封装制程时,可防止封装胶体溢出预定区域。
此外,经由该框体与该软性载体为可拆装组合,故相比于现有技术,可依据该半导体封装制程的封装规格或结构尺寸的不同需求,选用所需的框体进行封装,因而无需客制化各式各样的模具,以大幅降低半导体封装制程的设计成本。
另外,经由该框体与该软性载体为可拆装组合,故可回收该框体重复使用,以利于降低该承载治具的制作成本。
另外,该半导体封装制程经由该承载治具的配置,以于形成封装胶体的过程中,模具仅会压触该承载治具,而不会接触芯片,故相比于现有技术,使用该承载治具的半导体封装制程能避免芯片受压而碎裂的问题,以有效确保芯片的完整性。
附图说明
图1为本申请的半导体封装制程用的承载治具的剖面示意图。
图2A、图2B及图2C为图1的不同态样的上视平面图。
图3A至图3G为本申请的承载治具应用于半导体封装制程的剖面示意图。
图3A-1为图3A的上视平面图。
图3C-1为图3C的上视平面图。
图4为图3A至图3G所示的半导体封装制程所产制的电子封装件的剖面示意图。
图5为本申请的承载治具的另一实施例的剖面示意图。
附图标记说明
1:承载治具
10:软性载体
11:框体
11a:支撑部
11b:止挡部
110:开口
111:固定孔
3:半导体封装结构
3a:第一暂时物件
3b:第二暂时物件
30:导电层
300:导电引脚
31:电子元件
31a:作用面
31b:非作用面
310:导电凸块
32:导电体
320:铜锡共晶层
33:封装胶体
4:电子封装件
9:模具
A:布线区
D:置放区
h:高度
L:切割路径
L1:切单路径
P:封装区
S:目标区。
具体实施方式
以下经由特定的具体实施例说明本申请的实施方式,本领域技术人员可由本说明书所揭示的内容轻易地了解本申请的其他优点及功效。
须知,本说明书附图所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供本领域技术人员的了解与阅读,并非用以限定本申请可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本申请所能产生的功效及所能达成的目的下,均应仍落在本申请所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”及“一”等的用语,也仅为便于叙述的明了,而非用以限定本申请可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当也视为本申请可实施的范畴。
图1为本申请的半导体封装制程用的承载治具1的剖面示意图。
如图1所示,所述的承载治具1包括一软性载体10以及一架设于该软性载体10上的框体11。
所述的软性载体10定义有至少一封装区P,以于该封装区P上承载至少一如封装基材的目标物。
于本实施例中,该软性载体10为绝缘材,如胶带(tape)、离形膜或其它适当膜体。应可理解地,有关该软性载体10的软质材的种类繁多,并不限于上述。
此外,该软性载体10可依制程需求配置该封装区P的数量及位置,如图2A所示的一个封装区P、图2B的二个封装区P及图2C所示的三个封装区P。
另外,该封装基材为一如图案化铜材的导电层。或者,该封装基材也可为其它可供承载如芯片等电子元件的构件,如导线架(lead frame)、具有核心层或无核心层(coreless)的封装基板(substrate)或硅中介板(silicon interposer),其中,该封装基板或硅中介板可包含至少一绝缘层与布设于该绝缘层上的线路层。应可理解地,有关该目标物的种类繁多,并不限于上述。
所述的框体11具有至少一用以设于该软性载体10上的支撑部11a、及至少一自该支撑部11a顶端处横向延伸的止挡部11b,而呈如倒L形的剖面,以令该止挡部11b定义出至少一外露该封装区P(或该目标物)的开口110。
于本实施例中,该框体11为如铜制的金属框架或如塑料的非金属材框架。例如,该框体11的平面呈矩形框,如图2B所示的长方形,其长约为240㎜、宽约为74㎜。应可理解地,有关该框体11的构成硬质材与形状的种类繁多,并不限于上述。
此外,单一该开口110的规格可依需求仅外露一个封装区P或外露多个封装区P。
另外,该支撑部11a可依需求形成至少一固定孔111,以作为固定该承载治具1之用。
另外,该框体11与该软性载体10为可拆装组合。例如,该框体11可插设、嵌卡或粘贴等方式设置于该软性载体10上,以利于该框体11拆装于该软性载体10上。应可理解地,有关可拆装的方式繁多,可依需求设计,并不限于上述。
图3A至图3G为本申请的承载治具1应用于半导体封装制程的剖面示意图。
在步骤S1中,如图3A及图3A-1所示,提供一整版面(panel)规格的软性载体10,且该软性载体10定义有多个目标区S。接着,在每一目标区S上形成一作为目标物的导电层30,以获取一整版面(panel)规格的第一暂时物件3a。
于本实施例中,该目标区S内具有多个(如八个)该封装区P。例如,单一封装区P内可配置有多个(如三个)置放区D,且单一个置放区D用以形成单一半导体封装结构。
此外,该导电层30经由粘接的方法形成于该软性载体10的封装区P的置放区D内。例如,该导电层30可为一铜箔,且可依需求于该导电层30上设置至少一导电引脚300,其中,该导电引脚300采用如铜材的金属材制作。
或者,该导电层30也可采用溅镀、电镀、蚀刻或其它图案化布线方式形成于该软性载体10上。例如,该导电层30可为重配置电路层(RDL),且可为多层金属复合结构(如金、镍、铜等金属材料复合而成的至少一层的复合结构)。
应可理解地,有关该导电层30的制作方式繁多,可依需求选择,并无特别限制。同理地,该导电引脚300的制作方式也可同于或异于该导电层30的制作方式。
在步骤S2中,如图3B所示,沿如图3A或图3A-1所示的切割路径L分离各该目标区S,以获取多个第二暂时物件3b,且该第二暂时物件3b包括一软性载体10及设于该封装区P上的该导电层30(甚至该导电引脚300)。
于本实施例中,经由激光切割技术,将该第一暂时物件3a切割成多个条状(strip)规格的第二暂时物件3b,且该第二暂时物件3b可包含有多个封装区P。
此外,经由步骤S2的切割,将该第一暂时物件3a分割成多个第二暂时物件3b,以降低直接使用版面较大的第一暂时物件3a进行后续的半导体封装作业所造成的报废率的问题。例如,当后续制程中因破损而造成全部半导体封装结构需报废的情况下,使用版面较小的第二暂时物件3b需报废的数量远少于使用版面较大的第一暂时物件3a需报废的数量。
在步骤S3中,如图3C及图3C-1所示,于该第二暂时物件3b的软性载体10上设置一前述的框体11,且令该框体11的单一该开口110外露出多个该封装区P及其上的导电层30(甚至该导电引脚300)。
于本实施例中,该框体11为条状(strip)规格,其嵌合配置于该软性载体10的周边,且可经由该框体11的固定孔111将第二暂时物件3b固定于一封装制程设备的工作载台(图未示)上,以令该承载治具1定位于该封装制程设备上。
此外,于图3C-1中,于单一置放区D中定义有布线区A,以令该导电层30(于图3C-1中省略)形成于该布线区A中。
在步骤S4中,如图3D所示,于该开口110处,将多个电子元件31设于各该置放区D的导电层30上。
于本实施例中,该电子元件31为主动元件、被动元件或其二者组合等,其中,该主动元件为例如半导体芯片,且该被动元件为例如电阻、电容及电感。例如,该电子元件31为半导体芯片,其具有相对的作用面31a与非作用面31b,以令该作用面31a经由多个如焊锡材料的导电凸块310采用覆晶方式设于该导电引脚300上且电性连接该导电层30;或者,该电子元件31也可经由多个焊线(图略)以打线方式电性连接该导电引脚300或导电层30。然而,有关该电子元件31电性连接该导电层30的方式繁多,并不限于上述。
于此步骤中,在每一该置放区D的导电层30上接合一电子元件31,且该电子元件31与该导电层30之间形成一导电体32,使该电子元件31与该导电层30间隔设置。例如,各该导电凸块310对应接合各该导电引脚300,且经由回焊方式焊接熔化各该导电凸块310,以形成该导电体32,其高度h约大于40微米(μm)。
另外,该导电体32于该导电凸块310与该导电引脚300的相接处形成铜锡共晶层320,其可降低该导电体32所需的成形温度,且同时增加该导电体32的微观结构的稳定性。
在步骤S5中,如图3E所示,于该软性载体10的封装区P上形成一封装胶体33,以令该封装胶体33包覆该些电子元件31的所有外表面及该导电体32,以获取一半导体封装结构3。
于本实施例中,经由注塑成型方式形成该封装胶体33。例如,该注塑成型的过程为:先提供一模具9(如图5所示),以将图3D所示的物件容置于该模具9内;接着,经由将封装胶材注入该模具9内,使该封装胶材覆盖该电子元件31并填充于该导电层30与该电子元件31之间的间隙,使该封装胶材包覆多个导电体32及电子元件31;然后,固化该封装胶材,以形成该封装胶体33;之后,移除该模具9。此时,通过该承载治具1的止挡部11b的设计,以于进行封装制程时,得以防止该电子元件31掉落出该软性载体10,且能防止该封装胶体33溢出预定区域。
此外,由于该半导体封装结构3设于该软性载体10上,故该半导体封装结构3也可视为目标物,其中,该承载治具1完整遮蔽该半导体封装结构3的五个外观表面。
在步骤S6中,如图3F所示,移除该框体11,使该软性载体10与该框体11分离,以将该半导体封装结构3与该软性载体10转移至下一制程。
于本实施例中,该封装制程设备的工作载台经由该固定孔111连接该框体11,故可经由该封装制程设备的工作载台带动该框体11位移,使该框体11分开远离该软性载体10。
在步骤S7中,如图3G所示,移除该软性载体10,以获取该半导体封装结构3。
于本实施例中,可依需求进行切单作业,如沿图3C-1所示的置放区D的周围进行激光切割或沿图3G所示的切单路径L1,以获取多个电子封装件4,如图4所示。例如,该电子封装件4包括:一具有图案化导电层30的目标物、至少一设于该导电层30上并经由该导电体32电性连接该导电层30的电子元件31以及一包覆该电子元件31的封装胶体32。
因此,本申请的承载治具1经由该止挡部11b的设计,以于进行半导体封装制程时,不仅能防止该电子元件31掉落出该软性载体10,且能防止该封装胶体33溢出预定区域。
此外,经由该框体11与该软性载体10为可拆装组合,故可依据封装规格或结构尺寸的不同需求,将所需的框体11(如图2A、图2B、图2C或图3C所示的态样)选择配置于该模具9中,如图5所示,因而无需客制化各式各样的模具,以大幅降低半导体封装制程的设计成本。
另外,经由该框体11与该软性载体10为可拆装组合,故可回收该框体11重复使用,以利于降低该承载治具的制作成本。
另外,该半导体封装制程经由该承载治具1的配置,以于形成该封装胶体33的过程中,该模具9仅会压触该承载治具1,而不会接触该电子元件31或目标物(如该导电层30),故能避免该电子元件31或目标物(如该导电层30)受压而碎裂的问题,以确保该电子元件31或目标物(如该导电层30)的完整性。应可理解地,该软性载体10也可设计为该模具9的表面结构(如图5所示),使该模具9的表面结构会接触该目标物(如该导电层30),但经由该软性载体10的缓冲,仍可避免该电子元件31或目标物(如该导电层30)受压而碎裂的问题,以确保该电子元件31或目标物(如该导电层30)的完整性。
上述实施例仅用以例示性说明本申请的原理及其功效,而非用于限制本申请。任何本领域技术人员均可在不违背本申请的精神及范畴下,对上述实施例进行修改。因此本申请的权利保护范围,应如权利要求书所列。

Claims (10)

1.一种半导体封装制程用的承载治具,其特征在于,包括:
软性载体,其用以承载目标物;以及
框体,其架设于该软性载体上,其中,该框体具有至少一用以设于该软性载体上的支撑部,以及至少一自该支撑部端处横向延伸的止挡部。
2.如权利要求1所述的承载治具,其特征在于,该软性载体定义有至少一封装区,以于该封装区上承载该目标物。
3.如权利要求1所述的承载治具,其特征在于,该软性载体为绝缘材。
4.如权利要求1所述的承载治具,其特征在于,该软性载体为胶带。
5.如权利要求1所述的承载治具,其特征在于,该框体为金属框架。
6.如权利要求1所述的承载治具,其特征在于,该框体为非金属材料的框架。
7.如权利要求1所述的承载治具,其特征在于,该止挡部定义出至少一开口,以供该目标物外露出该开口。
8.如权利要求1所述的承载治具,其特征在于,该支撑部上形成有至少一固定孔。
9.如权利要求1所述的承载治具,其特征在于,该框体与该软性载体为可拆装组合。
10.如权利要求1所述的承载治具,其特征在于,该软性载体构成一用以形成封装胶体的模具的表面。
CN202120790504.3U 2021-03-15 2021-04-16 半导体封装制程用的承载治具 Active CN214588771U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110202748 2021-03-15
TW110202748U TWM614055U (zh) 2021-03-15 2021-03-15 半導體封裝製程用之承載治具

Publications (1)

Publication Number Publication Date
CN214588771U true CN214588771U (zh) 2021-11-02

Family

ID=77912415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202120790504.3U Active CN214588771U (zh) 2021-03-15 2021-04-16 半导体封装制程用的承载治具

Country Status (2)

Country Link
CN (1) CN214588771U (zh)
TW (1) TWM614055U (zh)

Also Published As

Publication number Publication date
TWM614055U (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
US8017448B2 (en) Method for manufacturing semiconductor device
TWI500091B (zh) 封裝一半導體裝置之方法及封裝裝置
US7459778B2 (en) Chip on board leadframe for semiconductor components having area array
US11031329B2 (en) Method of fabricating packaging substrate
US8901732B2 (en) Semiconductor device package and method
US11056470B2 (en) Electronic package and method for fabricating the same
KR101837511B1 (ko) 반도체 패키지 및 그 제조방법
CN108962840B (zh) 电子封装件及其制法
JP2008277569A (ja) 半導体装置及びその製造方法
CN105990268B (zh) 电子封装结构及其制法
US11721654B2 (en) Ultra-thin multichip power devices
CN1979790A (zh) 用于制作露出焊盘的球网格阵列封装的方法
JP2011253900A (ja) 半導体装置及びその製造方法
US20230326881A1 (en) Semiconductor package with riveting structure between two rings and method for forming the same
CN214588771U (zh) 半导体封装制程用的承载治具
CN111883505A (zh) 电子封装件及其承载基板与制法
US11195812B2 (en) Method for fabricating an encapsulated electronic package using a supporting plate
TWI628756B (zh) 封裝結構及其製作方法
US11824028B2 (en) Die with metal pillars
KR101514525B1 (ko) 반도체 패키지 및 그 제조 방법
CN220731503U (zh) 内埋式半导体封装件
JP2023092306A (ja) 半導体装置
CN116314102A (zh) 电子封装件及其制法
CN113451248A (zh) 电子封装件及其支撑结构与制法
WO2014119477A1 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant