JP2023092306A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023092306A
JP2023092306A JP2021207463A JP2021207463A JP2023092306A JP 2023092306 A JP2023092306 A JP 2023092306A JP 2021207463 A JP2021207463 A JP 2021207463A JP 2021207463 A JP2021207463 A JP 2021207463A JP 2023092306 A JP2023092306 A JP 2023092306A
Authority
JP
Japan
Prior art keywords
sealing
thickness
wiring
layer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021207463A
Other languages
English (en)
Inventor
侑介 原田
Yusuke Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2021207463A priority Critical patent/JP2023092306A/ja
Publication of JP2023092306A publication Critical patent/JP2023092306A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】封止樹脂におけるクラックの発生を抑制すること。【解決手段】半導体装置10は、素子表面21、および素子表面21とは反対側の素子裏面22を有する半導体素子20と、素子裏面22と対向する位置に設けられ、半導体素子20が実装される配線部30と、配線部30に対して半導体素子20とは反対側に延びるピラー部90と、半導体素子20、配線部30、およびピラー部90を封止する封止樹脂40と、を備えている。配線部30は、めっき層によって構成されている。ピラー部90の厚さTに対する配線部30の厚さTWの比率は、0.4以上1.5以下である。【選択図】図3

Description

本開示は、半導体装置に関する。
近年の電子機器の小型化にともない、電子機器に用いられる半導体装置の小型化が進められている。そこで、半導体素子と電気的に接続された導電部が半導体素子よりも外方に延びる、いわゆるFan-Out型の半導体装置が提案されている(たとえば特許文献1参照)。これにより、半導体装置の小型化を図りつつ、半導体装置が実装される回路基板の配線パターンの形状に柔軟に対応できる。
このような半導体装置の一例は、導電部および半導体素子を封止する封止樹脂と、封止樹脂の厚さ方向から視て半導体素子と重なる位置に設けられた放熱パッドと、を備える。放熱パッドは、封止樹脂の裏面から露出している。
特開2021-93454号公報
ところで、導電部および放熱パッドは金属製であり、封止樹脂とは線膨張係数が異なる。このため、半導体装置は、温度変化が大きい環境下に適用された場合において封止樹脂にクラックが発生するおそれがある。
上記課題を解決する半導体装置は、素子表面、および前記素子表面とは反対側の素子裏面を有する半導体素子と、前記素子裏面と対向する位置に設けられ、前記半導体素子が実装される配線部と、前記配線部に対して前記半導体素子とは反対側に延びるピラー部と、前記半導体素子、前記配線部、および前記ピラー部を封止する封止樹脂と、を備え、前記配線部は、めっき層によって構成されており、前記ピラー部の厚さに対する前記配線部の厚さの比率は、0.4以上1.5以下である。
上記半導体装置によれば、封止樹脂におけるクラックの発生を抑制できる。
図1は、半導体装置の一実施形態の斜視図である。 図2は、図1の半導体装置における封止樹脂および配線部を概略的に示す平面図である。 図3は、図2のF3-F3線で切った半導体装置の概略的な断面図である。 図4は、図3の半導体装置の導電部およびその周辺の拡大図である。 図5は、図1の半導体装置の裏面図である。 図6は、半導体装置の製造工程の一例を概略的に示す説明図である。 図7は、図6に続く半導体装置の製造工程の一例を概略的に示す説明図である。 図8は、図7に続く半導体装置の製造工程の一例を概略的に示す説明図である。 図9は、図8に続く半導体装置の製造工程の一例を概略的に示す説明図である。 図10は、図9の一部の拡大図である。 図11は、図9に続く半導体装置の製造工程の一例を概略的に示す説明図である。 図12は、図11に続く半導体装置の製造工程の一例を概略的に示す説明図である。 図13は、図12に続く半導体装置の製造工程の一例を概略的に示す説明図である。 図14は、図13に続く半導体装置の製造工程の一例を概略的に示す説明図である。 図15は、図14に続く半導体装置の製造工程の一例を概略的に示す説明図である。 図16は、図15に続く半導体装置の製造工程の一例を概略的に示す説明図である。 図17は、図2の位置P1における配線部の厚さと配線部におけるミーゼス応力との関係を示すグラフである。 図18は、図2の位置P2における配線部の厚さと配線部におけるミーゼス応力との関係を示すグラフである。 図19は、図2の位置P2における配線部の厚さと放熱パッドにおけるミーゼス応力との関係を示すグラフである。
以下、添付図面を参照して本開示の半導体装置の実施形態を説明する。なお、説明を簡単かつ明確にするため、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするため、断面図では、ハッチング線が省略されている場合がある。添付図面は、本開示の実施形態を例示するものに過ぎず、本開示を制限するものとみなされるべきではない。
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は、本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図していない。
[実施形態]
(半導体装置の構成)
図1~図5を参照して、半導体装置10の構成について説明する。図2では、便宜上、後述する半導体素子20および接合層70の双方を二点鎖線にて示している。また、図2では、説明の便宜上、後述する封止樹脂40の一部を省略して示している。図4では、便宜上、後述する導電膜110を省略して示している。
図1~図3に示すように、半導体装置10は、半導体素子20と、半導体素子20と電気的に接続された配線部30と、半導体素子20および配線部30を封止する封止樹脂40と、を備えている。半導体装置10は、種々の電子機器の回路基板(図示略)に表面実装される装置である。つまり、半導体装置10は、表面実装型のパッケージ構造を有している。
図1に示すように、封止樹脂40は、半導体装置10の外表面を構成している。封止樹脂40の形状は、略矩形平板状である。換言すると、半導体装置10の形状は、略矩形平板状である。ここで、説明の便宜上、封止樹脂40の厚さ方向をz方向とする。このため、「z方向から視て」とは「封止樹脂40の厚さ方向から視て」を意味している。また、z方向から視て、z方向に直交する半導体装置10の1つの辺に沿った方向をx方向とし、x方向およびz方向の双方に直交する方向をy方向とする。本実施形態では、z方向から視て、y方向も半導体装置10の1つの辺に沿った方向となる。
本実施形態では、z方向から視た封止樹脂40の形状は、正方形である。換言すると、z方向から視た半導体装置10の形状は、正方形である。なお、封止樹脂40の形状(半導体装置10の形状)は任意に変更可能である。一例では、z方向から視た封止樹脂40の形状(半導体装置10の形状)は、x方向の辺がy方向の辺よりも長い矩形状であってもよいし、y方向の辺がx方向の辺よりも長い矩形状であってもよい。
封止樹脂40は、樹脂表面41と、樹脂表面41とは反対側の樹脂裏面42と、を有している。また、封止樹脂40は、z方向において樹脂表面41と樹脂裏面42とを繋ぐ4つの樹脂側面として第1樹脂側面43、第2樹脂側面44、第3樹脂側面45、および第4樹脂側面46を有している。
図3に示すように、封止樹脂40は、平板状の第1封止部50と、第1封止部50上に設けられた第2封止部60と、を有している。
第1封止部50は、半導体素子20が搭載される部分であり、半導体装置10の基台となる支持部材である。第1封止部50は、封止樹脂40のうち樹脂裏面42寄りの部分を構成している。第1封止部50は、樹脂表面41と同じ側を向く第1封止表面51と、樹脂裏面42を構成する第1封止裏面52と、を有している。第1封止部50は、第1~第4樹脂側面43~46の一部を構成する第1封止側面を有している。第1封止表面51は、半導体装置10の製造方法において後述するが、切削面によって形成されている。
第2封止部60は、半導体素子20を封止する第2封止部材である。第2封止部60は、第1封止部50と協働して配線部30および半導体素子20を封止している。第2封止部60は、封止樹脂40の樹脂表面41寄りの部分を構成している。第2封止部60は、樹脂表面41を構成する第2封止表面61と、第2封止表面61とは反対側の第2封止裏面62と、を有している。第2封止裏面62は、第1封止部50の第1封止表面51と接している。第2封止部60は、第1~第4樹脂側面43~46の一部を構成する第2封止側面を有している。
第1封止部50と第2封止部60とは一体に形成されている。ただし、第1封止表面51が切削面によって形成されているため、第1封止部50と第2封止部60とが同一材料によって形成されている場合であっても、第1封止部50と第2封止部60との境界部分には、界面が形成されている。この界面は、第1封止部50の第1封止表面51と、第2封止部60の第2封止裏面62とによって形成されている。
第2封止部60の各封止側面には、内側に窪む段差部63が形成されている。本実施形態では、段差部63は、z方向と直交する方向から視て、半導体素子20と重なる位置に形成されている。
第1封止部50の厚さTAは、第2封止部60の厚さTBよりも薄い。本実施形態では、第1封止部50の厚さTAは、半導体素子20の厚さよりも薄い。一例では、第1封止部50の厚さTAは、100μm以下である。好ましくは、第1封止部50の厚さTAは、40μm以上70μm以下である。本実施形態では、第1封止部50の厚さTAは、55μm程度である。ここで、第1封止部50の厚さTAは、第1封止表面51と第1封止裏面52とのz方向の間の大きさによって定義できる。第2封止部60の厚さTBは、第2封止表面61と第2封止裏面62とのz方向の間の大きさによって定義できる。半導体素子20の厚さは、後述する素子表面21と素子裏面22とのz方向の間の大きさによって定義できる。
封止樹脂40は、絶縁性を有する材料によって形成されている。より詳細には、第1封止部50および第2封止部60は、絶縁性を有する同一の材料によって構成されている。
封止樹脂40は、たとえばエポキシ樹脂を含んでいる。エポキシ樹脂は、たとえばビフェニル型エポキシ樹脂でもよいし、多芳香環樹脂としてビフェニレンを主骨格に含むビフェニルアラルキル型エポキシ樹脂でもよい。なお、封止樹脂40を構成する材料は、絶縁性を有する材料の範囲内において任意である。
封止樹脂40を構成する材料の曲げ強度は、たとえば70MPaよりも大きい。上記材料の曲げ強度は、たとえば80MPa以上である。上記材料の曲げ強度は、たとえば90MPa以上である。封止樹脂40を構成する材料の曲げ強度は、たとえばJIS K 6911に準拠して測定される。
封止樹脂40を構成する材料の線膨張係数は、10ppm/℃以下であることが好ましい。一例では、上記材料の線膨張係数は、9ppm/℃程度である。また一例では、上記材料の線膨張係数は、8ppm/℃程度である。
封止樹脂40は、硬化剤を含んでいてもよい。硬化剤としては、たとえばメラニン樹脂が用いられていてもよい。
封止樹脂40は、たとえば放熱性能を向上させるフィラーを含んでいてもよい。フィラーは、たとえば二酸化ケイ素(SiO)を含む材料によって形成されている。フィラーの含有率は、たとえば85w%以上90w%以下である。本実施形態のフィラーの含有率は、86w%程度である。
第2封止部60に封止された半導体素子20は、たとえばLSI(Large Scale Integration)などの集積回路(IC:Integrated Circuit)である。また、半導体素子20は、LDO(Low Drop Out)などの電圧制御用素子、オペアンプなどの増幅用素子、ダイオード、各種のセンサなどのディスクリート半導体素子であってもよい。
図1および図2に示すように、半導体素子20は、平板状に形成されている。本実施形態では、z方向から視た半導体素子20の形状は、正方形である。なお、z方向から視た半導体素子20の形状は任意に変更可能である。一例では、z方向から視た半導体素子20の形状は、x方向の辺がy方向の辺よりも長い矩形状であってもよいし、y方向の辺がx方向の辺よりも長い矩形状であってもよい。
図3に示すように、半導体素子20は、素子表面21と、素子表面21とは反対側の素子裏面22と、を有している。素子表面21は、樹脂表面41と同じ側を向いている。換言すると、樹脂表面41は素子表面21と同じ側を向いている。素子裏面22は、樹脂裏面42と同じ側を向いている。素子裏面22は、第1封止部50の第1封止表面51と対向しているともいえる。また、半導体素子20は、z方向において素子表面21と素子裏面22とを繋ぐ4つの素子側面を有している。半導体素子20は、その全体が封止樹脂40(第2封止部60)によって覆われている。
図2に示すように、配線部30は、複数設けられている。図3に示すように、配線部30は、第1封止部50上に形成されている。より詳細には、配線部30は、第1封止部50の第1封止表面51に形成されている。第1封止部50の第1封止表面51はz方向に直交する平面であるため、配線部30は、z方向に直交する方向に延びているといえる。図4に示すように、配線部30は、配線表面30sおよび配線裏面30rを有している。配線表面30sは、半導体素子20の素子表面21と同じ側を向いている。配線裏面30rは、配線表面30sとは反対側を向いている。本実施形態では、配線表面30sは、z方向において第1封止部50と第2封止部60との間の界面よりも半導体素子20寄りに設けられている。配線裏面30rは、z方向において第1封止部50と第2封止部60との間の界面と揃った位置に設けられている。
図2および図3に示すように、各配線部30は、半導体素子20の素子裏面22と対向する位置に設けられている。z方向から視て、各配線部30は、半導体素子20の素子裏面22と対向する位置から半導体素子20よりも外側まで延びている。つまり、各配線部30は、z方向から視て半導体素子20からはみ出すはみ出し部を有しているといえる。
各配線部30は、めっき層によって構成されている。より詳細には、図4に示すように、各配線部30は、金属層30Aおよび主配線層30Bを有している。金属層30Aは、主配線層30Bを形成するシード層として形成されている。金属層30Aは、たとえばチタン(Ti)を含む材料によって形成されている。本実施形態では、金属層30Aは、Ti層と、Ti層に接する銅(Cu)層とを含んでいる。金属層30Aは、第1封止部50の第1封止表面51に形成されている。より詳細には、第1封止表面51にはTi層が形成されている。Ti層にはCu層が積層されている。これにより、第1封止表面51に金属層30Aが形成されている。
主配線層30Bは、金属層30Aに積層されている。より詳細には、主配線層30Bは、金属層30AのCu層に積層されている。このように、各配線部30は、金属層30Aと主配線層30Bとの積層構造によって構成されているといえる。主配線層30Bは、たとえばCu、またはCuを含む合金によって形成されている。
図2に示すように、各配線部30は、z方向から視て、半導体素子20と重なる位置から第1~第4樹脂側面43~46のいずれかに向けて延びている。各配線部30は、各配線部30に対応する樹脂側面から露出している。換言すると、図3に示すように、各配線部30は、各配線部30に対応する樹脂側面から露出する配線露出側面31を有している。本実施形態では、配線露出側面31は、樹脂側面と面一となるように形成されている。
ここで、配線部30に対応する樹脂側面とは、その配線部30に最も近い樹脂側面である。また配線部30に対応する樹脂側面は、その配線部30の配線露出側面31が形成された樹脂側面であるともいえる。
配線部30は、第2樹脂側面44から第1封止部50(封止樹脂40)の中央まで延びる配線部32を含んでいる。配線部32は、他の配線部30と比較して幅広となる部分を有する配線部である。配線部32は、第2樹脂側面44寄りの外方部分32Aと、第1封止表面51の中央寄りの内方部分32Bと、外方部分32Aと内方部分32Bとを接続する接続部32Cと、に区分できる。
外方部分32Aは、第2樹脂側面44から第1封止表面51の中央に向けてx方向に延びている。外方部分32Aは、z方向から視て半導体素子20と重なる第1部分と、第1部分から半導体素子20よりも外方にはみ出す第2部分と、に区分できる。外方部分32Aの幅寸法(外方部分32Aのy方向の大きさ)は、外方部分32Aとy方向に隣り合う配線部33,34の幅寸法(配線部33,34のy方向の大きさ)と等しい。ここで、配線部33,34の幅寸法は、配線部32~34以外の配線部30の幅寸法(配線部30の短手方向の大きさ)よりも大きい。外方部分32Aは、配線露出側面31を有している。
内方部分32Bは、z方向から視て、半導体素子20と重なる位置に設けられている。内方部分32Bは、他の配線部30よりも封止樹脂40の中央寄りに設けられている。このため、配線部32のx方向の大きさは、配線部33,34のx方向の大きさよりも大きい。内方部分32Bの幅寸法(内方部分32Bのy方向の大きさ)は、外方部分32Aの幅寸法よりも大きい。内方部分32Bの幅寸法は、配線部32のx方向の大きさよりも小さい。内方部分32Bは、x方向から視て、配線部33,34と重なる部分を有している。z方向から視た内方部分32Bの面積は、z方向から視た配線部33,34の面積よりも大きい。
内方部分32Bは、z方向から視て、配線部32が延びる方向(x方向)と直交する方向に延びる先端面32aと、内方部分32Bのy方向の両端面を構成する第1端面32bおよび第2端面32cと、を有している。先端面32aは、配線部32のうち第1樹脂側面43に最も近い面である。第1端面32bは、内方部分32Bのy方向の両端面のうち第3樹脂側面45に近い方の端面である。第2端面32cは、内方部分32Bのy方向の両端面のうち第4樹脂側面46に近い方の端面である。ここで、先端面32aのうち樹脂裏面42のy方向の中央を位置P1とする。
内方部分32Bのうち先端面32aと第1端面32bとの間には傾斜部32Dが設けられている。傾斜部32Dは、第1樹脂側面43から第2樹脂側面44に向かうにつれて第3樹脂側面45に向けて傾斜している。
内方部分32Bのうち先端面32aと第2端面32cとは直角になるように接続されている。換言すると、内方部分32Bのうち第1樹脂側面43かつ第4樹脂側面46寄りのコーナ部分は、直角となる。ここで、本実施形態では、z方向から視て、先端面32aと第2端面32cとの交点を位置P2とする。
接続部32Cは、x方向において外方部分32Aと内方部分32Bとの間に設けられている。接続部32Cは、外方部分32Aから内方部分32Bに向かうにつれて幅広となるテーパ状に形成されている。
半導体素子20は、導電性の接合層70によって配線部30に接続されている。接合層70によって半導体素子20と配線部30とが電気的に接続されている。接合層70は、半導体素子20と配線部30とのz方向の間に介在することによって、半導体素子20と配線部30とを接合するものである。接合層70は、はんだ層を有している。接合層70は、錫(Sn)またはSnを含む合金によって形成されている。Snを含む合金としては、たとえば錫-銀(Ag)系合金、錫-アンチモン(Sb)系合金などが挙げられる。
図2に示すとおり、接合層70は、1つの配線部30に複数設けられていてもよいし、1つの配線部30に1つ設けられていてもよい。本実施形態では、配線部32~34にはそれぞれ、他の配線部30よりも多くの接合層70が設けられている。配線部30に対する接合層70の個数は、たとえば配線部30を流れる電流量に応じて設定される。
このように、半導体素子20は、接合層70によって配線部30からz方向に離隔した状態で配置されている。また、半導体素子20は、第1封止部50の第1封止表面51からz方向に離隔した状態で配置されている。このため、半導体素子20と配線部30とのz方向の間、および半導体素子20と第1封止表面51とのz方向の間はそれぞれ、封止樹脂40によって埋められている。つまり、半導体素子20と配線部30とのz方向の間、および半導体素子20と第1封止表面51とのz方向の間にはそれぞれ、封止樹脂40が介在している。本実施形態では、封止樹脂40は、半導体素子20と配線部30とのz方向の間に介在した中間部64と、半導体素子20と第1封止部50とのz方向の間に介在した裏面カバー部65と、を有している。また、半導体素子20の素子表面21は封止樹脂40によって覆われている。このため、封止樹脂40は、半導体素子20の素子表面21を覆う素子カバー部66を有している。
図5に示すように、半導体装置10は、z方向において第1封止部50を貫通して設けられる複数のピラー部90を備えている。各ピラー部90は、第1封止部50によって封止されている。このため、封止樹脂40は、配線部30、半導体素子20、および各ピラー部90を封止しているといえる。
本実施形態では、複数のピラー部90は、複数の外部接続端子90Aと、放熱パッド90Bとを含んでいる。また、本実施形態では、複数のピラー部90は、4つのコーナ端子部90Cを含んでいる。
各外部接続端子90Aは、配線部30(図2参照)を介して半導体素子20と電気的に接続されている。図5に示すように、複数の外部接続端子90Aは、樹脂裏面42の最外周に配置されている。このため、複数の外部接続端子90Aは、半導体素子20よりも外方に位置している。このように、本実施形態の半導体装置10は、複数の外部接続端子90Aが半導体素子20よりも外側に位置するFan-Out型の半導体装置である。図3および図5に示すように、各外部接続端子90Aは、樹脂裏面42と、第1~第4樹脂側面43~46のいずれかとの双方から露出している。各外部接続端子90Aは、たとえばCu、またはCuを含む合金によって形成されている。各外部接続端子90Aは、たとえば電解めっきによって形成されている。
z方向から視た外部接続端子90Aの形状は、長辺および短辺を有する矩形状である。外部接続端子90Aは、複数の外部接続端子90Aの配列方向が短辺となり、この配列方向とz方向から視て直交する方向が長辺となる。
図4に示すように、外部接続端子90Aは、配線部30に接続されている。より詳細には、配線部32~34には、2つの外部接続端子90Aが接続されている。配線部32~34以外の配線部30には、1つの外部接続端子90Aが接続されている。
外部接続端子90Aは、第1封止部50にz方向に貫通して設けられているため、配線部30から樹脂裏面42に向けて延びている。外部接続端子90Aは、配線部30によってz方向から覆われているため、第1封止部50の第1封止表面51から樹脂表面41に向けて突出していない。また、外部接続端子90Aは、第1封止部50の第1封止裏面52(樹脂裏面42)から第1封止表面51とは反対側に突出していない。このため、外部接続端子90Aの厚さTQは、第1封止部50の厚さTAと等しいといえる。
図5に示すように、各コーナ端子部90Cは、外部接続端子90Aと同じ材料によって形成されている。各コーナ端子部90Cは、樹脂裏面42と、コーナ部分を構成する2つの樹脂側面とから露出している。本実施形態では、各コーナ端子部90Cは、配線部30と電気的に接続されていない。各コーナ端子部90Cは、第1封止部50をz方向に貫通するように第1封止部50に設けられている。このため、図示していないが、各コーナ端子部90Cの厚さは、外部接続端子90Aの厚さTQと等しい。
図2に示すように、z方向から視て、第1封止部50の第1封止表面51においてコーナ端子部90Cと重なる位置には、コーナ配線部100が設けられている。コーナ配線部100は、配線部30とは異なり、半導体素子20と電気的に接続されていない。コーナ配線部100は、たとえば配線部30と同じ材料によって形成されている。図示していないが、コーナ配線部100は、配線部30と同様に、金属層および主配線層の積層構造によって構成されていてもよい。
図3に示すように、放熱パッド90Bは、z方向から視て半導体素子20と重なる位置に設けられている。図5に示すように、本実施形態では、放熱パッド90Bは、樹脂裏面42の中央に設けられている。放熱パッド90Bは、配線部32の内方部分32Bと重なる位置に設けられている。放熱パッド90Bは、外部接続端子90Aと同じ材料によって形成されている。放熱パッド90Bは、半導体素子20の熱を封止樹脂40の外部に放出する機能を有している。z方向から視た放熱パッド90Bの形状は、矩形状である。本実施形態では、放熱パッド90Bのx方向における最大の大きさと、放熱パッド90Bのy方向における最大の大きさとは互いに等しい。
図3に示すように、放熱パッド90Bは、第1封止部50をz方向に貫通するように第1封止部50に設けられている。放熱パッド90Bは、配線部32によってz方向から覆われているため、第1封止部50の第1封止表面51から樹脂表面41に向けて突出していない。また、放熱パッド90Bは、第1封止部50の第1封止裏面52(樹脂裏面42)から第1封止表面51とは反対側に突出していない。このため、放熱パッド90Bの厚さTPは、第1封止部50の厚さTAと等しい。換言すると、放熱パッド90Bの厚さTPは、外部接続端子90Aの厚さTQと等しい。
放熱パッド90Bは、配線部32の内方部分32Bに接続されている。これにより、放熱パッド90Bは、配線部32に電気的に接続されている。図2に示すように、放熱パッド90Bのy方向の大きさは、配線部32の外方部分32Aの幅寸法(外方部分32Aのy方向の大きさ)よりも大きい。放熱パッド90Bのうち配線部32の内方部分32Bにおける傾斜部32Dに対応する部分には、傾斜部90BAが形成されている。傾斜部90BAは、傾斜部32Dと同様に、第1樹脂側面43から第2樹脂側面44に向かうにつれて第3樹脂側面45に向けて傾斜している。
放熱パッド90Bのうち傾斜部90BA以外のコーナ部分は直角となる。つまり、放熱パッド90Bのうち図2に示す配線部32の位置P2に対応する部分は、直角となるコーナ部分が位置している。
図3に示すように、外部接続端子90Aのうち封止樹脂40から露出した部分には、導電膜110が設けられている。導電膜110は、外部接続端子90Aとともに配線部30のうち配線露出側面31も併せて覆っている。また、放熱パッド90Bのうち樹脂裏面42から露出した部分には、導電膜110が設けられている。各導電膜110は、たとえば無電解めっきによって形成されている。また、図示していないが、導電膜110は、コーナ端子部90Cのうち封止樹脂40から露出した部分にも設けられている。
(配線部等の寸法関係)
図2~図5を参照して、配線部30、ピラー部90、および第1封止部50の寸法関係について説明する。
図2に示すように、配線部30のうちz方向から視て外部接続端子90Aと重なる部分のx方向の大きさは、外部接続端子90Aのx方向の大きさよりも僅かに大きい。配線部30のうちz方向から視て外部接続端子90Aと重なる部分のy方向の大きさは、外部接続端子90Aのy方向の大きさよりも僅かに大きい。このように、配線部30は、z方向において外部接続端子90Aの全体を覆うように形成されている。
配線部32のうちz方向から視て放熱パッド90Bと重なる内方部分32Bのx方向の大きさは、放熱パッド90Bのx方向の大きさよりも僅かに大きい。内方部分32Bのy方向の大きさは、放熱パッド90Bのy方向の大きさよりも僅かに大きい。このように、内方部分32Bは、z方向から視て、放熱パッド90Bの全体を覆うように形成されている。
また、本実施形態では、放熱パッド90Bのx方向の大きさは、外部接続端子90Aのx方向の大きさおよびy方向の大きさの双方よりも大きい。放熱パッド90Bのy方向の大きさは、外部接続端子90Aのx方向の大きさおよびy方向の大きさの双方よりも大きい。このため、z方向から視た放熱パッド90Bの面積は、z方向から視た外部接続端子90Aの面積よりも大きい。放熱パッド90Bの体積は、外部接続端子90Aの体積よりも大きい。本実施形態では、放熱パッド90Bのx方向の大きさは200μm程度であり、放熱パッド90Bのy方向の大きさは200μm程度である。
図3に示すように、ピラー部90の厚さTに対する配線部30の厚さTWの比率RAは、0.4以上1.5以下である。好ましくは、比率RAは、0.7以上1.1以下である。本実施形態では、比率RAは、1.0である。つまり、配線部30の厚さTWは、ピラー部90の厚さTと等しい。ここで、配線部30の厚さTWとピラー部90の厚さTとの差がたとえば配線部30の厚さTWの10%以内であれば、配線部30の厚さTWがピラー部90の厚さTと等しいといえる。
なお、配線部32~34の厚さは、配線部30のうち配線部32~34以外の配線部の厚さと等しい。このため、配線部30の厚さTWは、配線部32~34の厚さを含んでいる。つまり、配線部30の厚さTWは、配線部32の厚さを意味する場合もある。
ピラー部90の厚さTは、外部接続端子90Aの厚さTQと同じであり、放熱パッド90Bの厚さTPと同じである。図4に示すように、配線部30の厚さTWは、配線部30の配線表面30sと配線裏面30rとのz方向の間の距離によって定義できる。
また、ピラー部90の厚さTは、第1封止部50の厚さTAと等しい。このため、第1封止部50の厚さTAに対する配線部30の厚さTWの比率RBは、0.4以上1.5以下である。好ましくは、比率RBは、0.7以上1.1以下である。本実施形態では、比率RBは、1.0である。つまり、配線部30の厚さTWは、第1封止部50の厚さTAと等しい。ここで、配線部30の厚さTWと第1封止部50の厚さTAとの差がたとえば配線部30の厚さTWの10%以内であれば、配線部30の厚さTWが第1封止部50の厚さTAと等しいといえる。
ピラー部90の厚さTは40μm以上70μm以下である。つまり、第1封止部50の厚さTAは40μm以上70μm以下である。本実施形態では、ピラー部90の厚さT(第1封止部50の厚さTA)は55μm程度である。
配線部30の厚さTWは30μm以上である。また、配線部30の厚さTWは60μm以下である。本実施形態では、配線部30の厚さTWは55μm程度である。配線部30の厚さTWは、第2封止部60のうち配線部30と半導体素子20とのz方向の間に介在する中間部64の厚さTMよりも厚い。中間部64の厚さTMは、配線部30の配線表面30sと半導体素子20の素子裏面22とのz方向の間の距離によって定義できる。
図3に示すように、封止樹脂40の裏面カバー部65の厚さTDは、素子カバー部66の厚さTC以上である。換言すると、素子カバー部66の厚さTCは、裏面カバー部65の厚さTD以下である。本実施形態では、素子カバー部66の厚さTCは、裏面カバー部65の厚さTDよりも薄い。配線部30の厚さTWは、素子カバー部66の厚さTC以上である。本実施形態では、配線部30の厚さTWは、素子カバー部66の厚さTCよりも厚い。
(半導体装置の製造方法)
図6~図16を参照して、半導体装置10の製造方法の一例について説明する。
本実施形態の半導体装置10の製造方法は、半導体ウエハ準備工程、ピラー形成工程、第1封止層形成工程、研削工程、配線層形成工程、半導体素子実装工程、第2封止層形成工程、ウエハ除去工程、ハーフカット工程、導電膜形成工程、および個片化工程を備えている。本実施形態の半導体装置10の製造方法は、半導体ウエハ準備工程、ピラー形成工程、第1封止層形成工程、研削工程、配線層形成工程、半導体素子実装工程、第2封止層形成工程、ウエハ除去工程、ハーフカット工程、導電膜形成工程、および個片化工程の順に実施される。
図6に示すように、半導体ウエハ準備工程においては、たとえばSiの単結晶材料によって形成された半導体ウエハ800が準備される。続いて、ピラー形成工程においては、半導体ウエハ800上に複数の金属ピラー900が形成される。
複数の金属ピラー900は、複数のピラー部90を構成するものである。つまり、複数の金属ピラー900は、複数の外部接続端子90A、放熱パッド90B、および4つのコーナ端子部90C(図5参照)を構成するものである。各金属ピラー900の厚さは、外部接続端子90Aの厚さTQ、放熱パッド90Bの厚さTP、およびコーナ端子部90Cの厚さよりも厚い。
各金属ピラー900は、たとえば電解めっきによって形成される。より詳細には、半導体ウエハ800上にシード層901が形成された後、シード層901に対してフォトリソグラフィによってマスク(図示略)が形成される。続いて、シード層901に接するめっき金属902が形成された後、マスクが除去される。このように、各金属ピラー900は、シード層901とめっき金属902との積層構造によって構成されている。
シード層901は、たとえばスパッタリングによって半導体ウエハ800上に形成される。続いて、たとえば感光性を有するレジスト層によってシード層901が覆われ、そのレジスト層を露光・現像し、開口を有するマスクが形成される。続いて、シード層901を導電経路とした電解めっきによって、マスクから露出したシード層901の表面にめっき金属902が析出される。これらの工程を経て、金属ピラー900が形成される。そして、金属ピラー900の形成後、マスクが除去される。
図7に示すように、第1封止層形成工程においては、第1封止層850が半導体ウエハ800上に形成される。第1封止層850は、半導体装置10の第1封止部50を構成する樹脂層であり、半導体ウエハ800との間で各金属ピラー900を封止する。第1封止層850は、絶縁材料によって形成されている。絶縁材料としては、たとえばエポキシ樹脂を含む材料が用いられる。第1封止層850は、たとえばコンプレッションモールドによって形成される。図7に示す第1封止層850の厚さは、第1封止部50の厚さTAよりも厚い。
図8に示すように、研削工程においては、第1封止層850および各金属ピラー900の双方が研削される。第1封止層850の厚さ方向において、第1封止層850および各金属ピラー900のうち半導体ウエハ800とは反対側の部分が研削される。その結果、第1封止層850の厚さ方向において、各金属ピラー900が第1封止層850から露出する。この工程において、第1封止層850の厚さは、90μm以下であることが好ましい。つまり、第1封止層850の厚さは、第1封止部50の厚さTAよりも厚い。また、各金属ピラー900の厚さは、第1封止層850の厚さと等しいため、第1封止部50の厚さTAよりも厚い。このため、各金属ピラー900の厚さは、外部接続端子90Aの厚さTQ、放熱パッド90Bの厚さTP、およびコーナ端子部90Cの厚さよりも厚い。また、第1封止層850の封止表面851は、研削工程によって研削された研削面であり、第1封止部50の第1封止表面51を構成している。
図9に示すように、配線層形成工程においては、研削後の第1封止層850の封止表面851上および研削後の金属ピラー900上に配線層830が形成される。配線層830は、半導体装置10の配線部30およびコーナ配線部100(図1参照)を構成する金属層である。
図10に示すように、配線層830は、めっき層によって構成されている。配線層830は、電解めっきによって形成される。配線層830は、金属層831および主配線層832を有している。
金属層831は、たとえばスパッタリングによって研削後の第1封止層850の封止表面851上および研削後の一部の金属ピラー900上に形成される。金属層831は、たとえばTi層とCu層とを含む。具体的な形成方法の一例では、第1封止層850の封止表面851および一部の金属ピラー900上の双方にTi層を形成し、そのTi層に接するCu層を形成する。
続いて、金属層831に対してフォトリソグラフィによってマスクを形成する。ここで、マスクとしては、ドライフィルムレジストが用いられる。このドライフィルムレジストの厚さは、たとえば75μm程度である。具体的な形成方法の一例では、たとえば感光性を有するドライフィルムレジストによって金属層831を覆い、そのドライフィルムレジストを露光・現像し、開口を有するマスクを形成する。マスクの開口は、配線部30およびコーナ配線部100(図2参照)が形成される箇所に対応する。
主配線層832は、たとえば金属層831を導電経路とした電解めっきによってマスクの開口から露出した金属層831の表面にめっき金属を析出して主配線層832を形成する。本実施形態では、ドライフィルムレジストの厚さが75μm程度であるため、主配線層832の厚さを20μmよりも厚くすることができる。その後、マスクを除去する。
続いて、金属層831のうち主配線層832が重なっていない部分を除去する。一例では、まず、主配線層832および金属層831に対してフォトリソグラフィによってマスクを形成する。続いて、金属層831のうち主配線層832が重なっていない部分を開口する。そして、マスクの開口から露出した金属層831を除去する。続いて、マスクを除去する。これらの工程によって、配線部30およびコーナ配線部100を構成する配線層830が形成される。この配線層830の厚さは、配線部30の厚さTWと等しい。
ここで、配線層830を形成する前に、第1封止層850および金属ピラー900の双方の厚さを薄くしているため、配線層830の形成後に半導体ウエハ800の反りを低減できる。このため、配線層830の形成した後の工程に半導体ウエハ800を容易に搬送できる。
図11に示すように、半導体素子実装工程においては、配線層830に半導体素子20が実装される。より詳細には、まず、たとえば配線層830を導電経路とした電解めっきによって保護層が形成される。保護層はたとえばNiによって形成される。続いて、電界めっきによって保護層上にめっき金属としてSnを含む合金が析出される。これにより、配線側接合層が形成される。その後、リフロー処理によって配線側接合層が溶融されることによってラフネスのある配線側接合層の表面が平滑化される。この平滑化によって、配線側接合層と、後述する半導体素子20のはんだ層とを接合されたときのボイドの発生を抑制できる。続いて、半導体素子20のはんだ層が配線側接合層に接合される。つまり、半導体素子20が配線層830に実装される。半導体素子20の実装は、フリップチップボンディング(FCB:Flip Chip Bonding)によって行われる。
より詳細には、半導体素子20の実装では、まず、たとえば電解めっきによって半導体素子20に、めっき金属してSnを含む合金が析出されることによってはんだ層(図示略)が形成される。このはんだ層は、たとえば配線側接合層と同じ材料によって形成される。半導体素子20のはんだ層についても、配線側接合層と同様に、リフロー処理によって表面が平滑化される。
続いて、たとえば、半導体素子20のはんだ層にフラックスが塗布された後、たとえばフリップチップボンダを用いて半導体素子20のはんだ層が配線側接合層上に載置される。これにより、半導体素子20は、配線側接合層に仮付けされる。その後、リフロー処理によって配線側接合層と半導体素子20のはんだ層とがそれぞれ液相状態とされた後、冷却によって配線側接合層および半導体素子20のはんだ層が固化される。その結果、配線側接合層に半導体素子20が接合される。このため、接合層70は、配線側接合層と半導体素子20のはんだ層とによって構成されている。
図12に示すように、第2封止層形成工程においては、半導体素子20を封止する第2封止層860が形成される。第2封止層860は、第1封止層850と協働して配線層830および半導体素子20を封止するものである。第2封止層860は、封止樹脂40の第2封止部60(図2参照)を構成するものである。第2封止層860は、絶縁材料によって形成されている。絶縁材料としては、第1封止層850と同一材料が用いられる。第2封止層860は、たとえばコンプレッションモールドによって形成される。第2封止層860の厚さは、第1封止層850の厚さよりも厚くなる。換言すると、第1封止層850の厚さは、第2封止層860の厚さよりも薄くなる。また、第1封止層850の封止表面851は研削面であるため、第1封止層850と第2封止層860との境界部分には界面が形成される。
図13に示すように、ウエハ除去工程においては、半導体ウエハ800(図12参照)が除去される。なお、図13は、図12に対して上下を反転して示している。
半導体ウエハ800は、たとえば研削によって第1封止層850から除去される。半導体ウエハ800を第1封止層850から除去する際、第1封止層850および金属ピラー900の双方が、第1封止層850の厚さ方向において一部除去される。これにより、金属ピラー900のシード層901(図6参照)が除去される。また、半導体ウエハ800が第1封止層850から除去されることによって、金属ピラー900が第1封止層850のうち第2封止層860とは反対側から露出する。ここで、第1封止層850の封止裏面852は、第1封止部50の第1封止裏面52を構成している。
この工程において、第1封止層850の厚さは、第1封止部50の厚さTAと等しくなり、金属ピラー900の厚さが複数の外部接続端子90Aの厚さTQ、複数のコーナ端子部90C(図5参照)の厚さ、および放熱パッド90Bの厚さTPとそれぞれ等しくなる。一例では、第1封止層850の厚さは、40μm以上70μm以下である。すなわち、金属ピラー900の厚さは、40μ以上70μm以下となる。これにより、金属ピラー900の厚さに対する配線層830の厚さの比率RAが0.4以上1.5以下となる。
なお、半導体ウエハ800の除去方法は任意に変更可能である。一例では、半導体ウエハ800を除去する工程では、予め剥離膜を形成し、剥離法によって半導体ウエハ800を除去してもよい。半導体ウエハ800の剥離後、第1封止層850および金属ピラー900の双方を研削してもよい。
図14に示すように、ハーフカット工程においては、第1ダイシングブレードによって、第1封止層850が切断されるとともに第2封止層860の厚さ方向の一部が切削された溝880が形成される。この溝880によって金属ピラー900の側面が第1封止層850から露出するとともに配線層830の側面が第2封止層860から露出する。このハーフカット工程によって、第1封止層850から第1封止部50が形成され、配線層830から配線部30およびコーナ配線部100(図2参照)が形成され、金属ピラー900から外部接続端子90Aが形成される。
図15に示すように、導電膜形成工程においては、第1封止層850から露出した金属ピラー900および第2封止層860から露出した配線層830を覆う導電膜110が形成される。導電膜110は、たとえば無電解めっきによって形成される。
図16に示すように、個片化工程においては、第1ダイシングブレードよりも幅が狭い第2ダイシングブレードによって、第2封止層860が切断される。第2ダイシングブレードは、溝880内を通り第2封止層860を切断する。この個片化工程によって、第2封止層860から第2封止部60が形成される。以上の工程を経て、半導体装置10が製造される。
なお、半導体装置10の製造方法は、第2封止層形成工程において第2封止層860が形成された後、半導体素子20の素子表面21(図12参照)を覆う第2封止層860を研削する封止層研削工程を備えていてもよい。これにより、第2封止層860の厚さが薄くなることによって、半導体装置10の第2封止部60の厚さが薄くなる。したがって、半導体装置10の低背化を図ることができる。
(作用)
図17~図19を参照して、本実施形態の作用について説明する。
図17は、配線部30の厚さTWと図2の配線部32の位置P1において封止樹脂40に加わるミーゼス応力との関係を示している。図18は、配線部32の厚さTWと図2の配線部32の位置P2において封止樹脂40に加わるミーゼス応力との関係を示している。図19は、配線部32の厚さTWと図2の配線部32の位置P2に対応する放熱パッド90Bのコーナ部分において封止樹脂40に加わるミーゼス応力との関係を示している。
ここで、図2の配線部32の位置P1および位置P2が位置する先端面32aは、配線部32の配線露出側面31とは反対側の面である。配線部32のx方向の長さは、他の配線部30のx方向の長さよりも長い。また、先端面32aのy方向の長さは、他の配線部30のy方向の長さよりも長い。先端面32aにおいて封止樹脂40に加わるミーゼス応力は、他の配線部30において封止樹脂40に加わるミーゼス応力よりも大きくなりやすい。そして、配線部32から封止樹脂40に加わるミーゼス応力は、配線部32の厚さTWに依存している。
加えて、z方向から視て、配線部32の内方部分32Bと重なる位置に、外部接続端子90Aよりも体積が大きい放熱パッド90Bが位置している。放熱パッド90Bによっても第1封止部50に対してミーゼス応力が付与される。
特に、配線部32の内方部分32Bのコーナ部分かつ放熱パッド90Bのコーナ部分が位置する箇所である位置P2では、封止樹脂40に加わるミーゼス応力が封止樹脂40内において最大となりやすい。つまり、位置P2において封止樹脂40にクラックが発生しやすい。換言すれば、ミーゼス応力が最大となる位置P2において封止樹脂40にクラックが発生しなければ、封止樹脂40のうち位置P2以外の部分でクラックが発生する可能性は低いと考えられる。
また、図17~図19において、黒丸の点がプロットされたグラフは、封止樹脂40として第1材料を用いた場合である。四角の点がプロットされたグラフは、封止樹脂40として第2材料を用いた場合である。図17~図19のグラフでは、配線部32の厚さTWが15μm、20μm、30μm、40μm、50μm、および60μmにおけるミーゼス応力がプロットされている。
第1材料としては、CEL-400ZHF40-SIN3-G(昭和電工マテリアルズ株式会社製)が用いられている。CEL-400ZHF40-SIN3-Gは、エポキシ樹脂としてビフェニルアラルキル型エポキシ樹脂と、硬化剤としてメラニン樹脂と、フィラーとしてSiOを含む材料とを含む材料である。CEL-400ZHF40-SIN3-Gは、ポストモールドキュアとして175℃で処理が行われたものである。つまり、封止樹脂40として第1材料を用いた場合、第1封止部50および第2封止部60の双方がCEL-400ZHF40-SIN3-G(ポストモールドキュア:175℃)によって構成されている。第1材料の曲げ強度は、70MPaよりも大きい。第1材料の曲げ強度は、80MPaよりも大きい。第1材料の曲げ強度は、85MPa程度である。
第2材料としては、CEL-400ZHF40-MF2G(昭和電工マテリアルズ株式会社製)が用いられている。CEL-400ZHF40-MF2Gは、エポキシ樹脂としてビフェニルアラルキル型エポキシ樹脂と、硬化剤としてメラニン樹脂と、フィラーとしてSiOを含む材料とを含む材料である。つまり、封止樹脂40として第2材料を用いた場合、第1封止部50および第2封止部60の双方がCEL-400ZHF40-MF2Gによって構成されている。第2材料の曲げ強度は、70MPaよりも大きい。第2材料の曲げ強度は、80MPaよりも大きい。第2材料の曲げ強度は、90MPa程度である。
図17~図19に示すように、配線部30の厚さTWが厚くなるにつれて封止樹脂40に加わるミーゼス応力が小さくなる。特に、配線部32の厚さTWが厚くなるにつれて先端面32aから封止樹脂40に加わるミーゼス応力が小さくなる。
図17に示すとおり、図2の位置P1においては、配線部30の厚さTWが15μmおよび20μmの場合、封止樹脂40として第1材料を用いた場合のミーゼス応力は、封止樹脂40として第2材料を用いた場合のミーゼス応力よりも僅かに小さくなる。一方、配線部30の厚さTWが30μm以上の場合、封止樹脂40として第1材料を用いた場合のミーゼス応力は、封止樹脂40として第2材料を用いたミーゼス応力よりも大きくなる。換言すると、配線部30の厚さTWが30μm以上の場合、封止樹脂40として第2材料を用いた場合のミーゼス応力は、封止樹脂40として第1材料を用いた場合のミーゼス応力よりも小さくなる。配線部30の厚さTWが30μm以上の場合、配線部30の厚さTWが大きくなるにつれて、封止樹脂40として第1材料を用いた場合のミーゼス応力と封止樹脂40として第2材料を用いた場合のミーゼス応力との差が大きくなる。
図18に示すとおり、図2の位置P2においては、封止樹脂40として第2材料を用いた場合のミーゼス応力は、封止樹脂40として第1材料を用いた場合のミーゼス応力よりも小さくなる。配線部30の厚さTWが大きくなるにつれて、封止樹脂40として第1材料を用いた場合のミーゼス応力と封止樹脂40として第2材料を用いた場合のミーゼス応力との差が大きくなる。
図18に示すように、本願発明者は、図2の位置P2において封止樹脂40に加わるミーゼス応力が85MPa以上の場合、半導体装置10の温度変化にともない封止樹脂40の位置P2においてクラックが発生することを見出した。図18から分かるとおり、封止樹脂40として第2材料を用いた場合、配線部30の厚さTWが20μmよりも厚くなれば、ミーゼス応力が85MPa未満となる。封止樹脂40として第1材料を用いた場合、配線部30の厚さTWが30μm以上であれば、ミーゼス応力が85MPa未満となる。
図19に示すとおり、図2の位置P2においては、配線部30の厚さTWが15μm、20μm、30μmの場合、封止樹脂40として第1材料を用いた場合のミーゼス応力は、封止樹脂40として第2材料を用いた場合のミーゼス応力よりも小さくなる。一方、配線部30の厚さTWが30μmよりも厚い場合、封止樹脂40として第1材料を用いた場合のミーゼス応力は、封止樹脂40として第2材料を用いたミーゼス応力よりも大きくなる。換言すると、配線部30の厚さTWが30μmよりも厚い場合、封止樹脂40として第2材料を用いた場合のミーゼス応力は、封止樹脂40として第1材料を用いた場合のミーゼス応力よりも小さくなる。配線部30の厚さTWが30μmよりも厚い場合、配線部30の厚さTWが大きくなるにつれて、封止樹脂40として第1材料を用いた場合のミーゼス応力と封止樹脂40として第2材料を用いた場合のミーゼス応力との差が大きくなる。
図19に示すように、本願発明者は、図2の位置P2に対応する放熱パッド90Bのコーナ部分において封止樹脂40に加わるミーゼス応力が72MPa以上の場合、半導体装置10の温度変化にともない封止樹脂40の位置P2においてクラックが発生することを見出した。図19から分かるとおり、封止樹脂40として第2材料を用いた場合、配線部30の厚さTWが30μm以上の場合、ミーゼス応力が72MPa未満となる。封止樹脂40として第1材料を用いた場合、配線部30の厚さTWが20μmよりも厚くなれば、ミーゼス応力が72MPa未満となる。
図17~図19から分かるとおり、封止樹脂40のクラックは、図2の位置P2に対応する放熱パッド90Bのコーナ部分に発生する。そして配線部30の厚さTWが30μm以上であれば、封止樹脂40として第1材料を用いた場合および第2材料を用いた場合のいずれでも封止樹脂40にクラックが発生することを抑制できる。
また、配線部30の厚さTWが60μmよりも厚い場合、半導体装置10の製造過程において配線層830を形成した後の半導体ウエハ800(ともに図9参照)の反りが大きくなる。これにより、配線層830を形成した後の工程に移行する際に半導体ウエハ800の搬送が困難となる。このため、半導体装置10の製造が困難となる。
なお、このような傾向は、ピラー部90の厚さT(第1封止部50の厚さTA)を40μm以上70μm以下の範囲で変化させたとしても同様であり、配線部30の厚さTWについても同様である。つまり、ピラー部90の厚さTに対する配線部30の厚さTWの比率RAが0.4以上であれば、封止樹脂40のクラックの発生を抑制できる。また、比率RAが1,5以下であれば、配線層830の形成後の半導体ウエハ800の反りを抑えることができるので半導体装置10の製造が容易となる。
(効果)
本実施形態によれば、以下の効果が得られる。
(1)半導体装置10は、素子表面21、および素子表面21とは反対側の素子裏面22を有する半導体素子20と、素子裏面22と対向する位置に設けられ、半導体素子20が実装される配線部30と、配線部30に対して半導体素子20とは反対側に延びるピラー部90と、半導体素子20、配線部30、およびピラー部90を封止する封止樹脂40と、を備えている。配線部30は、めっき層によって構成されている。ピラー部90の厚さTに対する配線部30の厚さTWの比率RAは、0.4以上1.5以下である。
この構成によれば、比率RAが0.4以上1.5以下であることによって封止樹脂40にクラックが発生することを抑制できる。加えて、半導体装置10の製造過程において、配線層830が形成された後に半導体ウエハ800の反りが大きくなることによって次工程への半導体ウエハ800の搬送が困難になることを抑制できる。このため、半導体装置10を容易に製造できる。このように、比率RAが0.4以上1.5以下であることによって封止樹脂40にクラックが発生することを抑制できるとともに半導体装置10を容易に製造できる。
(2)配線部30の厚さTWは、30μm以上である。
この構成によれば、封止樹脂40として第2材料を用いた場合および第1材料を用いた場合の双方において封止樹脂40のクラックの発生を抑制できる。
(3)配線部30の厚さTWは、60μm以下である。
この構成によれば、半導体装置10の製造過程において、配線層830の形成後の半導体ウエハ800の反りを抑制できるため、半導体装置10を容易に製造できる。
(4)第1封止部50の厚さTAが40μm未満の場合、第1封止部50の第1封止裏面52から半導体素子20の輪郭および配線部30の輪郭が透けて視えてしまうおそれがある。加えて、第1封止部50に対するピラー部90の引抜強度が低下してしまう。
一方、第1封止部50の厚さTAが70μmよりも厚いと、半導体装置10の製造工程において、ピラー部90を構成する金属ピラー900の厚さが厚くなることに起因して半導体ウエハ800に反りが生じてしまう。その結果、配線層830を形成するための装置に半導体ウエハ800を搬送することが困難となる。
この点、本実施形態では、第1封止部50の厚さTAは、40μm以上70μm以下である。これにより、半導体素子20の輪郭および配線部30の輪郭の透けと、第1封止部50に対するピラー部90の引抜強度の低下との両方を抑制できるとともに半導体装置10を容易に製造できる。
(5)封止樹脂40は、z方向において配線部30と半導体素子20との間に介在する中間部64を有している。配線部30の厚さTWは、中間部64の厚さTMよりも厚い。
この構成によれば、配線部30の厚さTWを厚くすることができるため、封止樹脂40のクラックの発生を抑制できる。
(6)封止樹脂40を構成する材料の曲げ強度は、70MPaよりも大きい。
この構成によれば、封止樹脂40を構成する材料の曲げ強度が70MPa未満の構成と比較して、封止樹脂40が変形しにくくなるため、封止樹脂40のクラックの発生を抑制できる。
(7)封止樹脂40を構成する材料の曲げ強度は、90MPa以上である。
この構成によれば、封止樹脂40がさらに変形しにくくなるため、封止樹脂40のクラックの発生をさらに抑制できる。
(8)封止樹脂40の素子カバー部66の厚さTCは、裏面カバー部65の厚さTD以下である。
この構成によれば、半導体装置10の全体の厚さの増加を抑制しつつ、配線部30の厚さTWを厚くすることができる。
[変更例]
上記実施形態は、以下のように変更して実施することができる。また、上記実施形態および以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
・配線部30の個数および外部接続端子90Aの個数は、それぞれ任意に変更可能である。
・配線部30および外部接続端子90Aの配置位置は任意に変更可能である。一例では、半導体素子20に対してy方向の両側に配置された配線部30および外部接続端子90Aの双方を省略してもよい。この場合、配線部30および外部接続端子90Aは、半導体素子20に対してx方向の両側に配置されている。また一例では、半導体素子20に対してx方向の両側に配置された配線部30および外部接続端子90Aの双方を省略してもよい。この場合、配線部30および外部接続端子90Aは、半導体素子20に対してy方向の両側に配置されている。
・配線部30から配線部32を省略してもよい。つまり、放熱パッド90Bは、配線部30と電気的に接続されていなくてもよい。
・ピラー部90の放熱パッド90Bは、外部接続端子として構成されていてもよい。つまり、半導体装置10が回路基板に実装される場合、放熱パッド90Bが回路基板と電気的に接続されてもよい。この場合、放熱パッド90Bのうち第1封止部50の第1封止裏面52から露出する部分には導電膜110が形成されている。
・ピラー部90から放熱パッド90Bおよびコーナ端子部90Cの少なくとも一方を省略してもよい。
・配線部30の厚さTWは、ピラー部90の厚さTよりも薄くてもよい。配線部30の厚さTWは、第1封止部50の厚さTAよりも薄くてもよい。
・配線部30の厚さTWは、第2封止部60の中間部64の厚さTM以下であってもよい。
・外部接続端子90Aは、第1封止部50の側面から露出しないように設けられていてもよい。つまり、外部接続端子90Aは、第1封止部50の第1封止裏面52のみから露出するように設けられていてもよい。
・配線部30の厚さTWは、ピラー部90の厚さTに係わらず、30μm以上であってもよい。つまり、配線部30の厚さTWが30μm以上であれば、ピラー部90の厚さTに対する配線部30の厚さTWの比率RAが0.4以上1.5以下の範囲外であってもよい。この場合、配線部30の厚さTWが60μm以下であってもよい。また、配線部30の厚さTWがピラー部90の厚さT以上であってもよい。配線部30の厚さTWが第1封止部50の厚さTA以上であってもよい。また、配線部30の厚さTWが封止樹脂40の中間部64の厚さTMよりも厚くてもよい。
・ピラー部90の厚さTと第1封止部50の厚さTAとは互いに異なっていてもよい。この場合、たとえば、第1封止部50の厚さTAに対する配線部30の厚さTWの比率RBが0.4以上1.5以下であってもよい。この場合、配線部30の厚さTWが30μm以上であってもよい。配線部30の厚さTWが60μm以下であってもよい。また、配線部30の厚さTWがピラー部90の厚さT以上であってもよい。配線部30の厚さTWが第1封止部50の厚さTA以上であってもよい。また、配線部30の厚さTWが封止樹脂40の中間部64の厚さTMよりも厚くてもよい。
・第2封止部60の素子カバー部66の厚さTCは任意に変更可能である。一例では、素子カバー部66の厚さTCは、配線部30の厚さTWよりも厚くてもよい。また一例では、素子カバー部66の厚さTCは、裏面カバー部65の厚さTDよりも厚くてもよい。
・封止樹脂40は、第1封止部50および第2封止部60の区別なく単一の部品で構成されていてもよい。つまり、第1封止部50と第2封止部60との境界部分に界面が形成されていなくてもよい。
・半導体装置10のパッケージ構造は、Fan-Out型の構造かつ配線部30がめっき層で構成されることを前提として任意に変更可能である。
本開示で使用される「~上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「~上に」と「~の上方に」との双方の意味を含む。したがって、「第1部材が第2部材上に形成される」という表現は、或る実施形態では第1部材が第2部材に接触して第2部材上に直接配置され得るが、他の実施形態では第1部材が第2部材に接触することなく第2部材の上方に配置され得ることが意図される。すなわち、「~上に」という用語は、第1部材と第2部材との間に他の部材が形成される構造を排除しない。
本開示で使用されるz方向は必ずしも鉛直方向である必要はなく、鉛直方向に完全に一致している必要もない。したがって、本開示による種々の構造は、本明細書で説明されるz方向の「上」および「下」が鉛直方向の「上」および「下」であることに限定されない。例えば、x方向が鉛直方向であってもよく、またはy方向が鉛直方向であってもよい。
[付記]
上記実施形態および変更例から把握できる技術的思想を以下に記載する。なお、限定する意図ではなく理解の補助のため、付記に記載した構成について実施形態中の対応する符号を括弧書きで示す。符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、符号で示される構成要素に限定されるべきではない。
(付記1)
素子表面(21)、および前記素子表面(21)とは反対側の素子裏面(22)を有する半導体素子(20)と、
前記素子裏面(22)と対向する位置に設けられ、前記半導体素子(20)が実装される配線部(30)と、
前記配線部(30)に対して前記半導体素子(20)とは反対側に延びるピラー部(90)と、
前記半導体素子(20)、前記配線部(30)、および前記ピラー部(90)を封止する封止樹脂(40)と、
を備え、
前記配線部(30)は、めっき層によって構成されており、
前記ピラー部(90)の厚さ(T/TQ/TP)に対する前記配線部(30)の厚さ(TW)の比率(RA)は、0.4以上1.5以下である
半導体装置(10)。
(付記2)
前記配線部(30)の厚さ(TW)は、30μm以上である
付記1に記載の半導体装置。
(付記3)
前記配線部(30)の厚さ(TW)は、60μm以下である
付記2に記載の半導体装置。
(付記4)
前記ピラー部(90)の厚さ(T/TQ/TP)は、40μm以上70μm以下である
付記2または3に記載の半導体装置。
(付記5)
前記封止樹脂(40)は、前記封止樹脂(40)の厚さ方向(z方向)において前記配線部(30)と前記半導体素子(20)との間に介在する中間部(64)を有し、
前記配線部(30)の厚さ(TW)は、前記中間部(64)の厚さ(TM)よりも厚い
付記1~4のいずれか1つに記載の半導体装置。
(付記6)
前記封止樹脂(40)は、
第1封止部(50)と、
前記第1封止部(50)上に設けられた第2封止部(60)と、
を有し、
前記第1封止部(50)上には、前記配線部(30)が形成されており、
前記ピラー部(90)は、前記封止樹脂(40)の厚さ方向(z方向)において前記第1封止部(50)を貫通するように設けられており、
前記第2封止部(60)は、前記第1封止部(50)と協働して前記配線部(30)および前記半導体素子(20)を封止している
付記1~5のいずれか1つに記載の半導体装置。
(付記7)
前記第1封止部(50)の厚さ(TA)は、前記ピラー部(90)の厚さ(T/TQ/TP)と等しい
付記6に記載の半導体装置。
(付記8)
前記封止樹脂(40)を構成する材料の曲げ強度は、70MPaよりも大きい
付記6または7に記載の半導体装置。
(付記9)
前記封止樹脂(40)を構成する材料の曲げ強度は、90MPa以上である
付記8に記載の半導体装置。
(付記10)
前記ピラー部(90)は、前記封止樹脂(40)の厚さ方向(z方向)から視て、前記半導体素子(20)と重なる位置に設けられた放熱パッド(90B)を含む
付記1~9のいずれか1つに記載の半導体装置。
(付記11)
前記ピラー部(90)は、前記配線部(30)に接続されるとともに、前記封止樹脂(40)の厚さ方向(z方向)から視て前記半導体素子(20)よりも外方に位置する外部接続端子(90A)を含む
付記1~10のいずれか1つに記載の半導体装置。
(付記12)
素子表面(21)、および前記素子表面(21)とは反対側の素子裏面(22)を有する半導体素子(20)と、
前記素子裏面(22)と対向する位置に設けられ、前記半導体素子(20)が実装される配線部(30)と、
前記配線部(30)に対して前記半導体素子(20)とは反対側に延びるピラー部(90)と、
前記半導体素子(20)、前記配線部(30)、および前記ピラー部(90)を封止する封止樹脂(40)と、
を備え、
前記配線部(30)は、めっき層によって構成されており、
前記配線部(30)の厚さ(TW)は、30μm以上である
半導体装置(10)。
(付記13)
前記配線部(30)の厚さ(TW)は、60μm以下である
付記12に記載の半導体装置。
(付記14)
前記配線部(30)の厚さ(TW)は、前記ピラー部(90)の厚さ(T/TQ/TP)以上である
付記12または13に記載の半導体装置。
(付記15)
前記封止樹脂(40)は、
第1封止部(50)と、
前記第1封止部(50)上に設けられた第2封止部(60)と、
を有し、
前記第1封止部(50)上には、前記配線部(30)が形成されており、
前記ピラー部(90)は、前記封止樹脂(40)の厚さ方向(z方向)において前記第1封止部(50)を貫通するように設けられており、
前記第2封止部(60)は、前記第1封止部(50)と協働して前記配線部(30)および前記半導体素子(20)を封止しており、
前記配線部(30)の厚さ(TW)は、前記第1封止部(50)の厚さ(TA)以上である
付記12~14のいずれか1つに記載の半導体装置。
(付記16)
素子表面(21)、および前記素子表面(21)とは反対側の素子裏面(22)を有する半導体素子(20)と、
前記素子裏面(22)と対向する位置に設けられ、前記半導体素子(20)が実装される配線部(30)と、
前記配線部(30)に対して前記半導体素子(20)とは反対側に延びるピラー部(90)と、
前記半導体素子(20)、前記配線部(30)、および前記ピラー部(90)を封止する封止樹脂(40)と、
を備え、
前記封止樹脂(40)は、
第1封止部(50)と、
前記第1封止部(50)上に設けられた第2封止部(60)と、
を有し、
前記第1封止部(50)上には、前記配線部(30)が形成されており、
前記ピラー部(90)は、前記封止樹脂(40)の厚さ方向(z方向)において前記第1封止部(50)を貫通するように設けられており、
前記第2封止部(60)は、前記第1封止部(50)と協働して前記配線部(30)および前記半導体素子(20)を封止しており、
前記第1封止部(50)の厚さ(TA)に対する前記配線部(30)の厚さ(TW)の比率(RB)は、0.4以上1.5以下である
半導体装置(10)。
(付記17)
前記封止樹脂(40)は、前記配線部(30)と前記半導体素子(20)との間に介在する中間部(64)を有し、
前記配線部(30)の厚さ(TW)は、前記中間部(64)の厚さ(TM)よりも厚い
付記12~16のいずれか1つに記載の半導体装置。
(付記18)
電解めっきによって金属ピラー(900)を形成する工程と、
絶縁材料によって形成され、前記金属ピラー(900)を封止する第1封止層(850)を形成する工程と、
前記第1封止層(850)上に電解めっきによって配線層(830)を形成する工程と、
前記配線層(830)上に半導体素子(20)を実装する工程と、
絶縁材料によって形成され、前記第1封止層(850)と協働して前記配線層(830)および前記半導体素子(20)を封止する第2封止層(860)を形成する工程と、
を備え、
前記金属ピラー(900)の厚さに対する前記配線層(830)の厚さの比率が0.4以上1.5以下となるように前記金属ピラー(900)および前記配線層(830)が形成される
半導体装置の製造方法。
(付記19)
前記第1封止層(850)および前記金属ピラー(900)の双方を研削する工程を備え、
前記第2封止層(860)は、前記第1封止層(850)および前記金属ピラー(900)の研削面に接するように形成される
付記18に記載の半導体装置の製造方法。
(付記20)
前記配線層(830)を形成する工程は、
前記第1封止層(830)上に金属層(831)を形成する工程と、
前記金属層(831)を導電経路とする電解めっきによって主配線層(832)を形成する工程と、
を含む
付記18または19に記載の半導体装置の製造方法。
以上の説明は単に例示である。本開示の技術を説明する目的のために列挙された構成要素および方法(製造プロセス)以外に、より多くの考えられる組み合わせおよび置換が可能であることを当業者は認識し得る。本開示は、特許請求の範囲および付記を含む本開示の範囲内に含まれるすべての代替、変形、および変更を包含することが意図される。
10…半導体装置
20…半導体素子
21…素子表面
22…素子裏面
30…配線部
30s…配線表面
30r…配線裏面
30A…金属層
30B…主配線層
31…配線露出側面
32…配線部
32A…外方部分
32B…内方部分
32C…接続部
32D…傾斜部
32a…先端面
32b…第1端面
32c…第2端面
33,34…配線部
40…封止樹脂
41…樹脂表面
42…樹脂裏面
43…第1樹脂側面
44…第2樹脂側面
45…第3樹脂側面
46…第4樹脂側面
50…第1封止部
51…第1封止表面
52…第1封止裏面
60…第2封止部
61…第2封止表面
62…第2封止裏面
63…段差部
64…中間部
65…裏面カバー部
66…素子カバー部
70…接合層
90…ピラー部
90A…外部接続端子
90B…放熱パッド
90BA…傾斜部
90C…コーナ端子部
100…コーナ配線部
110…導電膜
800…半導体ウエハ
830…配線層
831…金属層
832…主配線層
850…第1封止層
851…封止表面
852…封止裏面
860…第2封止層
880…溝
900…金属ピラー
901…シード層
902…めっき金属
P1,P2…位置
T…ピラー部の厚さ
TA…第1封止部の厚さ
TB…第2封止部の厚さ
TC…素子カバー部の厚さ
TD…裏面カバー部の厚さ
TM…中間部の厚さ
TP…放熱パッドの厚さ
TQ…外部接続端子の厚さ
TW…配線部の厚さ
RA…ピラー部の厚さに対する配線部の厚さの比率
RB…第1封止部の厚さに対する配線部の厚さの比率

Claims (11)

  1. 素子表面、および前記素子表面とは反対側の素子裏面を有する半導体素子と、
    前記素子裏面と対向する位置に設けられ、前記半導体素子が実装される配線部と、
    前記配線部に対して前記半導体素子とは反対側に延びるピラー部と、
    前記半導体素子、前記配線部、および前記ピラー部を封止する封止樹脂と、
    を備え、
    前記配線部は、めっき層によって構成されており、
    前記ピラー部の厚さに対する前記配線部の厚さの比率は、0.4以上1.5以下である
    半導体装置。
  2. 前記配線部の厚さは、30μm以上である
    請求項1に記載の半導体装置。
  3. 前記配線部の厚さは、60μm以下である
    請求項2に記載の半導体装置。
  4. 前記ピラー部の厚さは、40μm以上70μm以下である
    請求項2または3に記載の半導体装置。
  5. 前記封止樹脂は、前記封止樹脂の厚さ方向において前記配線部と前記半導体素子との間に介在する中間部を有し、
    前記配線部の厚さは、前記中間部の厚さよりも厚い
    請求項1~4のいずれか一項に記載の半導体装置。
  6. 前記封止樹脂は、
    第1封止部と、
    前記第1封止部上に設けられた第2封止部と、
    を有し、
    前記第1封止部上には、前記配線部が形成されており、
    前記ピラー部は、前記封止樹脂の厚さ方向において前記第1封止部を貫通するように設けられており、
    前記第2封止部は、前記第1封止部と協働して前記配線部および前記半導体素子を封止している
    請求項1~5のいずれか一項に記載の半導体装置。
  7. 前記第1封止部の厚さは、前記ピラー部の厚さと等しい
    請求項6に記載の半導体装置。
  8. 前記封止樹脂を構成する材料の曲げ強度は、70MPaよりも大きい
    請求項6または7に記載の半導体装置。
  9. 前記封止樹脂を構成する材料の曲げ強度は、90MPa以上である
    請求項8に記載の半導体装置。
  10. 前記ピラー部は、前記封止樹脂の厚さ方向から視て、前記半導体素子と重なる位置に設けられた放熱パッドを含む
    請求項1~9のいずれか一項に記載の半導体装置。
  11. 前記ピラー部は、前記配線部に接続されるとともに、前記封止樹脂の厚さ方向から視て前記半導体素子よりも外方に位置する外部接続端子を含む
    請求項1~10のいずれか一項に記載の半導体装置。
JP2021207463A 2021-12-21 2021-12-21 半導体装置 Pending JP2023092306A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021207463A JP2023092306A (ja) 2021-12-21 2021-12-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021207463A JP2023092306A (ja) 2021-12-21 2021-12-21 半導体装置

Publications (1)

Publication Number Publication Date
JP2023092306A true JP2023092306A (ja) 2023-07-03

Family

ID=86995566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021207463A Pending JP2023092306A (ja) 2021-12-21 2021-12-21 半導体装置

Country Status (1)

Country Link
JP (1) JP2023092306A (ja)

Similar Documents

Publication Publication Date Title
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
KR20010104217A (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US10128153B2 (en) Method of fabricating a semiconductor device and the semiconductor device
US20130137217A1 (en) Method of manufacturing semiconductor device
US20200258802A1 (en) Method for manufacturing electronic package
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
JP2013239660A (ja) 半導体装置及びその製造方法
JP6213554B2 (ja) 半導体装置
CN112038318A (zh) 封装基板
JP2008210912A (ja) 半導体装置及びその製造方法
US10811378B2 (en) Electronic package and manufacturing method thereof
TWI585919B (zh) 晶片封裝基板、晶片封裝結構及二者之製作方法
US7906833B2 (en) Semiconductor device and manufacturing method thereof
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
US9153541B2 (en) Semiconductor device having a semiconductor chip mounted on an insulator film and coupled with a wiring layer, and method for manufacturing the same
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP2023092306A (ja) 半導体装置
EP3751603A2 (en) Semiconductor package with a heat sink bonded to a semiconductor chip with a bonding layer and to a molding material with a thermal interface material
WO2023120196A1 (ja) 半導体装置
WO2023090261A1 (ja) 半導体装置
WO2023054389A1 (ja) 半導体装置および半導体装置の製造方法
US11552014B2 (en) Semiconductor package structure and method of making the same
US12009317B2 (en) Semiconductor package structure and method for manufacturing the same
US20220238425A1 (en) Semiconductor package structure
JP2011061055A (ja) 半導体装置の製造方法