CN112038318A - 封装基板 - Google Patents
封装基板 Download PDFInfo
- Publication number
- CN112038318A CN112038318A CN202010432794.4A CN202010432794A CN112038318A CN 112038318 A CN112038318 A CN 112038318A CN 202010432794 A CN202010432794 A CN 202010432794A CN 112038318 A CN112038318 A CN 112038318A
- Authority
- CN
- China
- Prior art keywords
- material layer
- dielectric material
- conductive
- conductive via
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 105
- 239000003989 dielectric material Substances 0.000 claims abstract description 165
- 150000001875 compounds Chemical class 0.000 claims abstract description 72
- 238000000465 moulding Methods 0.000 claims abstract description 35
- 230000000149 penetrating effect Effects 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000004593 Epoxy Substances 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 134
- 238000000034 method Methods 0.000 description 33
- 230000008569 process Effects 0.000 description 15
- 239000000919 ceramic Substances 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 9
- 239000000945 filler Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000017525 heat dissipation Effects 0.000 description 8
- 239000000654 additive Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 5
- 238000003384 imaging method Methods 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BYFGZMCJNACEKR-UHFFFAOYSA-N aluminium(i) oxide Chemical compound [Al]O[Al] BYFGZMCJNACEKR-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000000748 compression moulding Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920003986 novolac Polymers 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000003351 stiffener Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical group [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004848 polyfunctional curative Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Geometry (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laminated Bodies (AREA)
Abstract
本发明公开了一种封装基板，其包括：一第一介电材料层，其组成材料为一第一铸模化合物，且一第一导电线路及一第一导电通道设于该第一介电材料层内；一第二介电材料层，其组成材料为一第二铸模化合物，且一第二导电线路及一第二导电通道设于该第二介电材料层内；一第三介电材料层，其组成材料为一第三铸模化合物，且一第三导电线路及一第三导电通道设于该第三介电材料层内；一第四介电材料层，其组成材料为一第四铸模化合物，且一第四导电线路、一第四导电通道及至少一电路元件设于该第四介电材料层内；其中，该第一介电材料层、该第二介电材料层、该第三介电材料层及该第四介电材料层上设有彼此上下重叠的镂空区。
Description
技术领域
本发明有关一种封装基板，特别是一种适用于制作影像感测模块的封装基板。
背景技术
新一代电子产品不断朝向轻薄短小的高密度发展，导致集成电路芯片技术及其后端的封装技术亦随之进展。对于数字相机或各种行动装置所配备的摄像机，其影像感测模块的分辨率、微型化、多重镜头操作等性能要求标准也日趋严苛，使得影像感测模块的组装与影像处理芯片的封装必须考虑其封装基板的平整性、散热性、薄型化、布线密度及可靠度，以期应用于光学感测、立体成像、行动装置及车用电子产品等技术领域。
目前用于影像感测模块的封装基板，大多采用陶瓷基板或软硬结合板，前者会有价格昂贵、无法制作细线路、难以薄型化等缺点，后者则会有散热性差、须采用打线技术而难以薄型化、软硬结合板软层与硬层之间对位精度差、结合力不佳等缺点。如图1所示，为结合陶瓷基板及软硬结合板技术的现有摄像镜头模块，其包含散热板311、软板连接器381、影像感测元件321、多层陶瓷基板线路371、滤光玻璃片331、电路元件391、支持板361、音圈马达351以及镜头组341，其中该多层陶瓷基板线路371为各层陶瓷基板及其线路分别制作烧结后，再堆叠成立体结构的多层线路基板，因此具有以下缺点：陶瓷基板价格昂贵；导电线路为银浆印刷及塞孔，无法制作细线路；单层陶瓷基板厚度有其一定的厚度，导致整体模块高度无法降低；电路元件391无法内埋于陶瓷基板内；表面元件需以复杂但却易脱焊掉件的表面黏着技术贴合软板连接器381。
此外，如图2所示，为软硬结合板技术的现有摄像镜头模块，其包含软硬结合板372、影像感测元件322、多层陶瓷基板线路371、滤光玻璃片332、电路元件392、支持板362、音圈马达352以及镜头组342，其中该软硬结合板372为硬基板372a、372c与软基板372b交错堆叠而成，其缺点如下：软硬结合板372散热性差、影像感测元件322的局部模封需额外制作模具、影像感测元件322须打线焊接而增加封装高度、软硬结合板372的软硬板材料差异会使层间对位精度超过100微米而影响布线密度。
因此，有必要发展新的封装基板技术，以对治及改善上述的问题。
发明内容
本发明一实施例提供一种封装基板，其包括：一第一介电材料层，其组成材料为一第一铸模化合物，且该第一介电材料层设有一贯穿该第一介电材料层的第一镂空区；一第一导电线路及一第一导电通道，设于该第一介电材料层内，其中该第一导电通道设于该第一导电线路上，且该第一导电通道的一端面暴露于该第一介电材料层的表面；一第二介电材料层，设于该第一介电材料层上，该第二介电材料层的组成材料为一第二铸模化合物，且该第二介电材料层对应于该第一镂空区部位设有一贯穿该第二介电材料层的第二镂空区；一第二导电线路及一第二导电通道，设于该第二介电材料层内，其中该第二导电线路电性连接该第一导电通道，该第二导电通道设于该第二导电线路上，且该第二导电通道的一端面暴露于该第二介电材料层的表面；一第三介电材料层，设于该第二介电材料层上，该第三介电材料层的组成材料为一第三铸模化合物，且该第三介电材料层对应于该第二镂空区部位设有一贯穿该第三介电材料层的第三镂空区；一第三导电线路及一第三导电通道，设于该第三介电材料层内，其中该第三导电线路电性连接该第二导电通道，该第三导电通道设于该第三导电线路上，且该第三导电通道的一端面暴露于该第三介电材料层的表面；一第四介电材料层，设于该第三介电材料层上，该第四介电材料层的组成材料为一第四铸模化合物，且该第四介电材料层对应于该第三镂空区部位设有一贯穿该第四介电材料层的第四镂空区；以及一第四导电线路、一第四导电通道及至少一电路元件，设于该第四介电材料层内，其中该第四导电线路电性连接该第三导电通道，该第四导电通道与该电路元件设于该第四导电线路上，且该第四导电通道的一端面暴露于该第四介电材料层的表面。
在一实施例中，上述该第三镂空区及该第四镂空区用以容纳一影像感测元件。
在一实施例中，上述封装基板进一步包括一软性电路板，其设置于该影像感测元件与该第四介电材料层上，且该软性电路板电性连接该第四导电通道暴露于该第四介电材料层表面的该端面。
本发明另一实施例提供一种封装基板，其包括：一基板，具有一穿透该基板的镂空区，以及一截断该基板的断开区；一第一介电材料层、一第二介电材料层、一第三介电材料层及一第四介电材料层，其组成材料分别为一第一铸模化合物、一第二铸模化合物、一第三铸模化合物及一第四铸模化合物，其中该第一介电材料层设于该基板上，该第二介电材料层设于该第一介电材料层上，该第三介电材料层设于该第二介电材料层上，该第四介电材料层设于该第三介电材料层上；该第一介电材料层、该第二介电材料层与该第三介电材料层为可挠式铸模化合物，该第四介电材料层为硬式铸模化合物；该第一介电材料层、该第二介电材料层、该第三介电材料层及该第四介电材料层对应于该基板的镂空区部位，分别对应设有一第一镂空区、一第二镂空区、一第三镂空区及一第四镂空区；该第四介电材料层对应于该基板的断开区部位设有一截断该第四介电材料层的断开槽；一第一导电线路及一第一导电通道，设于该第一介电材料层内，其中该第一导电通道设于该第一导电线路上，且该第一导电通道的一端面暴露于该第一介电材料层的表面；一第二导电线路及一第二导电通道，设于该第二介电材料层内，其中该第二导电线路电性连接该第一导电通道，该第二导电通道设于该第二导电线路上，且该第二导电通道的一端面暴露于该第二介电材料层的表面；一第三导电线路及一第三导电通道，设于该第三介电材料层内，其中该第三导电线路电性连接该第二导电通道，该第三导电通道设于该第三导电线路上，且该第三导电通道的一端面暴露于该第二介电材料层的表面；以及一第四导电线路、一第四导电通道及至少一电路元件，设于该第四介电材料层内，其中该第四导电线路电性连接该第三导电通道，该第四导电通道与该电路元件设于该第四导电线路上，且该第四导电通道的一端面暴露于该第四介电材料层的表面。
在一实施例中，上述该第三镂空区及该第四镂空区用以容纳一影像感测元件。
在一实施例中，上述该第一铸模化合物、该第二铸模化合物、该第三铸模化合物及该第四铸模化合物皆为环氧树脂铸模化合物。
附图说明
图1为结合陶瓷基板及软硬结合板技术的现有摄像镜头模块的剖面图。
图2为软硬结合板技术的现有摄像镜头模块的剖面图。
图3为第一实施例的封装基板的剖面图。
图4A～图4F分别对应第一实施例封装基板的各个制程步骤的结构剖面图。
图5为第二实施例的摄像镜头模块的剖面图。
图6A及图6B分别为根据本发明第三实施例的封装基板的上视平面图及下视平面图。
图7为第三实施例的封装基板沿图6A直线BB’的剖面放大图。
图8为根据本发明第四实施例的摄像镜头模块的剖面示意图。
附图标记说明：100、200-封装基板；110-承载板；111-第一基板；112-第二基板；118-镂空区；119-断开区；120-第一介电材料层；122-第一导电线路；124-第一导电通道；128-第一镂空区；130-第二介电材料层；132-第二导电线路；134-第二导电通道；138-第二镂空区；140-第三介电材料层；142-第三导电线路；144-第三导电通道；146-离型膜；148-第三镂空区；150-第四介电材料层；152-第四导电线路；154-第四导电通道；156、391、392-电路元件；157-导电胶；158-第四镂空区；159-断开槽；211-支持板；212-加强板；101、300-摄像镜头模块；310-散热板；320、321、322-影像感测元件；330、331、332-滤光玻璃片；340、341、342-镜头组；350、351、352-音圈马达；371-多层陶瓷基板线路；372-软硬结合板；372a、372c-硬基板；372b-软基板；380-软性电路板；381-软板连接器。
具体实施方式
为使对本发明的特征、目的及功能有更进一步的认知与了解，兹配合图式详细说明本发明的实施例如下。在所有的说明书及图示中，将采用相同的元件编号以指定相同或类似的元件。
在各个实施例的说明中，当一元素被描述是在另一元素的“上方/上”或“下方/下”，指直接地或间接地在该另一元素之上或之下的情况，其可能包含设置于其间的其他元素；所谓的“直接地”指其间并未设置其他中介元素。“上方/上”或“下方/下”等的描述以图式为基准进行说明，但亦包含其他可能的方向转变。所谓的“第一”、“第二”及“第三”用以描述不同的元素，这些元素并不因为此类谓辞而受到限制。为了说明上的便利和明确，图式中各元素的厚度或尺寸，以夸张或省略或概略的方式表示，且各元素的尺寸并未完全为其实际的尺寸。
图3为根据本发明第一实施例封装基板100的剖面图，且该封装基板100包含一第一介电材料层120、一第二介电材料层130、一第三介电材料层140及一第四介电材料层150，由下往上依序堆叠。其中，该第一介电材料层120的组成材料为第一铸模化合物，且第一导电线路122及第一导电通道124设于该第一介电材料层120内，其中该第一导电通道124设于该第一导电线路122上，且该第一导电通道124的上端面未被该第一介电材料层120覆盖；该第二介电材料层130的组成材料为第二铸模化合物，且第二导电线路132及第二导电通道134设于该第二介电材料层130内，其中该第二导电线路132设于该第一导电通道124的上端面，该第二导电通道134设于该第二导电线路132上，且该第二导电通道134的上端面未被该第二介电材料层130覆盖；该第三介电材料层140的组成材料为第三铸模化合物，且第三导电线路142及第三导电通道144设于该第三介电材料层140内，其中该第三导电线路142设于该第二导电通道134的上端面，该第三导电通道144设于该第三导电线路142上，且该第三导电通道144的上端面未被该第三介电材料层140覆盖；该第四介电材料层150的组成材料为第四铸模化合物，且第四导电线路152、第四导电通道154及电路元件156设于该第四介电材料层150内，其中该第四导电线路152设于该第三导电通道144的上端面，该第四导电通道154、至少一电路元件156设于该第四导电线路152上，且该第四导电通道154的上端面未被该第四介电材料层150覆盖。
该第一介电材料层120、该第二介电材料层130、该第三介电材料层140及该第四介电材料层150可利用封装胶体的铸模技术来制作，例如，压缩铸模法(Compressionmolding)。该第一铸模化合物、该第二铸模化合物、该第三铸模化合物及该第四铸模化合物可以是酚醛基树脂(Novolac-based resin)、环氧基树脂(Epoxy-based resin)或硅基树脂(Silicone-based resin)的铸模化合物(Molding compound)，且上述的铸模化合物中会加入不同含量或重量百分率的填充剂，例如，二氧化硅(SiO2)或氧化铝(Al2O3)。以最为常用的环氧树脂铸模化合物(Epoxy Molding Compound，简称EMC)为例，主要成分及其重量百分率为：环氧树脂12-15wt％、硬化剂(Novolac Resin)8-10wt％及充填剂(Silica filler)70-90wt％，其中所添加的无机粉体充填剂用以降低封装材料的介电常数和介电损失系数；尤其在芯片封装用的铸模化合物中，充填剂含量通常高达70-90wt％甚至更多。在本实施例中，该第一铸模化合物、该第二铸模化合物、该第三铸模化合物及该第四铸模化合物可采用环氧树脂铸模化合物(EMC)，但该第一铸模化合物含有的充填剂含量为第一重量百分率，该第二铸模化合物含有的充填剂含量为第二重量百分率，该第三铸模化合物含有的充填剂含量为第三重量百分率，该第四铸模化合物含有的充填剂含量为第四重量百分率。该第一重量百分率、该第二重量百分率、该第三重量百分率及该第四重量百分率可以是彼此相同或不同，端视封装基板的实际性能需求而定。
如图3所示，该第一介电材料层120的适当部位被挖空形成一第一镂空区128，其贯穿该第一介电材料层120，该第二介电材料层130的适当部位被挖空形成一第二镂空区138，其贯穿该第二介电材料层130，该第三介电材料层140的适当部位被挖空形成一第三镂空区148，其贯穿该第三介电材料层140，该第四介电材料层150的适当部位被挖空形成一第四镂空区158，其贯穿该第四介电材料层150。
在本实施例中，该第一镂空区128、该第二镂空区138、该第三镂空区148与该第四镂空区158彼此上下重叠，且该第一镂空区128的面积不大于该第二镂空区138的面积，该第二镂空区138的面积不大于该第三镂空区148的面积，该第三镂空区148的面积不大于该第四镂空区158的面积，但上述镂空区之间并无特定的面积关系的限制。此外，该第一介电材料层120、该第二介电材料层130、该第三介电材料层140及该第四介电材料层150可为正方形，但不以此为限，其亦可为圆形或矩形等其它形状。在本实施例中，该第一镂空区128与该第二镂空区138在相同条件下一起被移除，因此具有相同的面积；该第三镂空区148与该第四镂空区158亦在相同条件下一起被移除，因此也具有相同的面积。该第三镂空区148及该第四镂空区158可用以容纳或设置一影像感测元件(未图标)，例如互补性金氧半影像感测器(CMOS image sensor，简称CIS)，并将其接脚连接垫(bump pad)连接到该第二导电通道134的外露端，因此本实施例的封装基板100可用以制作成影像感测模块。
在本实施例中，该电路元件156为被动元件，例如电阻、电感或电容，可通过一导电胶157黏贴于该第四导电线路152上。如图3所示，该电路元件156埋于该第四介电材料层150内，从而能受到铸模化合物的良好保护。该第一介电材料层120的铸模化合物亦可用以取代传统印刷电路板所使用的防焊层(solder mask)来保护该封装基板100，提高其产品可靠度。此外，该第一导电通道124、该第二导电通道134、该第三导电通道144及第四导电通道154可以制作成金属柱状物，例如铜柱。该第一导电线路122、该第二导电线路132、该第三导电线路142及该第四导电线路152可以半加成制程(Semi-Additive Process，简称SAP)来制作成细间距(fine-pitch)线路，其线路线宽及间距可达20μm；更甚者，该第一导电线路122可制作成埋入式线路，其线路线宽及间距可达15μm。
以下将说明本发明第一实施例的封装基板100的制作方法及程序。以下请参照图4A～图4F及图3，其分别对应上述第一实施例封装基板100的各个制程步骤的结构剖面图。
首先，如图4A所示，提供一承载板110。该承载板110为金属基板或是表面镀有金属层的介电材质基板，用以承载或支持该封装基板100的后续制程，例如制作该封装基板100的导电线路。上述基板的金属成分包含铁(Fe)、铜(Cu)、镍(Ni)、锡(Sn)、铝(Al)、镍/金(Ni/Au)及其组合或合金，但本发明不以此为限。
接着，如图4B所示，可通过增层制程(Build-up Process)，例如半加成(Semi-additive)法，以电镀技术来制作第一导电线路122及第一导电通道124于该承载板110上，并利用铸模技术，使第一铸模化合物包覆该承载板110、该第一导电线路122及该第一导电通道124，再以研磨技术移除部分的第一铸模化合物，以露出该第一导电通道124的上端面，并完成第一介电材料层120的制作。
接着，如图4C所示，可通过增层制程，例如半加成法，以电镀技术来制作第二导电线路132及第二导电通道134于该第一介电材料层120上，并利用铸模技术，使第二铸模化合物包覆该第一介电材料层120、该第二导电线路132及该第二导电通道134，再以研磨技术移除部分的第二铸模化合物，以露出该第二导电通道134的上端面，并完成第二介电材料层130的制作。
接着，如图4D所示，可通过增层制程，例如半加成法，以电镀技术来制作第三导电线路142及第三导电通道144于该第二介电材料层130上。为了后续在第三介电材料层140及第四介电材料层150形成第三镂空区148与第四镂空区158(如图3所示)，因此将一离型膜146设于该第三导电线路142上。利用铸模技术，使第三铸模化合物包覆该第二介电材料层130、该第三导电线路142、该第三导电通道144及该离型膜146，再以研磨技术移除部分的第三铸模化合物，以露出该第三导电通道144的上端面，并完成第三介电材料层140的制作。
接着，如图4E所示，可通过增层制程，例如半加成法，以电镀技术来制作第四导电线路152及第四导电通道154于该第三介电材料层140上，并通过导电胶157将至少一电路元件156黏贴于该第四导电线路152上。接着，利用铸模技术，使第四铸模化合物包覆该第三介电材料层140、该第四导电线路152、该第四导电通道154及该电路元件156，再以研磨技术移除部分的第四铸模化合物，以露出该第四导电通道154的上端面，并完成第四介电材料层150的制作。
接着，利用激光切割该离型膜146周界区域上的该第三介电材料层140、该第四介电材料层150，并同移除该离型膜146及其涵盖区域的部分该第三介电材料层140及该第四介电材料层150，进而形成该第三镂空区148与该第四镂空区158，如图4F所示。接着，利用蚀刻(etching)技术，移除部分的该第三导电线路142，且在此过程中，部分的该第二导电通道134的上端面也会因此而稍微下陷。
接着，移除该承载板110，并以激光切割技术移除部分的该第一介电材料层120及该第二介电材料层130，进而形成该第一镂空区128与该第二镂空区138，其分别贯穿该第一介电材料层120与该第二介电材料层130，即可得到如图3所示的封装基板100。
图5为根据本发明第二实施例的摄像镜头模块101的剖面示意图。该摄像镜头模块101建构在第一实施例的封装基板100的基础上，其中该承载板110仅镂空区域被移除，其余留部分作为该摄像镜头模块101的支持板(Holder)211。该摄像镜头模块101进一步包括：覆晶接置于该第三镂空区148及该第四镂空区158内的影像感测元件320，设置于该支持板211镂空区域的滤光玻璃片330，设置于该滤光玻璃片330上的镜头组340，以及设置于该支持板211上的音圈马达350。此外，该第四介电材料层150表面可再黏贴一软性电路板380，并使该软性电路板380电性连接该第四导电通道154暴露于该第四介电材料层150表面的该端面；再将一金属散热件(例如散热板310)黏贴于该软性电路板380的表面，以提高该影像感测元件320的散热能力。
本实施例的优势如下：(1)该摄像镜头模块101能满足整合软硬结合板、嵌入式影像感测芯片与内埋电路元件的基板需求，可简化模块的组装流程并提高组装合格率；(2)该软性电路板380的底面直接贴合该散热板310，良好的平整性可加强散热能力；(3)采用半加成封装技术(Semi-Additive Process，简称SAP)，可达成20/20微米至15/15微米的细线路制作；(4)采用影像转移的对位技术，层间对位精度高。
再者，图6A及图6B分别为根据本发明第三实施例的封装基板200的上视平面图及下视平面图，而图7则为其沿直线BB’的剖面放大图。该封装基板200与第一实施例的封装基板100相当类似，以下仅针对其差异处加以说明，其相同处不再赘述。该封装基板200的承载板设有将其截断成二个部分的断开区119，即区分为左侧的第一基板111、右侧的第二基板112，其中该第一基板111具有一穿透该第一基板111的镂空区118，且该第一介电材料层120设于该第一基板111与该第二基板112上。
在本实施例中，该第一铸模化合物、该第二铸模化合物与该第三铸模化合物为可挠式铸模化合物，使得该第一介电材料层120、该第二介电材料层130及该第三介电材料层140形成可挠式的多层结构，从而延伸于该第一基板111与该第二基板112之间，使得该第一基板111与该第二基板112之间的断开区119可以弯折变形而成为软板结构；亦即，该封装基板200将会是软硬结合(Rigid-Flex)的基板结构。如图6A、图6B、图7所示，该第一基板111具有一镂空区118，其与该第一镂空区128、该第二镂空区138、该第三镂空区148及该第四镂空区158彼此上下重叠，且在本实施例中，该镂空区118的面积不大于该第一镂空区128的面积，该第一镂空区128的面积不大于该第二镂空区138的面积，该第二镂空区138的面积不大于该第三镂空区148的面积，该第三镂空区148的面积不大于该第四镂空区158的面积，但上述镂空区之间并无特定的面积关系的限制。该第三镂空区148及该第四镂空区158可用以容纳或设置一影像感测元件(未图标)，例如互补性金氧半影像感测器(CIS)，并将其接脚连接垫连接到该第二导电通道134的外露端，因此本实施例的封装基板200可用以制作成影像感测模块。
在本实施例中，该第四铸模化合物为硬式铸模化合物，使得该电路元件156埋于该第四介电材料层150内，能受到硬式铸模化合物的良好保护。此外，该第四介电材料层150对应于该基板的断开区119设有一截断该第四介电材料层150的断开槽159。该第一基板111及该第二基板112可加强该封装基板200的结构强度，并作为该封装基板200的外层保护。当该封装基板200应用于数字相机或行动装置的摄像机时，该第一基板111及该第二基板112可支撑整个影像感测模块，提高其产品可靠度。也因为这样的结构设计，将该电路元件156、该第一基板111及该第二基板112一体成型的整合于封装基板中，产品组装流程可被大幅简化，并提高产品组装合格率。此外，该第一导电通道124(该第二导电通道134)的制作，是先以铸模化合物包覆该第一导电线路122(该第二导电线路132)，再以激光钻孔(Laserdrilling)技术于该第一介电材料层120(该第二介电材料层130)内形成盲孔，并利用电镀或其他技术充填导电材料于该盲孔中而形成；该第三导电通道144及第四导电通道154则可制作成金属柱状物。
图8为根据本发明第四实施例的摄像镜头模块300的剖面示意图。该摄像镜头模块300建构在第三实施例的封装基板200的基础上，其中的该第一基板111与该第二基板112分别作为该摄像镜头模块300的支持板(Holder)211与加强板212；也就是说，未被完全移除的承载板110所形成的该第一基板111与该第二基板112可用来作为支持板211与加强板212。在本实施例中，该封装基板200为软硬结合板，其硬板与软板皆同为环氧树酯类材料，而非现有技术的硬质基板与软性电路板的结合，故可有效解决后者硬质基板与软性电路板之间结合力不佳的问题。
请同时对照图7及图8，该摄像镜头模块300进一步包括：设置于该第三镂空区148及该第四镂空区158的影像感测元件320，设置于该镂空区118、该第一镂空区128及该第二镂空区138的滤光玻璃片330，设置于该影像感测元件320下的散热板310，设置于该滤光玻璃片330上的镜头组340，以及设置于该支持板211上的音圈马达350。其中，该散热板310可直接黏贴于该影像感测元件320的底部，以提高该影像感测元件320的散热能力。因此，该支持板211(或该第一基板111)与加强板212(或该第二基板112)一体成型的整合于该封装基板200中，使得产品组装流程可被大幅简化，并提高产品组装合格率。
本实施例的优势如下：(1)该摄像镜头模块300能满足整合软硬结合板、嵌入式影像感测芯片与内埋电路元件的基板需求，可简化模块的组装流程并提高组装合格率；(2)该影像感测元件320的底面直接贴合该散热板310，良好的平整性可加强散热能力；(3)采用半加成封装技术(SAP)，可达成20/20微米至15/15微米的细线路制作；(4)采用影像转移的对位技术，层间对位精度高。
以上所述，仅为本发明的较佳实施例，不能以此限制本发明的范围。凡依本发明申请专利范围所做的均等变化及修饰，仍将不失本发明的要义所在，亦不脱离本发明的精神和范围，都应视为本发明的进一步实施状况。
Claims (9)
1.一种封装基板，其特征在于，包括：
一第一介电材料层，其组成材料为一第一铸模化合物，且该第一介电材料层设有一贯穿该第一介电材料层的第一镂空区；
一第一导电线路及一第一导电通道，设于该第一介电材料层内，其中该第一导电通道设于该第一导电线路上，且该第一导电通道的一端面暴露于该第一介电材料层的表面；
一第二介电材料层，设于该第一介电材料层上，该第二介电材料层的组成材料为一第二铸模化合物，且该第二介电材料层对应于该第一镂空区部位设有一贯穿该第二介电材料层的第二镂空区；
一第二导电线路及一第二导电通道，设于该第二介电材料层内，其中该第二导电线路电性连接该第一导电通道，该第二导电通道设于该第二导电线路上，且该第二导电通道的一端面暴露于该第二介电材料层的表面；
一第三介电材料层，设于该第二介电材料层上，该第三介电材料层的组成材料为一第三铸模化合物，且该第三介电材料层对应于该第二镂空区部位设有一贯穿该第三介电材料层的第三镂空区；
一第三导电线路及一第三导电通道，设于该第三介电材料层内，其中该第三导电线路电性连接该第二导电通道，该第三导电通道设于该第三导电线路上，且该第三导电通道的一端面暴露于该第三介电材料层的表面；
一第四介电材料层，设于该第三介电材料层上，该第四介电材料层的组成材料为一第四铸模化合物，且该第四介电材料层对应于该第三镂空区部位设有一贯穿该第四介电材料层的第四镂空区；以及
一第四导电线路、一第四导电通道及至少一电路元件，设于该第四介电材料层内，其中该第四导电线路电性连接该第三导电通道，该第四导电通道与该电路元件设于该第四导电线路上，且该第四导电通道的一端面暴露于该第四介电材料层的表面。
2.如权利要求1所述的封装基板，其特征在于，该第三镂空区与该第四镂空区用以容纳一影像感测元件。
3.如权利要求2所述的封装基板，其特征在于，进一步包括一软性电路板，其设置于该影像感测元件与该第四介电材料层上，且该软性电路板电性连接该第四导电通道暴露于该第四介电材料层表面的该端面。
4.如权利要求3所述的封装基板，其特征在于，进一步包括一金属散热件，其设置于该软性电路板上。
5.一种封装基板，其特征在于，包括：
一承载板，具有一穿透该承载板的镂空区，以及一截断该承载板的断开区；
一第一介电材料层、一第二介电材料层、一第三介电材料层及一第四介电材料层，其组成材料分别为一第一铸模化合物、一第二铸模化合物、一第三铸模化合物及一第四铸模化合物，其中该第一介电材料层设于该承载板上，该第二介电材料层设于该第一介电材料层上，该第三介电材料层设于该第二介电材料层上，该第四介电材料层设于该第三介电材料层上；该第一介电材料层、该第二介电材料层与该第三介电材料层为可挠式铸模化合物，该第四介电材料层为硬式铸模化合物；该第一介电材料层、该第二介电材料层、该第三介电材料层及该第四介电材料层对应于该承载板的镂空区部位，分别对应设有一第一镂空区、一第二镂空区、一第三镂空区及一第四镂空区；该第四介电材料层对应于该承载板的断开区部位设有一截断该第四介电材料层的断开槽；
一第一导电线路及一第一导电通道，设于该第一介电材料层内，其中该第一导电通道设于该第一导电线路上，且该第一导电通道的一端面暴露于该第一介电材料层的表面；
一第二导电线路及一第二导电通道，设于该第二介电材料层内，其中该第二导电线路电性连接该第一导电通道，该第二导电通道设于该第二导电线路上，且该第二导电通道的一端面暴露于该第二介电材料层的表面；
一第三导电线路及一第三导电通道，设于该第三介电材料层内，其中该第三导电线路电性连接该第二导电通道，该第三导电通道设于该第三导电线路上，且该第三导电通道的一端面暴露于该第三介电材料层的表面；以及
一第四导电线路、一第四导电通道及至少一电路元件，设于该第四介电材料层内，其中该第四导电线路电性连接该第三导电通道，该第四导电通道与该电路元件设于该第四导电线路上，且该第四导电通道的一端面暴露于该第四介电材料层的表面。
6.如权利要求5所述的封装基板，其特征在于，该第三镂空区与该第四镂空区用以容纳一影像感测元件。
7.如权利要求6所述的封装基板，其特征在于，进一步包括一金属散热件，其设置于该影像感测元件与该第四介电材料层上。
8.如权利要求1或5所述的封装基板，其特征在于，该电路元件通过一导电胶黏贴于该第四导电线路上。
9.如权利要求1或5所述的封装基板，其特征在于，该第一铸模化合物、该第二铸模化合物、该第三铸模化合物及该第四铸模化合物为环氧树脂铸模化合物。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108119267A TWI704658B (zh) | 2019-06-04 | 2019-06-04 | 封裝基板 |
| TW108119267 | 2019-06-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112038318A true CN112038318A (zh) | 2020-12-04 |
| CN112038318B CN112038318B (zh) | 2022-09-06 |
Family
ID=73579657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010432794.4A Active CN112038318B (zh) | 2019-06-04 | 2020-05-20 | 封装基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11646331B2 (zh) |
| CN (1) | CN112038318B (zh) |
| TW (1) | TWI704658B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017139258A (ja) * | 2016-02-01 | 2017-08-10 | ソニー株式会社 | 撮像素子パッケージ及び撮像装置 |
| CN111866322A (zh) * | 2019-04-30 | 2020-10-30 | 宁波舜宇光电信息有限公司 | 摄像模组及其感光组件、电子设备和制备方法 |
| US11710945B2 (en) | 2020-05-25 | 2023-07-25 | Apple Inc. | Projection of patterned and flood illumination |
| US11699715B1 (en) * | 2020-09-06 | 2023-07-11 | Apple Inc. | Flip-chip mounting of optoelectronic chips |
| CN113471153B (zh) * | 2021-06-30 | 2022-11-11 | 上海中航光电子有限公司 | 封装结构及封装方法、摄像头模组及电子设备 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120227261A1 (en) * | 2011-03-11 | 2012-09-13 | Ibiden Co., Ltd. | Method for manufacturing printed wiring board |
| US20130249106A1 (en) * | 2012-03-23 | 2013-09-26 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming a Robust Fan-Out Package including Vertical Interconnects and Mechanical Support Layer |
| US9549468B1 (en) * | 2015-07-13 | 2017-01-17 | Advanced Semiconductor Engineering, Inc. | Semiconductor substrate, semiconductor module and method for manufacturing the same |
| US20180068937A1 (en) * | 2012-03-23 | 2018-03-08 | STATS ChipPAC Pte. Ltd. | Semiconductor Device and Method of Forming a POP Device with Embedded Vertical Interconnect Units |
| US20180130750A1 (en) * | 2016-11-10 | 2018-05-10 | Samsung Electro-Mechanics Co., Ltd. | Image sensor device and image sensor module comprising the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100807214B1 (ko) * | 2005-02-14 | 2008-03-03 | 삼성전자주식회사 | 향상된 감도를 갖는 이미지 센서 및 그 제조 방법 |
| TWI440153B (zh) * | 2008-12-22 | 2014-06-01 | Unimicron Technology Crop | 封裝基板及其製法 |
| TWI472007B (zh) * | 2010-12-28 | 2015-02-01 | Ind Tech Res Inst | 內埋式電子元件之封裝結構 |
| CN204991657U (zh) * | 2013-04-26 | 2016-01-20 | 株式会社村田制作所 | 电子元器件及电路基板 |
| JP5554868B1 (ja) * | 2013-07-03 | 2014-07-23 | 太陽誘電株式会社 | キャビティ付き基板の製造方法 |
| US9241097B1 (en) * | 2013-09-27 | 2016-01-19 | Amazon Technologies, Inc. | Camera module including image sensor die in molded cavity substrate |
| CN106033753B (zh) * | 2015-03-12 | 2019-07-12 | 恒劲科技股份有限公司 | 封装模块及其基板结构 |
| JP6373219B2 (ja) * | 2015-03-31 | 2018-08-15 | 太陽誘電株式会社 | 部品内蔵基板および半導体モジュール |
-
2019
- 2019-06-04 TW TW108119267A patent/TWI704658B/zh active
-
2020
- 2020-05-20 CN CN202010432794.4A patent/CN112038318B/zh active Active
- 2020-05-27 US US16/885,069 patent/US11646331B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120227261A1 (en) * | 2011-03-11 | 2012-09-13 | Ibiden Co., Ltd. | Method for manufacturing printed wiring board |
| US20130249106A1 (en) * | 2012-03-23 | 2013-09-26 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming a Robust Fan-Out Package including Vertical Interconnects and Mechanical Support Layer |
| US20180068937A1 (en) * | 2012-03-23 | 2018-03-08 | STATS ChipPAC Pte. Ltd. | Semiconductor Device and Method of Forming a POP Device with Embedded Vertical Interconnect Units |
| US9549468B1 (en) * | 2015-07-13 | 2017-01-17 | Advanced Semiconductor Engineering, Inc. | Semiconductor substrate, semiconductor module and method for manufacturing the same |
| US20180130750A1 (en) * | 2016-11-10 | 2018-05-10 | Samsung Electro-Mechanics Co., Ltd. | Image sensor device and image sensor module comprising the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US11646331B2 (en) | 2023-05-09 |
| CN112038318B (zh) | 2022-09-06 |
| TWI704658B (zh) | 2020-09-11 |
| TW202046472A (zh) | 2020-12-16 |
| US20200388640A1 (en) | 2020-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112038318B (zh) | 封装基板 | |
| EP3465758B1 (en) | Image sensor semiconductor packages and related methods | |
| KR100480515B1 (ko) | 반도체 장치 | |
| JP5326281B2 (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
| KR100533673B1 (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
| JP5183949B2 (ja) | 半導体装置の製造方法 | |
| KR101837511B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| US20020089050A1 (en) | Semiconductor device | |
| JP2011040602A (ja) | 電子装置およびその製造方法 | |
| CN101211888A (zh) | 布线基板及其制造方法以及半导体装置 | |
| US20060091524A1 (en) | Semiconductor module, process for producing the same, and film interposer | |
| US7807510B2 (en) | Method of manufacturing chip integrated substrate | |
| CN111799283A (zh) | 用于图像传感器封装的可控制的间隙高度 | |
| US20040124516A1 (en) | Circuit device, circuit module, and method for manufacturing circuit device | |
| US20090120675A1 (en) | Mounted structural body and method of manufacturing the same | |
| JP2009135391A (ja) | 電子装置およびその製造方法 | |
| TW201606964A (zh) | 晶片封裝基板、晶片封裝結構及二者之製作方法 | |
| US20220216255A1 (en) | Image sensor package having inner and outer joint members | |
| JP4942452B2 (ja) | 回路装置 | |
| KR101179516B1 (ko) | 임베디드 패키지 및 그 형성방법 | |
| TWI771712B (zh) | 封裝基板及其製造方法 | |
| JP2009099816A (ja) | 半導体装置とその製造方法および半導体装置の実装方法 | |
| TWM615149U (zh) | 四方扁平無引腳封裝結構 | |
| EP1093165A1 (en) | Integrated circuit assembly | |
| JP2004266271A (ja) | 電子部品の実装体及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |