TW202046472A - 封裝基板 - Google Patents

封裝基板 Download PDF

Info

Publication number
TW202046472A
TW202046472A TW108119267A TW108119267A TW202046472A TW 202046472 A TW202046472 A TW 202046472A TW 108119267 A TW108119267 A TW 108119267A TW 108119267 A TW108119267 A TW 108119267A TW 202046472 A TW202046472 A TW 202046472A
Authority
TW
Taiwan
Prior art keywords
material layer
dielectric material
conductive
conductive channel
circuit
Prior art date
Application number
TW108119267A
Other languages
English (en)
Other versions
TWI704658B (zh
Inventor
余俊賢
蔡憲銘
Original Assignee
恆勁科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 恆勁科技股份有限公司 filed Critical 恆勁科技股份有限公司
Priority to TW108119267A priority Critical patent/TWI704658B/zh
Priority to CN202010432794.4A priority patent/CN112038318B/zh
Priority to US16/885,069 priority patent/US11646331B2/en
Application granted granted Critical
Publication of TWI704658B publication Critical patent/TWI704658B/zh
Publication of TW202046472A publication Critical patent/TW202046472A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

本發明一實施例提供一種封裝基板，其包括：一第一介電材料層，其組成材料為一第一鑄模化合物，且一第一導電線路及一第一導電通道設於該第一介電材料層內；一第二介電材料層，其組成材料為一第二鑄模化合物，且一第二導電線路及一第二導電通道，設於該第二介電材料層內；一第三介電材料層，其組成材料為一第三鑄模化合物，且一第三導電線路及一第三導電通道，設於該第三介電材料層內；一第四介電材料層其組成材料為一第四鑄模化合物，且一第四導電線路、一第四導電通道及至少一電路元件，設於該第四介電材料層內；其中，該第一介電材料層具有一第一鏤空區，該第二介電材料層具有一第二鏤空區，該第三介電材料層具有一第三鏤空區，該第四介電材料層具有一第四鏤空區，該等鏤空區彼此上下重疊。

Description

封裝基板
本發明係關於一種封裝基板，特別是一種適用於製作影像感測模組的封裝基板。
新一代電子產品不斷朝向輕薄短小的高密度發展，導致積體電路晶片技術及其後端的封裝技術亦隨之進展。對於數位相機或各種行動裝置所配備的攝像機，其影像感測模組的解析度、微型化、多重鏡頭操作等性能要求標準也日趨嚴苛，使得影像感測模組的組裝與影像處理晶片的封裝必須考量其封裝基板的平整性、散熱性、薄型化、佈線密度及可靠度，以期應用於光學感測、立體成像、行動裝置及車用電子產品等技術領域。
目前用於影像感測模組的封裝基板，大多採用陶瓷基板或軟硬結合板，前者會有價格昂貴、無法製作細線路、難以薄型化等缺點，後者則會有散熱性差、須採用打線技術而難以薄型化、軟硬結合板軟層與硬層之間對位精度差、結合力不佳等缺點。如第1圖所示，係結合陶瓷基板及軟硬結合板技術的習知攝像鏡頭模組，其包含散熱板311、軟板連接器381、影像感測元件321、多層陶瓷基板線路371、濾光玻璃片331、電路元件391、支持板361、音圈馬達351以及鏡頭組341，其中該多層陶瓷基板線路371係各層陶瓷基板及其線路分別製作燒結後，再堆疊成立體結構的多層線路基板，因此具有以下缺點：陶瓷基板價格昂貴；導電線路為銀漿印刷及塞孔，無法製作細線路；單層陶瓷基板厚度有其一定的厚度，導致整體模組高度無法降低；電路元件391無法內埋於陶瓷基板內；表面元件需以複雜但卻易脫焊掉件的表面黏著技術貼合軟板連接器381。 此外，如第2圖所示，係軟硬結合板技術的習知攝像鏡頭模組，其包含軟硬結合板372、影像感測元件322、多層陶瓷基板線路371、濾光玻璃片332、電路元件392、支持板362、音圈馬達352以及鏡頭組342，其中該軟硬結合板372係硬基板372a、372c與軟基板372b交錯堆疊而成，其缺點如下：軟硬結合板372散熱性差、影像感測元件322的局部模封需額外製作模具、影像感測元件322須打線焊接而增加封裝高度、軟硬結合板372的軟硬板材料差異會使層間對位精度超過100微米而影響佈線密度。 因此，有必要發展新的封裝基板技術，以對治及改善上述的問題。
本發明一實施例提供一種封裝基板，其包括：一第一介電材料層，其組成材料為一第一鑄模化合物，且該第一介電材料層設有一貫穿該第一介電材料層之第一鏤空區；一第一導電線路及一第一導電通道，設於該第一介電材料層內，其中該第一導電通道設於該第一導電線路上，且該第一導電通道之一端面暴露於該第一介電材料層之表面；一第二介電材料層，設於該第一介電材料層上，該第二介電材料層的組成材料為一第二鑄模化合物，且該第二介電材料層對應於該第一鏤空區部位設有一貫穿該第二介電材料層之第二鏤空區；一第二導電線路及一第二導電通道，設於該第二介電材料層內，其中該第二導電線路電性連接該第一導電通道，該第二導電通道設於該第二導電線路上，且該第二導電通道之一端面暴露於該第二介電材料層之表面；一第三介電材料層，設於該第二介電材料層上，該第三介電材料層的組成材料為一第三鑄模化合物，且該第三介電材料層對應於該第二鏤空區部位設有一貫穿該第三介電材料層之第三鏤空區；一第三導電線路及一第三導電通道，設於該第三介電材料層內，其中該第三導電線路電性連接該第二導電通道，該第三導電通道設於該第三導電線路上，且該第三導電通道之一端面暴露於該第三介電材料層之表面；一第四介電材料層，設於該第三介電材料層上，該第四介電材料層的組成材料為一第四鑄模化合物，且該第四介電材料層對應於該第三鏤空區部位設有一貫穿該第四介電材料層之第四鏤空區；以及一第四導電線路、一第四導電通道及至少一電路元件，設於該第四介電材料層內，其中該第四導電線路電性連接該第三導電通道，該第四導電通道與該電路元件設於該第四導電線路上，且該第四導電通道之一端面暴露於該第四介電材料層之表面。
在一實施例中，上揭該第三鏤空區及該第四鏤空區用以容納一影像感測元件。
在一實施例中，上揭封裝基板進一步包括一軟性電路板，其設置於該影像感測元件與該第四介電材料層上，且該軟性電路板電性連接該第四導電通道暴露於該第四介電材料層表面之該端面。
本發明另一實施例提供一種封裝基板，其包括：一基板，具有一穿透該基板之中央鏤空區，以及一截斷該基板之斷開區；一第一介電材料層、一第二介電材料層、一第三介電材料層及一第四介電材料層，其組成材料分別為一第一鑄模化合物、一第二鑄模化合物、一第三鑄模化合物及一第四鑄模化合物，其中該第一介電材料層設於該基板上，該第二介電材料層設於該第一介電材料層上，該第三介電材料層設於該第二介電材料層上，該第四介電材料層設於該第三介電材料層上；該第一介電材料層、該第二介電材料層、與該第三介電材料層為可撓式鑄模化合物，該第四介電材料層為硬式鑄模化合物；該第一介電材料層、該第二介電材料層、該第三介電材料層及該第四介電材料層對應於該基板之中央鏤空區部位，分別對應設有一第一鏤空區、一第二鏤空區、一第三鏤空區及一第四鏤空區；該第四介電材料層對應於該基板之斷開區部位設有一截斷該第四介電材料層之斷開槽；一第一導電線路及一第一導電通道，設於該第一介電材料層內，其中該第一導電通道設於該第一導電線路上，且該第一導電通道之一端面暴露於該第一介電材料層之表面；一第二導電線路及一第二導電通道，設於該第二介電材料層內，其中該第二導電線路電性連接該第一導電通道，該第二導電通道設於該第二導電線路上，且該第二導電通道之一端面暴露於該第二介電材料層之表面；一第三導電線路及一第三導電通道，設於該第三介電材料層內，其中該第三導電線路電性連接該第二導電通道，該第三導電通道設於該第三導電線路上，且該第三導電通道之一端面暴露於該第二介電材料層之表面；以及一第四導電線路、一第四導電通道及至少一電路元件，設於該第四介電材料層內，其中該第四導電線路電性連接該第三導電通道，該第四導電通道與該電路元件設於該第四導電線路上，且該第四導電通道之一端面暴露於該第四介電材料層之表面。
在一實施例中，上揭該第三鏤空區及該第四鏤空區用以容納一影像感測元件。
在一實施例中，上揭該第一鑄模化合物、該第二鑄模化合物、該第三鑄模化合物及該第四鑄模化合物皆為環氧樹脂鑄模化合物。
為使對本發明之特徵、目的及功能有更進一步的認知與瞭解，茲配合圖式詳細說明本發明的實施例如後。在所有的說明書及圖示中，將採用相同的元件編號以指定相同或類似的元件。
在各個實施例的說明中，當一元素被描述是在另一元素之「上方/上」或「下方/下」，係指直接地或間接地在該另一元素之上或之下的情況，其可能包含設置於其間的其他元素；所謂的「直接地」係指其間並未設置其他中介元素。「上方/上」或「下方/下」等的描述係以圖式為基準進行說明，但亦包含其他可能的方向轉變。所謂的「第一」、「第二」、及「第三」係用以描述不同的元素，這些元素並不因為此類謂辭而受到限制。為了說明上的便利和明確，圖式中各元素的厚度或尺寸，係以誇張或省略或概略的方式表示，且各元素的尺寸並未完全為其實際的尺寸。
第3圖為根據本發明第一實施例封裝基板100的剖面圖，且該封裝基板100包含一第一介電材料層120、一第二介電材料層130、一第三介電材料層140及一第四介電材料層150，由下往上依序堆疊。其中，該第一介電材料層120的組成材料為第一鑄模化合物，且第一導電線路122及第一導電通道124設於該第一介電材料層120內，其中該第一導電通道124設於該第一導電線路122上，且該第一導電通道124的上端面未被該第一介電材料層120覆蓋；該第二介電材料層130的組成材料為第二鑄模化合物，且第二導電線路132及第二導電通道134設於該第二介電材料層130內，其中該第二導電線路132設於該第一導電通道124的上端面，該第二導電通道134設於該第二導電線路132上，且該第二導電通道134的上端面未被該第二介電材料層130覆蓋；該第三介電材料層140的組成材料為第三鑄模化合物，且第三導電線路142及第三導電通道144設於該第三介電材料層140內，其中該第三導電線路142設於該第二導電通道134的上端面，該第三導電通道144設於該第三導電線路142上，且該第三導電通道144的上端面未被該第三介電材料層140覆蓋；該第四介電材料層150的組成材料為第四鑄模化合物，且第四導電線路152、第四導電通道154及電路元件156設於該第四介電材料層150內，其中該第四導電線路152設於該第三導電通道144的上端面，該第四導電通道154、至少一電路元件156設於該第四導電線路152上，且該第四導電通道154的上端面未被該第四介電材料層150覆蓋。
該第一介電材料層120、該第二介電材料層130、該第三介電材料層140及該第四介電材料層150可藉由封裝膠體的鑄模技術來製作，例如，壓縮鑄模法(Compression molding)。該第一鑄模化合物、該第二鑄模化合物、該第三鑄模化合物及該第四鑄模化合物可以是酚醛基樹脂(Novolac-based resin)、環氧基樹脂(Epoxy-based resin)或矽基樹脂(Silicone-based resin)的鑄模化合物(Molding compound)，且上述的鑄模化合物中會加入不同含量或重量百分率的填充劑，例如，二氧化矽(SiO2 )或氧化鋁(Al2 O3 )。以最為常用的環氧樹脂鑄模化合物(Epoxy Molding Compound，簡稱EMC)為例，主要成分及其重量百分率為：環氧樹脂12-15 wt%、硬化劑(Novolac Resin) 8-10 wt%、及充填劑(Silica filler) 70-90 wt%，其中所添加的無機粉體充填劑係用以降低封裝材料的介電常數和介電損失係數；尤其，在晶片封裝用的鑄模化合物中，充填劑含量通常高達70-90 wt%甚至更多。在本實施例中，該第一鑄模化合物、該第二鑄模化合物、該第三鑄模化合物及該第四鑄模化合物可採用環氧樹脂鑄模化合物(EMC)，但該第一鑄模化合物含有的充填劑含量為第一重量百分率，該第二鑄模化合物含有的充填劑含量為第二重量百分率，該第三鑄模化合物含有的充填劑含量為第三重量百分率，該第四鑄模化合物含有的充填劑含量為第四重量百分率。該第一重量百分率、該第二重量百分率、該第三重量百分率及該第四重量百分率可以是彼此相同或不同，端視封裝基板的實際性能需求而定。
如第3圖所示，該第一介電材料層120的中央區被挖空而形成一第一鏤空區128，其貫穿該第一介電材料層120，該第二介電材料層130的中央區被挖空而形成一第二鏤空區138，其貫穿該第二介電材料層130，該第三介電材料層140的中央區被挖空而形成一第三鏤空區148，其貫穿該第三介電材料層140，該第四介電材料層150的中央區被挖空而形成一第四鏤空區158，其貫穿該第四介電材料層150。 在本實施例中，該第一鏤空區128、該第二鏤空區138、該第三鏤空區148與該第四鏤空區158彼此上下重疊，且該第一鏤空區128的面積不大於該第二鏤空區138的面積，該第二鏤空區138的面積不大於該第三鏤空區148的面積，該第三鏤空區148的面積不大於該第四鏤空區158的面積，但上述鏤空區之間並無特定的面積關係之限制。此外，該第一介電材料層120、該第二介電材料層130、該第三介電材料層140及該第四介電材料層150可為正方形，但不以此為限，其亦可為圓形或矩形等其它形狀。在本實施例中，該第一鏤空區128與該第二鏤空區138係在相同條件下一起被移除，因此具有相同的面積；該第三鏤空區148與該第四鏤空區158亦在相同條件下一起被移除，因此也具有相同的面積。該第三鏤空區148及該第四鏤空區158可用以容納或設置一影像感測元件(未圖示)，例如，互補性金氧半影像感測器(CMOS image sensor，簡稱CIS)，並將其接腳連接墊(bump pad)連接到該第二導電通道134的外露端，因此本實施例的封裝基板100可用以製作成影像感測模組。
在本實施例中，該電路元件156為被動元件，例如，電阻、電感或電容，可藉由一導電膠157而黏貼於該第四導電線路152上。如第3圖所示，該電路元件156埋於該第四介電材料層150內，而能受到鑄模化合物的良好保護。該第一介電材料層120的鑄模化合物亦可用以取代傳統印刷電路板所使用的防焊層(solder mask)來保護該封裝基板100，提高其產品可靠度。此外，該第一導電通道124、該第二導電通道134、該第三導電通道144及第四導電通道154可以製作成金屬柱狀物，例如，銅柱。該第一導電線路122、該第二導電線路132、該第三導電線路142及該第四導電線路152可以半加成製程(Semi-Additive Process，簡稱SAP)來製作成細間距(fine-pitch)線路，其線路線寬及間距可達20μm；更甚者，該第一導電線路122可製作成埋入式線路，其線路線寬及間距可達15μm。
以下將說明本發明第一實施例之封裝基板100的製作方法及程序。以下請參照第4A圖～第4F圖及第3圖，其分別對應上述第一實施例封裝基板100的各個製程步驟之結構剖面圖。
首先，如第4A圖所示，提供一承載板110。該承載板110為金屬基板或是表面鍍有金屬層的介電材質基板，用以承載或支持該封裝基板100的後續製程，例如，製作該封裝基板100的導電線路。上述基板的金屬成分包含鐵(Fe)、銅(Cu)、鎳(Ni)、錫(Sn)、鋁(Al)、鎳/金(Ni/Au)及其組合或合金，但本發明不以此為限。
接著，如第4B圖所示，可藉由增層製程(Build-up Process)，例如半加成(Semi-additive)法，以電鍍技術來製作第一導電線路122及第一導電通道124於該承載板110上，並藉由鑄模技術，使第一鑄模化合物包覆該承載板110、該第一導電線路122及該第一導電通道124，再以研磨技術移除部分的第一鑄模化合物，藉以露出該第一導電通道124的上端面，並完成第一介電材料層120的製作。
接著，如第4C圖所示，可藉由增層製程，例如半加成法，以電鍍技術來製作第二導電線路132及第二導電通道134於該第一介電材料層120上，並藉由鑄模技術，使第二鑄模化合物包覆該第一介電材料層120、該第二導電線路132及該第二導電通道134，再以研磨技術移除部分的第二鑄模化合物，藉以露出該第二導電通道134的上端面，並完成第二介電材料層130的製作。
接著，如第4D圖所示，可藉由增層製程，例如半加成法，以電鍍技術來製作第三導電線路142及第三導電通道144於該第二介電材料層130上。為了後續在第三介電材料層140及第四介電材料層150形成第三鏤空區148與第四鏤空區158 (如第3圖所示)，因此將一離型膜146設於該第三導電線路142上。藉由鑄模技術，使第三鑄模化合物包覆該第二介電材料層130、該第三導電線路142、該第三導電通道144及該離型膜146，再以研磨技術移除部分的第三鑄模化合物，藉以露出該第三導電通道144的上端面，並完成第三介電材料層140的製作。
接著，如第4E圖所示，可藉由增層製程，例如半加成法，以電鍍技術來製作第四導電線路152及第四導電通道154於該第三介電材料層140上，並藉由導電膠157而將至少一電路元件156黏貼於該第四導電線路152上。接著，藉由鑄模技術，使第四鑄模化合物包覆該第三介電材料層140、該第四導電線路152、該第二導電通道154及該電路元件156，再以研磨技術移除部分的第四鑄模化合物，藉以露出該第四導電通道154的上端面，並完成第四介電材料層150的製作。
接著，藉由雷射切割該離型膜146週界區域上的該第三介電材料層140、該第四介電材料層150，併同移除該離型膜146及其涵蓋區域的部分該第三介電材料層140及該第四介電材料層150，進而形成該第三鏤空區148與該第四鏤空區158，如第4F圖所示。接著，藉由蝕刻(etching)技術，移除部分的該第三導電線路142，且在此過程中，部分的該第二導電通道134的上端面也會因此而稍微下陷。
接著，移除該承載板110，並以雷射切割技術移除部分的該第一介電材料層120及該第二介電材料層130，進而形成該第一鏤空區128與該第二鏤空區138，其分別貫穿該第一介電材料層120與該第二介電材料層130，即可得到如第3圖所示的封裝基板100。
第5圖為根據本發明第二實施例的攝像鏡頭模組101之剖面示意圖。該攝像鏡頭模組101係建構在第一實施例的封裝基板100的基礎上，其中該承載板110僅中央區域被移除，其餘留部分作為該攝像鏡頭模組101的支持板(Holder)211。該攝像鏡頭模組101進一步包括：覆晶接置於該第三鏤空區148及該第四鏤空區158內的影像感測元件320，設置於該支持板211鏤空區域的濾光玻璃片330，設置於該濾光玻璃片330上的鏡頭組340，以及設置於該支持板211上的音圈馬達350。此外，該第四介電材料層150表面可再黏貼一軟性電路板380，並使該軟性電路板380電性連接該第四導電通道154暴露於該第四介電材料層150表面之該端面；再將一金屬散熱件(例如散熱板310)黏貼於該軟性電路板380的表面，藉以提高該影像感測元件320的散熱能力。
本實施例的優勢如下：(1)該攝像鏡頭模組101能滿足整合軟硬結合板、內嵌影像感測晶片與內埋電路元件的基板需求，可簡化模組的組裝流程並提高組裝良率；(2)該軟性電路板380的底面直接貼合該散熱板310，良好的平整性可加強散熱能力；(3)採用半加成封裝技術(Semi-Additive Process，簡稱SAP)，可達成20/20微米至15/15微米的細線路製作；(4)採用影像轉移的對位技術，層間對位精度高。
再者，第6A及6B圖分別為根據本發明第三實施例的封裝基板200之上視平面圖及下視平面圖，而第7圖則為其沿直線BB’的剖面放大圖。該封裝基板200與第一實施例的封裝基板100相當類似，以下僅針對其差異處加以說明，其相同處不再贅述。該封裝基板200的承載板設有將其截斷成二個部分的斷開區119，即區分為左側的第一基板111、右側的第二基板112，其中該第一基板111具有一穿透該第一基板111的中央鏤空區118，且該第一介電材料層120設於該第一基板111與該第二基板112上。
在本實施例中，該第一鑄模化合物、該第二鑄模化合物與該第三鑄模化合物為可撓式鑄模化合物，使得該第一介電材料層120、該第二介電材料層130及該第三介電材料層140形成可撓式的多層結構，而延伸於該第一基板111與該第二基板112之間，使得該第一基板111與該第二基板112之間的斷開區119可以彎折變形而成為軟板結構；亦即，該封裝基板200將會是軟硬結合(Rigid-Flex)的基板結構。如第6A圖、第6B圖、第7圖所示，該第一基板111具有一中央鏤空區118，其與該第一鏤空區128、該第二鏤空區138、該第三鏤空區148及該第四鏤空區158，其彼此上下重疊，且在本實施例中，該中央鏤空區118的面積不大於該第一鏤空區128的面積，該第一鏤空區128的面積不大於該第二鏤空區138的面積，該第二鏤空區138的面積不大於該第三鏤空區148的面積，該第三鏤空區148的面積不大於該第四鏤空區158的面積，但上述鏤空區之間並無特定的面積關係之限制。該第三鏤空區148及該第四鏤空區158可用以容納或設置一影像感測元件(未圖示)，例如互補性金氧半影像感測器(CIS)，並將其接腳連接墊連接到該第二導電通道134的外露端，因此本實施例的封裝基板200可用以製作成影像感測模組。
在本實施例中，該第四鑄模化合物為硬式鑄模化合物，使得該電路元件156埋於該第四介電材料層150內，能受到硬式鑄模化合物的良好保護。此外，該第四介電材料層150對應於該基板之斷開區119設有一截斷該第四介電材料層150之斷開槽159。該第一基板111及該第二基板112可加強該封裝基板200的結構強度，並作為該封裝基板200的外層保護。當該封裝基板200應用於數位相機或行動裝置的攝像機時，該第一基板111及該第二基板112可支撐整個影像感測模組，提高其產品可靠度。也因為這樣的結構設計，將該電路元件156、該第一基板111及該第二基板112一體成型的整合於封裝基板中，產品組裝流程可被大幅簡化，並提高產品組裝良率。此外，該第一導電通道124 (該第二導電通道134)的製作，是先以鑄模化合物包覆該第一導電線路122 (該第二導電線路132)，再以雷射鑽孔(Laser drilling)技術於該第一介電材料層120 (該第二介電材料層130)內形成盲孔，並利用電鍍或其他技術充填導電材料於該盲孔中而形成；該第三導電通道144及第四導電通道154則可製作成金屬柱狀物。
第8圖為根據本發明第四實施例的攝像鏡頭模組300之剖面示意圖。該攝像鏡頭模組300係建構在第三實施例的封裝基板200的基礎上，其中的該第一基板111與該第二基板112分別作為該攝像鏡頭模組300的支持板(Holder)211與加強板212；也就是說，未被完全移除的承載板110所形成的該第一基板111與該第二基板112可用來作為支持板211與加強板212。在本實施例中，該封裝基板200為軟硬結合板，其硬板與軟板皆為環氧樹酯類材料，而非習知技術的硬質基板與軟性電路板的結合，故可有效解決後者硬質基板與軟性電路板之間結合力不佳的問題。
請同時對照第7圖及第8圖，該攝像鏡頭模組300進一步包括：設置於該第三鏤空區148及該第四鏤空區158的影像感測元件320，設置於該中央鏤空區118、該第一鏤空區128及該第二鏤空區138的濾光玻璃片330，設置於該影像感測元件320下的散熱板310，設置於該濾光玻璃片330上的鏡頭組340，以及設置於該支持板211上的音圈馬達350。其中，該散熱板310可直接黏貼於該影像感測元件320的底部，藉以提高該影像感測元件320的散熱能力。因此，該支持板211(或該第一基板111)與加強板212(或該第二基板112)一體成型的整合於該封裝基板200中，使得產品組裝流程可被大幅簡化，並提高產品組裝良率。
本實施例的優勢如下：(1)該攝像鏡頭模組300能滿足整合軟硬結合板、內嵌影像感測晶片與內埋電路元件的基板需求，可簡化模組的組裝流程並提高組裝良率；(2)該影像感測元件320的底面直接貼合該散熱板310，良好的平整性可加強散熱能力；(3)採用半加成封裝技術(SAP)，可達成20/20微米至15/15微米的細線路製作；(4)採用影像轉移的對位技術，層間對位精度高。
唯以上所述者，僅為本發明之較佳實施例，當不能以之限制本發明的範圍。即大凡依本發明申請專利範圍所做之均等變化及修飾，仍將不失本發明之要義所在，亦不脫離本發明之精神和範圍，故都應視為本發明的進一步實施狀況。
100、200:封裝基板 110:承載板 111:第一基板 112:第二基板 118:中央鏤空區 119:斷開區 120:第一介電材料層 122:第一導電線路 124:第一導電通道 128:第一鏤空區 130:第二介電材料層 132:第二導電線路 134:第二導電通道 138:第二鏤空區 140:第三介電材料層 142:第三導電線路 144:第三導電通道 146:離型膜 148:第三鏤空區 150:第四介電材料層 152:第四導電線路 154:第四導電通道 156、391、392:電路元件 157:導電膠 158:第四鏤空區 159:斷開槽 211:支持板 212:加強板 101、300:攝像鏡頭模組 310:散熱板 320、321、322:影像感測元件 330、331、332:濾光玻璃片 340、341、342:鏡頭組 350、351、352:音圈馬達 371:多層陶瓷基板線路 372:軟硬結合板 372a、372c:硬基板 372b:軟基板 380:軟性電路板 381:軟板連接器
第1圖為結合陶瓷基板及軟硬結合板技術的習知攝像鏡頭模組的剖面圖。
第2圖為軟硬結合板技術的習知攝像鏡頭模組的剖面圖。
第3圖為第一實施例的封裝基板的剖面圖。
第4A～4F圖分別對應第一實施例封裝基板的各個製程步驟之結構剖面圖。
第5圖為第二實施例的攝像鏡頭模組的剖面圖。
第6A及6B圖分別為根據本發明第三實施例的封裝基板之上視平面圖及下視平面圖。
第7圖為第三實施例的封裝基板沿第6A圖直線BB’的剖面放大圖。
第8圖為根據本發明第四實施例的攝像鏡頭模組之剖面示意圖。
無
100:封裝基板
120:第一介電材料層
122:第一導電線路
124:第一導電通道
128:第一鏤空區
130:第二介電材料層
132:第二導電線路
134:第二導電通道
138:第二鏤空區
140:第三介電材料層
142:第三導電線路
144:第三導電通道
148:第三鏤空區
150:第四介電材料層
152:第四導電線路
154:第四導電通道
156:電路元件
157:導電膠
158:第四鏤空區

Claims (9)

  1. 一種封裝基板，其包括： 一第一介電材料層，其組成材料為一第一鑄模化合物，且該第一介電材料層設有一貫穿該第一介電材料層之第一鏤空區； 一第一導電線路及一第一導電通道，設於該第一介電材料層內，其中該第一導電通道設於該第一導電線路上，且該第一導電通道之一端面暴露於該第一介電材料層之表面； 一第二介電材料層，設於該第一介電材料層上，該第二介電材料層的組成材料為一第二鑄模化合物，且該第二介電材料層對應於該第一鏤空區部位設有一貫穿該第二介電材料層之第二鏤空區； 一第二導電線路及一第二導電通道，設於該第二介電材料層內，其中該第二導電線路電性連接該第一導電通道，該第二導電通道設於該第二導電線路上，且該第二導電通道之一端面暴露於該第二介電材料層之表面； 一第三介電材料層，設於該第二介電材料層上，該第三介電材料層的組成材料為一第三鑄模化合物，且該第三介電材料層對應於該第二鏤空區部位設有一貫穿該第三介電材料層之第三鏤空區； 一第三導電線路及一第三導電通道，設於該第三介電材料層內，其中該第三導電線路電性連接該第二導電通道，該第三導電通道設於該第三導電線路上，且該第三導電通道之一端面暴露於該第三介電材料層之表面； 一第四介電材料層，設於該第三介電材料層上，該第四介電材料層的組成材料為一第四鑄模化合物，且該第四介電材料層對應於該第三鏤空區部位設有一貫穿該第四介電材料層之第四鏤空區；以及 一第四導電線路、一第四導電通道及至少一電路元件，設於該第四介電材料層內，其中該第四導電線路電性連接該第三導電通道，該第四導電通道與該電路元件設於該第四導電線路上，且該第四導電通道之一端面暴露於該第四介電材料層之表面。
  2. 如申請專利範圍第1項所述之封裝基板，其中，該第三鏤空區與該第四鏤空區用以容納一影像感測元件。
  3. 如申請專利範圍第2項所述之封裝基板，進一步包括一軟性電路板，其設置於該影像感測元件與該第四介電材料層上，且該軟性電路板電性連接該第四導電通道暴露於該第四介電材料層表面之該端面。
  4. 如申請專利範圍第3項所述之封裝基板，進一步包括一金屬散熱件，其設置於該軟性電路板上。
  5. 一種封裝基板，其包括： 一承載板，具有一穿透該承載板之中央鏤空區，以及一截斷該承載板之斷開區； 一第一介電材料層、一第二介電材料層、一第三介電材料層及一第四介電材料層，其組成材料分別為一第一鑄模化合物、一第二鑄模化合物、一第三鑄模化合物及一第四鑄模化合物，其中該第一介電材料層設於該承載板上，該第二介電材料層設於該第一介電材料層上，該第三介電材料層設於該第二介電材料層上，該第四介電材料層設於該第三介電材料層上；該第一介電材料層、該第二介電材料層、與該第三介電材料層為可撓式鑄模化合物，該第四介電材料層為硬式鑄模化合物；該第一介電材料層、該第二介電材料層、該第三介電材料層及該第四介電材料層對應於該承載板之中央鏤空區部位，分別對應設有一第一鏤空區、一第二鏤空區、一第三鏤空區及一第四鏤空區；該第四介電材料層對應於該承載板之斷開區部位設有一截斷該第四介電材料層之斷開槽； 一第一導電線路及一第一導電通道，設於該第一介電材料層內，其中該第一導電通道設於該第一導電線路上，且該第一導電通道之一端面暴露於該第一介電材料層之表面； 一第二導電線路及一第二導電通道，設於該第二介電材料層內，其中該第二導電線路電性連接該第一導電通道，該第二導電通道設於該第二導電線路上，且該第二導電通道之一端面暴露於該第二介電材料層之表面； 一第三導電線路及一第三導電通道，設於該第三介電材料層內，其中該第三導電線路電性連接該第二導電通道，該第三導電通道設於該第三導電線路上，且該第三導電通道之一端面暴露於該第三介電材料層之表面；以及 一第四導電線路、一第四導電通道及至少一電路元件，設於該第四介電材料層內，其中該第四導電線路電性連接該第三導電通道，該第四導電通道與該電路元件設於該第四導電線路上，且該第四導電通道之一端面暴露於該第四介電材料層之表面。
  6. 如申請專利範圍第5項所述之封裝基板，其中，該第三鏤空區與該第四鏤空區用以容納一影像感測元件。
  7. 如申請專利範圍第6項所述之封裝基板，進一步包括一金屬散熱件，其設置於該影像感測元件與該第四介電材料層上。
  8. 如申請專利範圍第1或5項所述之封裝基板，其中，該電路元件藉由一導電膠黏貼於該第四導電線路上。
  9. 如申請專利範圍第1或5項所述之封裝基板，其中，該第一鑄模化合物、該第二鑄模化合物、該第三鑄模化合物及該第四鑄模化合物為環氧樹脂鑄模化合物。
TW108119267A 2019-06-04 2019-06-04 封裝基板 TWI704658B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108119267A TWI704658B (zh) 2019-06-04 2019-06-04 封裝基板
CN202010432794.4A CN112038318B (zh) 2019-06-04 2020-05-20 封装基板
US16/885,069 US11646331B2 (en) 2019-06-04 2020-05-27 Package substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108119267A TWI704658B (zh) 2019-06-04 2019-06-04 封裝基板

Publications (2)

Publication Number Publication Date
TWI704658B TWI704658B (zh) 2020-09-11
TW202046472A true TW202046472A (zh) 2020-12-16

Family

ID=73579657

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108119267A TWI704658B (zh) 2019-06-04 2019-06-04 封裝基板

Country Status (3)

Country Link
US (1) US11646331B2 (zh)
CN (1) CN112038318B (zh)
TW (1) TWI704658B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017139258A (ja) * 2016-02-01 2017-08-10 ソニー株式会社 撮像素子パッケージ及び撮像装置
CN111866322A (zh) * 2019-04-30 2020-10-30 宁波舜宇光电信息有限公司 摄像模组及其感光组件、电子设备和制备方法
US11710945B2 (en) 2020-05-25 2023-07-25 Apple Inc. Projection of patterned and flood illumination
US11699715B1 (en) * 2020-09-06 2023-07-11 Apple Inc. Flip-chip mounting of optoelectronic chips
CN113471153B (zh) * 2021-06-30 2022-11-11 上海中航光电子有限公司 封装结构及封装方法、摄像头模组及电子设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807214B1 (ko) * 2005-02-14 2008-03-03 삼성전자주식회사 향상된 감도를 갖는 이미지 센서 및 그 제조 방법
TWI440153B (zh) * 2008-12-22 2014-06-01 Unimicron Technology Crop 封裝基板及其製法
TWI472007B (zh) * 2010-12-28 2015-02-01 Ind Tech Res Inst 內埋式電子元件之封裝結構
US8745860B2 (en) * 2011-03-11 2014-06-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board
US9082780B2 (en) * 2012-03-23 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a robust fan-out package including vertical interconnects and mechanical support layer
US9842798B2 (en) * 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
WO2014174931A1 (ja) * 2013-04-26 2014-10-30 株式会社村田製作所 電子部品、電子部品の製造方法、および、回路基板
JP5554868B1 (ja) * 2013-07-03 2014-07-23 太陽誘電株式会社 キャビティ付き基板の製造方法
US9241097B1 (en) * 2013-09-27 2016-01-19 Amazon Technologies, Inc. Camera module including image sensor die in molded cavity substrate
CN106033753B (zh) * 2015-03-12 2019-07-12 恒劲科技股份有限公司 封装模块及其基板结构
JP6373219B2 (ja) * 2015-03-31 2018-08-15 太陽誘電株式会社 部品内蔵基板および半導体モジュール
US9549468B1 (en) * 2015-07-13 2017-01-17 Advanced Semiconductor Engineering, Inc. Semiconductor substrate, semiconductor module and method for manufacturing the same
JP2018078274A (ja) * 2016-11-10 2018-05-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． イメージセンサー装置及びそれを含むイメージセンサーモジュール

Also Published As

Publication number Publication date
US11646331B2 (en) 2023-05-09
CN112038318A (zh) 2020-12-04
US20200388640A1 (en) 2020-12-10
TWI704658B (zh) 2020-09-11
CN112038318B (zh) 2022-09-06

Similar Documents

Publication Publication Date Title
TWI704658B (zh) 封裝基板
JP5326281B2 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
KR102472566B1 (ko) 반도체 패키지
JP3961537B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
US8232633B2 (en) Image sensor package with dual substrates and the method of the same
US7087989B2 (en) Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
US20110140286A1 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
WO2003044859A1 (fr) Module de circuit multipuce et procede de fabrication associe
JP2010262992A (ja) 半導体モジュールおよび携帯機器
US20100078813A1 (en) Semiconductor module and method for manufacturing the semiconductor module
US20100213605A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN111799283A (zh) 用于图像传感器封装的可控制的间隙高度
US20040124516A1 (en) Circuit device, circuit module, and method for manufacturing circuit device
US7101733B2 (en) Leadframe with a chip pad for two-sided stacking and method for manufacturing the same
JP2009272512A (ja) 半導体装置の製造方法
US8237258B2 (en) Semiconductor module including a semiconductor device, a device mounting board, and a protecting layer therebetween
TW201606964A (zh) 晶片封裝基板、晶片封裝結構及二者之製作方法
JP2007096337A (ja) 半導体搭載用配線基板、半導体パッケージ、及びその製造方法
TWI771712B (zh) 封裝基板及其製造方法
JP2009004813A (ja) 半導体搭載用配線基板
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
CN114695144A (zh) 板级系统级封装方法及封装结构
JP2003110945A (ja) カメラモジュール
TWI834888B (zh) 封裝基板
TWI720735B (zh) 封裝結構及其製造方法