JP6373219B2 - 部品内蔵基板および半導体モジュール - Google Patents
部品内蔵基板および半導体モジュール Download PDFInfo
- Publication number
- JP6373219B2 JP6373219B2 JP2015071280A JP2015071280A JP6373219B2 JP 6373219 B2 JP6373219 B2 JP 6373219B2 JP 2015071280 A JP2015071280 A JP 2015071280A JP 2015071280 A JP2015071280 A JP 2015071280A JP 6373219 B2 JP6373219 B2 JP 6373219B2
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- insulating layer
- electrode
- component
- core layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
Description
第2のビア孔に導電材が設けられ、前記第2絶縁層とコンタクト面が面一になって設けられた第2のビアと、前記第2のビアの上に厚みを有して設けられたパッド電極と、を有する部品内蔵基板により、解決するものである。
3電極E1とパッド50でビア43を挟んだ構造となるため、密着強度がアップする。
31:半導体素子
32、33:パッド電極
34:電子部品
36、37:第1絶縁層
38、39:第2絶縁層
40A:コア層
42:キャビティ
43、44:ビア
50:パッド電極
Claims (8)
- 金属のコア層と、
前記金属のコア層の一方の面に設けられた第1絶縁層と、
前記金属のコア層の他方の面に設けられた第2絶縁層と、
前記一方の面から開口され、底面には前記第2絶縁層が設けられたキャビティと、
前記第2絶縁層に設けられ、コア層の他方の面に到達する第1のビア孔と、
前記第2絶縁層に設けられ、前記キャビティに到達する第2のビア孔と、
前記第1絶縁層に設けられた第3のビア孔と、
前記第1のビア孔に導電材が設けられ、前記コア層と固着して電気的に接続された第1のビアと、
前記第2のビア孔に導電材を埋め込んで形成される前記コア層の側の面であって、前記第2絶縁層における前記コア層の側の面と同一面になる面を有する第2のビアと、
前記第3のビア孔に導電材が設けられた第3のビアと、
前記第2のビアの上に厚みを有して設けられたパッド電極と、
前記第1のビアと一体となって設けられる第1電極と、
前記第3のビアと一体となって設けられる第2電極と、
前記パッド電極と金属細線を介して接続される半導体素子が前記キャビティに収容された場合に、前記キャビティと前記半導体素子との間に空間を有するように、前記キャビティ内における前記コア層の内壁と、前記コア層と前記第2絶縁層との界面と、を覆う樹脂と、
を有する部品内蔵基板。 - 前記パッド電極は、前記第2のビアと一体で成り、前記第2のビアよりも大きく形成される請求項1に記載の部品内蔵基板。
- 前記第2のビアは、前記一方の面側に向かって、先細りのテーパー面を有する請求項2に記載の部品内蔵基板。
- 請求項1乃至請求項3のいずれかに記載の部品内蔵基板と、
前記半導体素子と、
を有する半導体モジュール。 - 前記第2のビアは、前記コア層の側の面に凹みを有する
ことを特徴とする請求項1に記載の部品内蔵基板。 - 一方の面から他方の面に渡り貫通して設けられたキャビティを有する金属のコア材を用意し、
前記キャビティの前記他方の面に固定シートを貼り合わせて、キャビティ部品を配置し、
前記キャビティを覆う樹脂を設け、
前記固定シートを取り除いた前記コア材の一方の面に第1絶縁層を介して第1電極を設け、前記コア材の他方の面に第2絶縁層を介して前記キャビティ部品にコンタクトする第2電極を設け、
前記キャビティに対応する前記一方の面から、前記キャビティ部品を取り除き、前記キャビティの底面に位置する前記第2電極のコンタクト面を露出させ、
前記第2絶縁層から前記一方の面に向かって突出するパッド電極を前記コンタクト面に設ける事を特徴とした部品内蔵基板の製造方法。 - 前記キャビティに半導体素子を設け、前記半導体素子の電極と前記パッド電極を金属細線で接続する請求項6に記載の部品内蔵基板の製造方法。
- 前記キャビティ内に露出する前記キャビティの側壁に、前記樹脂を残す請求項7に記載の部品内蔵基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015071280A JP6373219B2 (ja) | 2015-03-31 | 2015-03-31 | 部品内蔵基板および半導体モジュール |
US15/078,793 US10043726B2 (en) | 2015-03-31 | 2016-03-23 | Embedded component substrate with a metal core layer having an open cavity and pad electrodes at the bottom of the cavity |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015071280A JP6373219B2 (ja) | 2015-03-31 | 2015-03-31 | 部品内蔵基板および半導体モジュール |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016192475A JP2016192475A (ja) | 2016-11-10 |
JP2016192475A5 JP2016192475A5 (ja) | 2017-12-07 |
JP6373219B2 true JP6373219B2 (ja) | 2018-08-15 |
Family
ID=57016684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015071280A Expired - Fee Related JP6373219B2 (ja) | 2015-03-31 | 2015-03-31 | 部品内蔵基板および半導体モジュール |
Country Status (2)
Country | Link |
---|---|
US (1) | US10043726B2 (ja) |
JP (1) | JP6373219B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11355427B2 (en) * | 2016-07-01 | 2022-06-07 | Intel Corporation | Device, method and system for providing recessed interconnect structures of a substrate |
US11272619B2 (en) * | 2016-09-02 | 2022-03-08 | Intel Corporation | Apparatus with embedded fine line space in a cavity, and a method for forming the same |
WO2018110383A1 (ja) * | 2016-12-15 | 2018-06-21 | 株式会社村田製作所 | 電子モジュールおよび電子モジュールの製造方法 |
JP2018157089A (ja) * | 2017-03-17 | 2018-10-04 | イビデン株式会社 | プリント配線板およびその製造方法 |
KR20180110775A (ko) * | 2017-03-30 | 2018-10-11 | 삼성전기주식회사 | 전자 소자 모듈 및 그 제조 방법 |
JP2019067858A (ja) * | 2017-09-29 | 2019-04-25 | イビデン株式会社 | プリント配線板及びその製造方法 |
CN111341750B (zh) * | 2018-12-19 | 2024-03-01 | 奥特斯奥地利科技与系统技术有限公司 | 包括有导电基部结构的部件承载件及制造方法 |
US10939562B2 (en) | 2019-03-26 | 2021-03-02 | Taiyo Yuden Co., Ltd. | Multilayer board and manufacturing method of the same |
TWI704658B (zh) * | 2019-06-04 | 2020-09-11 | 恆勁科技股份有限公司 | 封裝基板 |
US10804205B1 (en) | 2019-08-22 | 2020-10-13 | Bridge Semiconductor Corp. | Interconnect substrate with stiffener and warp balancer and semiconductor assembly using the same |
JP7390846B2 (ja) * | 2019-10-09 | 2023-12-04 | 日本シイエムケイ株式会社 | リジッド・フレックス多層プリント配線板及びその製造方法 |
KR20220042705A (ko) * | 2020-09-28 | 2022-04-05 | 삼성전자주식회사 | 반도체 패키지 및 반도체 패키지의 제조 방법 |
CN115226299A (zh) * | 2021-04-20 | 2022-10-21 | 台达电子企业管理(上海)有限公司 | 载板及其适用的功率模块 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001251056A (ja) * | 2000-03-03 | 2001-09-14 | Sony Corp | プリント配線基板の製造方法 |
JP5034289B2 (ja) * | 2006-03-28 | 2012-09-26 | 大日本印刷株式会社 | 多層プリント配線板及びその製造方法 |
EP2109888A2 (en) * | 2007-01-17 | 2009-10-21 | Nxp B.V. | A system-in-package with through substrate via holes |
KR100802393B1 (ko) | 2007-02-15 | 2008-02-13 | 삼성전기주식회사 | 패키지 기판 및 그 제조방법 |
JP5324051B2 (ja) * | 2007-03-29 | 2013-10-23 | 新光電気工業株式会社 | 配線基板の製造方法及び半導体装置の製造方法及び配線基板 |
JP5144222B2 (ja) * | 2007-11-14 | 2013-02-13 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
WO2010038489A1 (ja) * | 2008-09-30 | 2010-04-08 | イビデン株式会社 | 電子部品内蔵配線板及びその製造方法 |
KR101230448B1 (ko) * | 2008-10-31 | 2013-02-06 | 다이요 유덴 가부시키가이샤 | 프린트 배선판 및 그 제조 방법 |
JP5460388B2 (ja) * | 2010-03-10 | 2014-04-02 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
JP5598054B2 (ja) * | 2010-03-30 | 2014-10-01 | 株式会社村田製作所 | フレキシブル基板及び該フレキシブル基板を備える回路モジュール |
JP5001395B2 (ja) * | 2010-03-31 | 2012-08-15 | イビデン株式会社 | 配線板及び配線板の製造方法 |
JP5851211B2 (ja) * | 2011-11-11 | 2016-02-03 | 新光電気工業株式会社 | 半導体パッケージ、半導体パッケージの製造方法及び半導体装置 |
JP5394560B2 (ja) * | 2012-11-27 | 2014-01-22 | 太陽誘電株式会社 | 複合多層基板およびそれを用いたモジュール |
JP2014170893A (ja) | 2013-03-05 | 2014-09-18 | Taiyo Yuden Co Ltd | カメラモジュール |
JP5639242B2 (ja) * | 2013-04-12 | 2014-12-10 | 太陽誘電株式会社 | 電子部品内蔵基板 |
JP6173781B2 (ja) * | 2013-06-10 | 2017-08-02 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
JP5554868B1 (ja) * | 2013-07-03 | 2014-07-23 | 太陽誘電株式会社 | キャビティ付き基板の製造方法 |
JP6303443B2 (ja) * | 2013-11-27 | 2018-04-04 | Tdk株式会社 | Ic内蔵基板の製造方法 |
US9549468B1 (en) * | 2015-07-13 | 2017-01-17 | Advanced Semiconductor Engineering, Inc. | Semiconductor substrate, semiconductor module and method for manufacturing the same |
-
2015
- 2015-03-31 JP JP2015071280A patent/JP6373219B2/ja not_active Expired - Fee Related
-
2016
- 2016-03-23 US US15/078,793 patent/US10043726B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20160293537A1 (en) | 2016-10-06 |
US10043726B2 (en) | 2018-08-07 |
JP2016192475A (ja) | 2016-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6373219B2 (ja) | 部品内蔵基板および半導体モジュール | |
JP2016192475A5 (ja) | ||
JP4503039B2 (ja) | 回路装置 | |
JP4361826B2 (ja) | 半導体装置 | |
JP5010737B2 (ja) | プリント配線板 | |
JP5524322B2 (ja) | 高密度コンタクトを有するリードレス集積回路パッケージ及びその製造方法 | |
JP4171499B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
US8132320B2 (en) | Circuit board process | |
US8017436B1 (en) | Thin substrate fabrication method and structure | |
US20090310323A1 (en) | Printed circuit board including electronic component embedded therein and method of manufacturing the same | |
JP2008300507A (ja) | 配線基板とその製造方法 | |
US7436680B2 (en) | Multi-chip build-up package of optoelectronic chip | |
JP2005209689A (ja) | 半導体装置及びその製造方法 | |
JPWO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
TWI461124B (zh) | 層疊封裝結構及其製作方法 | |
JP4498378B2 (ja) | 基板およびその製造方法、回路装置およびその製造方法 | |
JP2008300854A (ja) | 半導体装置及びその製造方法 | |
TWI498056B (zh) | 具有內埋元件的電路板、其製作方法及封裝結構 | |
TW201603665A (zh) | 印刷電路板、用以製造其之方法及具有其之層疊封裝 | |
TW201523798A (zh) | Ic載板、具有該ic載板的半導體器件及其製造方法 | |
JP2010109274A (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
US20160007463A1 (en) | Electronic device module and method of manufacturing the same | |
TWI381500B (zh) | 嵌埋半導體晶片之封裝基板及其製法 | |
JP2006339293A (ja) | 回路モジュール | |
KR100997880B1 (ko) | 칩 내장 기판의 패드와 기판을 접속 제조하는 방법 및 이를적용한 다기능 인쇄회로기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171026 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20171026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180619 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180717 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6373219 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |