JP5598054B2 - フレキシブル基板及び該フレキシブル基板を備える回路モジュール - Google Patents
フレキシブル基板及び該フレキシブル基板を備える回路モジュール Download PDFInfo
- Publication number
- JP5598054B2 JP5598054B2 JP2010076863A JP2010076863A JP5598054B2 JP 5598054 B2 JP5598054 B2 JP 5598054B2 JP 2010076863 A JP2010076863 A JP 2010076863A JP 2010076863 A JP2010076863 A JP 2010076863A JP 5598054 B2 JP5598054 B2 JP 5598054B2
- Authority
- JP
- Japan
- Prior art keywords
- pad electrode
- flexible substrate
- base material
- electronic component
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Description
図1は、本発明の実施の形態1に係る回路モジュールの構成を示す断面図である。図1に示す回路モジュール1は、フレキシブル基板2、可撓性を有する複数の基材21、21、21で構成されたフレキシブル基板2に実装する電子部品3を備えている。フレキシブル基板2は、可撓性を有する基材21が複数積層され、基材21の表面に所定のパターンの面内配線22が形成されている。つまり、面内配線22は、積層された基材21と基材21との間、フレキシブル基板2の表面を構成する基材21の表面に形成されている。また、フレキシブル基板2の表面を構成する基材21の表面には、所定のパターンのパッド電極23も形成されている。パッド電極23は、電子部品3からのワイヤ(配線)32と接続するとともに、基材21の表面に形成された面内配線22とも接続されている。異なる基材21の表面に形成された複数の面内配線22の間を電気的に接続するためのビア(第2ビア)24が基材21に埋め込まれている。ここで、基材21は、シート状の素材であり、例えばポリイミド等の熱硬化性樹脂や、液晶ポリマ、ポリエーテルエーテルケトン等の熱可塑性樹脂が用いられる。面内配線22やパッド電極23には、Cu箔等の金属導体が用いられている。ビア24には、Sn−Ag合金等の金属導体(金属焼結体)が用いられている。
図4は、本発明の実施の形態2に係るフレキシブル基板2のパッド電極23の構成を示す断面図である。なお、本発明の実施の形態2に係る回路モジュール1、及びフレキシブル基板2の構成は、図4で説明する構成以外、実施の形態1で説明した構成と同じであるため、同じ構成には同じ符号を付して詳細な説明は省略する。
図5は、本発明の実施の形態3に係るフレキシブル基板2のパッド電極23の構成を示す断面図である。なお、本発明の実施の形態3に係る回路モジュール1、及びフレキシブル基板2の構成は、図5で説明する構成以外、実施の形態1で説明した構成と同じであるため、同じ構成には同じ符号を付して詳細な説明は省略する。
図6は、本発明の実施の形態4に係るフレキシブル基板2のパッド電極23の構成を示す断面図である。なお、本発明の実施の形態4に係る回路モジュール1、及びフレキシブル基板2の構成は、図6で説明する構成以外、実施の形態1で説明した構成と同じであるため、同じ構成には同じ符号を付して詳細な説明は省略する。
図7は、本発明の実施の形態5に係るフレキシブル基板2のパッド電極23の構成を示す断面図である。なお、本発明の実施の形態5に係る回路モジュール1、及びフレキシブル基板2の構成は、図7で説明する構成以外、実施の形態1で説明した構成と同じであるため、同じ構成には同じ符号を付して詳細な説明は省略する。
図8は、本発明の実施の形態6に係る回路モジュール1の構成を示す断面図である。なお、本発明の実施の形態6に係る回路モジュール1、及びフレキシブル基板2の構成は、電子部品3をフレキシブル基板2に実装する構成以外、実施の形態1で説明した構成と同じであるため、同じ構成には同じ符号を付して詳細な説明は省略する。
図9は、本発明の実施の形態7に係るフレキシブル基板2のパッド電極23の構成を示す断面図である。図10は、本発明の実施の形態7に係るフレキシブル基板2のパッド電極23の構成を示す平面図である。なお、本発明の実施の形態7に係る回路モジュール1、及びフレキシブル基板2の構成は、図9及び図10で説明する構成以外、実施の形態1で説明した構成と同じであるため、同じ構成には同じ符号を付して詳細な説明は省略する。
2 フレキシブル基板
21 基材
22 面内配線
23 パッド電極
3 電子部品
24 ビア(第2ビア)
25、41、51、52、61、71、91 ビア(第1ビア)
32 ワイヤ
72 ダミー配線
81 バンプ
103 キャピラリ
Claims (10)
- 可撓性を有する基材と、
該基材の表面に設けられ、電子部品からの配線に振動を加えて接続するパッド電極と、
前記基材に埋め込まれ、前記パッド電極と接合する第1ビアと
を備え、
前記第1ビアは、前記基材に比べて剛性の高い材料で形成してあり、
前記第1ビアの一端側は、前記パッド電極に接続されており、
前記第1ビアの他端側は、他の回路配線には電気的に接続されておらず、前記基材に面しており、
前記第1ビアの他端側の面の面積は、前記第1ビアの一端側の面の面積よりも大きいことを特徴とするフレキシブル基板。 - 前記パッド電極と接合する前記第1ビアの接合部分と、前記電子部品からの配線を接続する前記パッド電極の接合部分とは、前記パッド電極を挟んで対向することを特徴とする請求項1に記載のフレキシブル基板。
- 前記パッド電極と接合する前記第1ビアは、複数であることを特徴とする請求項1又は請求項2に記載のフレキシブル基板。
- 前記第1ビアは、一端側の面の面積が、他端側の面の面積より小さいテーパ形状であることを特徴とする請求項1乃至請求項3のいずれか一項に記載のフレキシブル基板。
- 前記第1ビアは、絶縁材料であることを特徴とする請求項1乃至4のいずれか一項に記載のフレキシブル基板。
- 複数の前記基材が積層され、
複数の前記基材のそれぞれに埋め込まれた前記第1ビアが互いに接合することを特徴とする請求項1乃至請求項5のいずれか一項に記載のフレキシブル基板。 - 前記第1ビアは、前記基材に設けてある面内配線の間を電気的に接続するための第2ビアと同じ材料で形成してあることを特徴とする請求項1乃至請求項6のいずれか一項に記載のフレキシブル基板。
- 前記第1ビアの凸部と、前記パッド電極の凹部とを嵌合して前記第1ビアと前記パッド電極とを接合することを特徴とする請求項1乃至請求項7のいずれか一項に記載のフレキシブル基板。
- 複数の前記基材が積層され、
前記第1ビアは、前記基材と前記基材との間に形成される面内配線のうち、別の面内配線と電気的に接続していない配線と接合することを特徴とする請求項1乃至請求項8のいずれか一項に記載のフレキシブル基板。 - 電子部品と、
可撓性を有する基材と、該基材の表面に設けられ、前記電子部品からの配線に振動を加えて接続するパッド電極と、前記基材に埋め込まれ、前記パッド電極と接合する第1ビアとを有するフレキシブル基板と
を備え、
前記第1ビアは、前記基材に比べて剛性の高い材料で形成してあり、
前記第1ビアの一端側は、前記パッド電極に接続されており、
前記第1ビアの他端側は、他の回路配線には電気的に接続されておらず、前記基材に面しており、
前記第1ビアの他端側の面の面積は、前記第1ビアの一端側の面の面積よりも大きいことを特徴とする回路モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010076863A JP5598054B2 (ja) | 2010-03-30 | 2010-03-30 | フレキシブル基板及び該フレキシブル基板を備える回路モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010076863A JP5598054B2 (ja) | 2010-03-30 | 2010-03-30 | フレキシブル基板及び該フレキシブル基板を備える回路モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011210930A JP2011210930A (ja) | 2011-10-20 |
JP5598054B2 true JP5598054B2 (ja) | 2014-10-01 |
Family
ID=44941682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010076863A Active JP5598054B2 (ja) | 2010-03-30 | 2010-03-30 | フレキシブル基板及び該フレキシブル基板を備える回路モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5598054B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012009560A (ja) * | 2010-06-23 | 2012-01-12 | Fujikura Ltd | フレキシブル多層配線板、フレキシブル半導体装置及びフレキシブル多層配線板の製造方法 |
US9276023B2 (en) * | 2011-11-30 | 2016-03-01 | Kyocera Corporation | Image pickup element housing package, and image pickup device |
JP6373219B2 (ja) | 2015-03-31 | 2018-08-15 | 太陽誘電株式会社 | 部品内蔵基板および半導体モジュール |
JP2017174997A (ja) * | 2016-03-24 | 2017-09-28 | 株式会社村田製作所 | 多層基板、および、多層基板の製造方法 |
WO2019044274A1 (ja) * | 2017-08-30 | 2019-03-07 | 株式会社村田製作所 | アンテナモジュール |
JP7411354B2 (ja) * | 2019-08-30 | 2024-01-11 | イビデン株式会社 | プリント配線板およびその製造方法 |
CN117641722A (zh) * | 2022-08-19 | 2024-03-01 | 长鑫存储技术有限公司 | 半导体封装基板及其制造方法、半导体封装结构 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10233413A (ja) * | 1997-02-21 | 1998-09-02 | Nec Kansai Ltd | 半導体装置およびその製造方法並びに配線基板 |
JP2004221388A (ja) * | 2003-01-16 | 2004-08-05 | Murata Mfg Co Ltd | 電子部品搭載用多層基板及びその製造方法 |
JP2005251780A (ja) * | 2004-03-01 | 2005-09-15 | Matsushita Electric Ind Co Ltd | 半導体回路部品およびその製造方法 |
JP2006013118A (ja) * | 2004-06-25 | 2006-01-12 | Shinko Electric Ind Co Ltd | 可撓性回路基板及びその製造方法 |
JP5041593B2 (ja) * | 2007-08-28 | 2012-10-03 | シチズン電子株式会社 | チップ型半導体装置の製造方法 |
JP5181702B2 (ja) * | 2008-02-06 | 2013-04-10 | 株式会社村田製作所 | 配線基板の製造方法 |
JP5152506B2 (ja) * | 2008-07-09 | 2013-02-27 | 日立電線株式会社 | 半導体装置用tabテープキャリア |
-
2010
- 2010-03-30 JP JP2010076863A patent/JP5598054B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011210930A (ja) | 2011-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5598054B2 (ja) | フレキシブル基板及び該フレキシブル基板を備える回路モジュール | |
JP4409455B2 (ja) | 半導体装置の製造方法 | |
US8786103B2 (en) | Stacked chips package having feed-through electrode connecting the first and second semiconductor components via an adhesive layer | |
JP5367523B2 (ja) | 配線基板及び配線基板の製造方法 | |
WO2006109383A1 (ja) | 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板 | |
KR20150053579A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
JP2010251367A (ja) | 半導体装置及びその製造方法、並びに電子装置 | |
JP2009141169A (ja) | 半導体装置 | |
JP2003218264A (ja) | 半導体装置用多層回路基板及びその製造方法並びに半導体装置 | |
JP2009004447A (ja) | プリント回路板、電子機器、および半導体パッケージ | |
WO2016199437A1 (ja) | 半導体装置 | |
WO2011043102A1 (ja) | 回路基板 | |
JP2004128356A (ja) | 半導体装置 | |
WO2017065028A1 (ja) | 樹脂基板、部品実装樹脂基板、および、部品実装樹脂基板の製造方法 | |
TWI624924B (zh) | 具有嵌埋式元件及加強層之線路板及其製法 | |
CN108305864B (zh) | 端子 | |
JP2008041801A (ja) | 半導体装置 | |
JP4654971B2 (ja) | 積層型半導体装置 | |
JP2004363319A (ja) | 実装基板及び半導体装置 | |
JP4310631B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
JP2011066122A (ja) | 回路基板 | |
JP2008311508A (ja) | 電子部品パッケージおよびその製造方法 | |
JP2017034109A (ja) | プリント配線板および半導体パッケージ | |
JP5482400B2 (ja) | 半導体装置の製造方法 | |
JP4619104B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20140715 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140728 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5598054 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |