JP2010251367A - 半導体装置及びその製造方法、並びに電子装置 - Google Patents

半導体装置及びその製造方法、並びに電子装置 Download PDF

Info

Publication number
JP2010251367A
JP2010251367A JP2009096024A JP2009096024A JP2010251367A JP 2010251367 A JP2010251367 A JP 2010251367A JP 2009096024 A JP2009096024 A JP 2009096024A JP 2009096024 A JP2009096024 A JP 2009096024A JP 2010251367 A JP2010251367 A JP 2010251367A
Authority
JP
Japan
Prior art keywords
electronic component
electrode
connection
reinforcing plate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009096024A
Other languages
English (en)
Other versions
JP2010251367A5 (ja
JP5372579B2 (ja
Inventor
Kenta Uchiyama
健太 内山
Akihiko Tateiwa
昭彦 立岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009096024A priority Critical patent/JP5372579B2/ja
Priority to US12/748,545 priority patent/US8169072B2/en
Publication of JP2010251367A publication Critical patent/JP2010251367A/ja
Publication of JP2010251367A5 publication Critical patent/JP2010251367A5/ja
Application granted granted Critical
Publication of JP5372579B2 publication Critical patent/JP5372579B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】本発明は、補強板を備えた半導体装置上に他の半導体装置を積み重ねて、半導体装置と他の半導体装置とを電気的に接続して、実装密度を向上させることのできる半導体装置及びその製造方法、並びに電子装置を提供することを課題とする。
【解決手段】電子部品１７，１８が収容された電子部品収容部３４の周囲に位置する部分の補強板本体３３を貫通する貫通孔３５，３６を形成し、貫通孔３５，３６に電子部品１７，１８及び多層配線構造体２７と電気的に接続される貫通電極２１，２２を設ける。
【選択図】図２

Description

本発明は、半導体装置及びその製造方法、並びに電子装置に係り、特に、電子部品と、電子部品を収容する電子部品収容部を有した補強板と、電子部品と電気的に接続される多層配線構造体と、を備えた半導体装置及びその製造方法、並びに電子装置に関する。
従来の半導体装置には、電子部品に設けられた電極パッドと多層配線構造体に設けられた配線パターンとを直接接続することで、厚さ方向のサイズの小型化を図った半導体装置がある。このような半導体装置には、電子部品を収容するための電子部品収容部を有した補強板を設けることにより、半導体装置の強度を補強したものがある（図１参照）。
図１は、従来の半導体装置の断面図である。
図１を参照するに、従来の半導体装置２００は、補強板２０１と、電子部品２０２と、封止樹脂２０３と、多層配線構造体２０５と、外部接続端子２０６とを有する。
補強板２０１は、多層配線構造体２０５が形成される多層配線構造体形成面２０１Ａと、電子部品２０２を収容する電子部品収容部２１１とを有する。補強板２０１は、半導体装置２００の強度を確保するための部材である。補強板２０１の材料としては、例えば、金属材料を用いることができる。
電子部品２０２は、補強板２０１と略等しい厚さとされている。電子部品２０２は、電極パッド形成面２０２Ａと、接続面２１３Ａを有する電極パッド２１３とを有する。電子部品２０２は、多層配線構造体形成面２０１Ａに対して電極パッド形成面２０２Ａ及び接続面２１３Ａが略面一となるように、電子部品収容部２１１に収容されている。
封止樹脂２０３は、電子部品収容部２１１に設けられている。これにより、封止樹脂２０３は、電子部品２０２の側面を封止している。封止樹脂２０３の下面２０３Ａは、多層配線構造体形成面２０１Ａに対して略面一となるように構成されている。
多層配線構造体２０５は、積層体２１５と、配線パターン２１６と、ソルダーレジスト層２１７とを有する。積層体２１５は、絶縁層２２１，２２２が積層された構成とされている。絶縁層２２１は、多層配線構造体形成面２０１Ａ、電極パッド形成面２０２Ａ、接続面２１３Ａ、及び封止樹脂２０３の下面２０３Ａに設けられている。絶縁層２２２は、多層配線構造体形成面２０１Ａと接触する面とは反対側に位置する絶縁層２２１の面に設けられている。
配線パターン２１６は、積層体２１５に内設されている。配線パターン２１６は、第１の接続面２１６Ａと、第２の接続面２１６Ｂとを有する。第１の接続面２１６Ａは、絶縁層２２１から露出され、電極パッド２１３の接続面２１３Ａと直接接続されている。第２の接続面２１６Ｂは、ソルダーレジスト層２１７から露出されており、外部接続端子２０６が配設されている。これにより、配線パターン２１６は、電子部品２０２と外部接続端子２０６とを電気的に接続している。
ソルダーレジスト層２１７は、絶縁層２２１と接触する面とは反対側に位置する絶縁層２２２の面に設けられている。ソルダーレジスト層２１７は、第２の接続面２１６Ｂを露出する開口部２１７Ａを有する。
外部接続端子２０６は、第２の接続面２１６Ｂに設けられている。外部接続端子２０６は、半導体装置２００をマザーボード等の実装基板（図示せず）に実装する際、実装基板と接続される端子である（例えば、特許文献１参照。）。
国際公開第０２／３３７５１号パンフレット
しかしながら、従来の半導体装置２００では、半導体装置２００の強度を補強することは可能であるが、半導体装置２００上に他の半導体装置を積み重ねて、半導体装置２００と他の半導体装置とを電気的に接続することができない（言い換えれば、高密度実装を行うことができない）という問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、補強板を備えた半導体装置上に他の半導体装置を積み重ねて、半導体装置と他の半導体装置とを電気的に接続して、実装密度を向上させることのできる半導体装置及びその製造方法、並びに電子装置を提供することを目的とする。
本発明の一観点によれば、接続面を有する電極パッド、該電極パッドが形成される電極パッド形成面、及び該電極パッド形成面の反対側に位置する背面を有する電子部品と、前記電子部品と略等しい厚さとされ、多層配線構造体形成面を有する補強板本体と、該補強板本体を貫通すると共に、前記多層配線構造体形成面に対して前記電極パッドの接続面が略面一となるように前記電子部品を収容する電子部品収容部と、該電子部品収容部の周囲に位置する部分の前記補強板本体を貫通する貫通孔とを有する補強板と、前記貫通孔との間に隙間を介在させた状態で配置され、前記多層配線構造体形成面及び前記接続面に対して略面一とされた第１の接続面と、該第１の接続面の反対側に配置された第２の接続面とを有する貫通電極と、絶縁性を有し、前記第１及び第２の接続面を露出させた状態で前記貫通孔と前記貫通電極との隙間を充填すると共に、前記多層配線構造体形成面、前記接続面、及び前記第１の接続面に対して略面一とされた第１の面を有する第１の封止樹脂と、前記電極パッドの接続面を露出した状態で、前記電子部品収容部に収容された前記電子部品の側面を封止すると共に、前記多層配線構造体形成面及び前記接続面に対して略面一とされた第１の面を有する第２の封止樹脂と、同一平面上に配置された前記多層配線構造体形成面、前記接続面、前記第１の封止樹脂の第１の面、前記第１の接続面、及び第２の封止樹脂の第１の面に設けられ、複数の絶縁層が積層された構成とされた積層体と、前記多層配線構造体形成面と接触する面とは反対側に位置する前記積層体の面に設けられた外部接続用パッドと、前記積層体に内設され、前記電極パッドと直接接続されると共に、前記貫通電極の第１の接続面及び前記外部接続用パッドと電気的に接続された配線パターンとを有する多層配線構造体と、を備えたことを特徴とする半導体装置が提供される。
本発明によれば、電子部品と略等しい厚さとされ、多層配線構造体形成面を有する補強板本体、多層配線構造体形成面に対して電極パッドの接続面が略面一となるように電子部品を収容する電子部品収容部、及び電子部品収容部の周囲に位置する部分の補強板本体を貫通する貫通孔を有する補強板と、貫通孔との間に隙間を介在させた状態で配置され、多層配線構造体形成面及び接続面に対して略面一とされた第１の接続面、及び第１の接続面の反対側に配置された第２の接続面とを有する貫通電極と、絶縁性を有し、第１及び第２の接続面を露出させた状態で貫通孔と貫通電極との隙間を充填する第１の封止樹脂と、積層体に内設され、電極パッドと直接接続されると共に、貫通電極の第１の接続面及び外部接続用パッドと電気的に接続された配線パターンと、を設けることにより、補強板を備えた半導体装置上に他の半導体装置を積み重ねて、貫通電極の第２の接続面と他の半導体装置とを電気的に接続することが可能となるため、実装密度を向上させることができる。
本発明の他の観点によれば、接続面を有する電極パッド、該電極パッドが形成される電極パッド形成面、及び該電極パッド形成面の反対側に位置する背面を有する電子部品を準備する電子部品準備工程と、板状とされており、前記電子部品と略等しい厚さとされ、多層配線構造体形成面を有する補強板本体を準備し、その後、前記補強板本体に、該補強板本体を貫通すると共に、前記電子部品を収容可能な大きさとされた電子部品収容部と、該電子部品収容部の周囲に位置する部分の前記補強板本体を貫通する貫通孔とを形成することにより、前記補強板本体、前記電子部品収容部、及び前記貫通孔を備えた補強板を形成する補強板形成工程と、板状とされた支持部と、導電材料により構成され、前記貫通孔と対向する部分の前記支持部の第１の面から突出し、突出した端部に平坦な上端面を有し、高さが前記補強板本体の厚さの値と略等しく、前記貫通孔よりも小さい直径とされた突出部と、を備えた貫通電極形成用支持部材を形成する貫通電極形成用支持部材形成工程と、前記貫通孔と前記突出部の周囲との間に隙間が形成されるように、前記貫通孔に前記突出部を挿入して、前記貫通電極形成用支持部材上に前記補強板を載置する補強板載置工程と、前記突出部の上端面を露出した状態で、前記貫通孔と前記突出部の周囲との隙間を絶縁樹脂で充填することで、前記多層配線構造体形成面に対して略面一とされた第１の面を有する第１の封止樹脂を形成する第１の封止樹脂形成工程と、前記突出部の下端面が前記第１の封止樹脂の第１の面に対して略面一となるように、前記支持部を除去することにより、前記貫通孔に前記突出部を母材とする貫通電極を形成する貫通電極形成工程と、板状とされた支持体の面に接着層を形成する接着層形成工程と、前記支持体の面と接触する第１の面とは反対側に位置する前記接着層の第２の面と前記貫通電極の下端面、前記多層配線構造体形成面、及び前記第１の封止樹脂の第１の面とが接触するように、前記接着層を介して、前記支持体に前記貫通電極及び前記第１の封止樹脂が形成された前記補強板を接着する補強板接着工程と、前記電子部品収容部により露出された部分の前記接着層の第２の面と前記電極パッドの接続面とが接触するように前記電子部品を接着させることで、前記電子部品収容部に前記電子部品を収容する電子部品収容工程と、前記電子部品が収容された前記電子部品収容部に、前記電子部品の側面を封止すると共に、前記多層配線構造体形成面に対して略面一とされた第１の面を有する第２の封止樹脂を形成する第２の封止樹脂形成工程と、前記第２の封止樹脂形成工程後に、前記支持体及び前記接着層を除去する支持体及び接着層除去工程と、前記支持体及び接着層除去工程後に、同一平面上に配置された前記多層配線構造体形成面、前記電極パッドの接続面、前記第１の封止樹脂の第１の面、前記貫通電極の下端面、及び前記第２の封止樹脂の第１の面に、複数の絶縁層が積層された構成とされた積層体と、前記多層配線構造体形成面と接触する面とは反対側に位置する前記積層体の面に設けられた外部接続用パッドと、前記積層体に内設され、前記電極パッドと直接接続されると共に、前記貫通電極の下端面及び前記外部接続用パッドと電気的に接続された配線パターンとを有する多層配線構造体を形成する多層配線構造体形成工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、電子部品と略等しい厚さとされ、多層配線構造体形成面を有する補強板本体を準備し、その後、補強板本体に、補強板本体を貫通すると共に、電子部品を収容可能な大きさとされた電子部品収容部と、電子部品収容部の周囲に位置する部分の補強板本体を貫通する貫通孔とを形成することにより、補強板本体、電子部品収容部、及び貫通孔を備えた補強板を形成し、次いで、板状とされた支持部と、導電材料により構成され、貫通孔と対向する部分の支持部の第１の面から突出し、突出した端部に平坦な上端面を有し、高さが補強板本体の厚さの値と略等しく、貫通孔よりも小さい直径とされた突出部と、を備えた貫通電極形成用支持部材を形成し、次いで、貫通孔と突出部の周囲との間に隙間が形成されるように、貫通孔に突出部を挿入して、貫通電極形成用支持部材上に補強板を載置し、次いで、突出部の上端面を露出した状態で、貫通孔と突出部の周囲との隙間を絶縁樹脂で充填して第１の封止樹脂を形成し、次いで、突出部の下端面が第１の封止樹脂の第１の面に対して略面一となるように支持部を除去することにより、貫通孔に突出部を母材とする貫通電極を形成し、次いで、板状とされた支持体の面に接着層を形成し、次いで、支持体の面と接触する第１の面とは反対側に位置する接着層の第２の面と貫通電極の下端面、多層配線構造体形成面、及び第１の封止樹脂の第１の面とが接触するように、接着層を介して、支持体に貫通電極及び第１の封止樹脂が形成された補強板を接着し、次いで、電子部品収容部により露出された部分の接着層の第２の面と電極パッドの接続面とが接触するように電子部品を接着させることで、電子部品収容部に電子部品を収容し、次いで、電子部品が収容された電子部品収容部に、電子部品の側面を封止すると共に、多層配線構造体形成面に対して略面一とされた第１の面を有する第２の封止樹脂を形成し、次いで、支持体及び接着層を除去し、その後、同一平面上に配置された多層配線構造体形成面、電極パッドの接続面、第１の封止樹脂の第１の面、貫通電極の下端面、及び第２の封止樹脂の第１の面に、複数の絶縁層が積層された構成とされた積層体、外部接続用パッド、及び積層体に内設され、電極パッドと直接接続されると共に、貫通電極の下端面及び外部接続用パッドと電気的に接続された配線パターンを備えた多層配線構造体を形成することにより、補強板を備えた半導体装置上に他の半導体装置を積み重ねて、貫通電極の上端面と他の半導体装置とを電気的に接続することが可能となるため、実装密度を向上させることができる。
本発明によれば、補強板を備えた半導体装置上に他の半導体装置を積み重ねて、半導体装置と他の半導体装置とを電気的に接続して、実装密度を向上させることができる。
従来の半導体装置の断面図である。 本発明の実施の形態に係る電子装置の断面図である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１２）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１３）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１４）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１５）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１６）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１７）である。
以下、図面に基づいて本発明の実施の形態について説明する。
（実施の形態）
図２は、本発明の実施の形態に係る電子装置の断面図である。
図２を参照するに、本実施の形態の電子装置１０は、半導体装置１１と、半導体装置１１の上方に配置され、半導体装置１１と電気的に接続された他の半導体装置である半導体装置１２と、内部接続端子１３とを有する。
半導体装置１１は、補強板１５と、電子部品１７，１８と、貫通電極２１，２２と、第１の封止樹脂２４と、第２の封止樹脂２５と、多層配線構造体２７と、外部接続端子２８とを有する。
補強板１５は、補強板本体３３と、電子部品収容部３４と、貫通孔３５，３６とを有する。補強板本体３３は、板状とされている。補強板本体３３は、多層配線構造体２７が形成される多層配線構造体形成面３３Ａと、多層配線構造体形成面３３Ａの反対側に配置され、半導体装置１２と対向する面３３Ｂとを有する。
補強板本体３３は、剛性の高い第１の金属材料により構成されている。具体的には、第１の金属材料としては、例えば、Ｃｕ、４２アロイ等を用いることができる。補強板本体３３は、電子部品１７，１８と略等しい厚さとされている。補強板本体３３の厚さは、例えば、２００μｍとすることができる。
電子部品収容部３４は、補強板本体３３を貫通するように形成されている。電子部品収容部３４は、電子部品１７，１８を収容可能な大きさとされている。電子部品１７，１８の面方向のサイズが５ｍｍ×９ｍｍの場合、電子部品収容部３４の面方向のサイズは、例えば、１１ｍｍ×３０ｍｍとすることができる。
貫通孔３５，３６は、電子部品収容部３４の周囲に位置する部分の補強板本体３３を貫通するように形成されている。貫通孔３５，３６の直径は、貫通電極２１，２２の直径よりも大きくなるように構成されている。貫通孔３５，３６の直径は、例えば、２００μｍとすることができる。
上記構成とされた補強板１５は、半導体装置１１の強度を補強するための部材である。
電子部品１７は、接続面４１Ａ，４２Ａを備えた電極パッド４１，４２と、電極パッド４１，４２が形成された電極パッド形成面１７Ａと、電極パッド形成面１７Ａの反対側に配置された背面１７Ｂとを有する。
電子部品１７は、多層配線構造体形成面３３Ａに対して接続面４１Ａ，４２Ａが略面一となるように、電子部品収容部３４に収容されている。電子部品１７の厚さは、補強板本体３３の厚さと略等しい。これにより、電子部品 １７の背面１７Ｂは、補強板本体３３の面３３Ｂに対して略面一となるように配置されている。電子部品１７の厚さは、例えば、２００μｍとすることができる。
電子部品１８は、接続面４３Ａ，４４Ａを備えた電極パッド４３，４４と、電極パッド４３，４４が形成された電極パッド形成面１８Ａと、電極パッド形成面１８Ａの反対側に配置された背面１８Ｂとを有する。
電子部品１８は、多層配線構造体形成面３３Ａに対して接続面４３Ａ，４４Ａが略面一となるように、電子部品収容部３４に収容されている。電子部品１８の厚さは、補強板本体３３の厚さと略等しい。これにより、電子部品 １８の背面１８Ｂは、補強板本体３３の面３３Ｂに対して略面一となるように配置されている。電子部品１８の厚さは、例えば、２００μｍとすることができる。
上記説明した電子部品１７，１８としては、例えば、半導体チップを用いることができる。具体的には、電子部品１７，１８としてＣＰＵ（Central Processing Unit）用の半導体チップを用いる場合や、電子部品１７，１８のどちらか一方にＣＰＵ（Central Processing Unit）用の半導体チップを用い、他方にメモリ用の半導体チップを用いる場合や、電子部品１７，１８のどちらか一方にＣＰＵ（Central Processing Unit）用の半導体チップを用い、他方にＧＰＵ（Graphics Processing Unit）用の半導体チップを用いる場合がある。
貫通電極２１は、貫通孔３５との間に隙間を介在させた状態で貫通孔３５に設けられている。貫通電極２１は、円形状とされている。貫通電極２１は、第１の接続面２１Ａ（貫通電極２１の下端面）と、第２の接続面２１Ｂ（貫通電極２１の上端面）とを有する。第１の接続面２１Ａは、多層配線構造体形成面３３Ａに対して略面一になるように配置されている。第１の接続面２１Ａは、多層配線構造体２７に設けられた後述する配線パターン５１を介して、電子部品１７及び外部接続用パッド４７と電気的に接続されている。
貫通電極２１の高さは、補強基板本体３３の厚さの値と略等しい。このように、貫通電極２１の高さを補強基板本体３３の厚さの値と略等しくすることにより、補強基板本体３３の面３３Ｂに対して略面一となるように第２の接続面２１Ｂを配置することができる。第２の接続面２１Ｂは、内部接続端子１３を介して、半導体装置１２と電気的に接続されている。貫通電極２１の高さは、例えば、２００μｍとすることができる。貫通孔３５の直径が２００μｍの場合、貫通電極２１の直径は、例えば、１００μｍとすることができる。貫通電極２１は、補強板本体３３を構成する第１の金属材料とは異なる第２の金属材料により構成されている。第２の金属材料としては、例えば、Ｃｕ板を用いることができる。
貫通電極２２は、貫通孔３６との間に隙間を介在させた状態で貫通孔３６に設けられている。貫通電極２２は、円形状とされている。貫通電極２２は、第１の接続面２２Ａ（貫通電極２２の下端面）と、第２の接続面２２Ｂ（貫通電極２２の上端面）とを有する。第１の接続面２２Ａは、多層配線構造体形成面３３Ａに対して略面一になるように配置されている。第１の接続面２２Ａは、多層配線構造体２７に設けられた後述する配線パターン５３を介して、電子部品１８及び外部接続用パッド４８と電気的に接続されている。
貫通電極２２の高さは、補強基板本体３３の厚さの値と略等しい。このように、貫通電極２２の高さを補強基板本体３３の厚さの値と略等しくすることにより、補強基板本体３３の面３３Ｂに対して略面一となるように第２の接続面２２Ｂを配置することができる。第２の接続面２２Ｂは、内部接続端子１３を介して、半導体装置１２と電気的に接続されている。貫通電極２２の材料としては、例えば、Ｃｕ板を用いることができる。貫通電極２２の高さは、例えば、２００μｍとすることができる。貫通孔３６の直径が２００μｍの場合、貫通電極２２の直径は、例えば、１００μｍとすることができる。貫通電極２２は、補強板本体３３を構成する第１の金属材料とは異なる第２の金属材料により構成されている。第２の金属材料としては、例えば、Ｃｕ板を用いることができる。
このように、電子部品収容部３４の周囲に位置する部分の補強板本体３３を貫通する貫通孔３５，３６を形成し、貫通孔３５，３６に電子部品１７，１８及び多層配線構造体２７と電気的に接続された貫通電極２１，２２を設けることにより、補強板１５を備えた半導体装置１１上に半導体装置１２を積み重ね、貫通電極２１，２２の第２の接続面２１Ｂ，２２Ｂに接続された内部接続端子１３を介して、半導体装置１１と半導体装置１２とを電気的に接続することが可能となるので、実装密度を向上させることができる。
なお、貫通電極２１，２２の第２の接続面２１Ｂ，２２Ｂに、保護層（例えば、第２の接続面２１Ｂ，２２Ｂに、Ｎｉめっき層と、Ａｕめっき層とを順次積層させたＮｉ／Ａｕ積層膜）を設けてもよい。
第１の封止樹脂２４は、絶縁性を有した樹脂により構成されている。第１の封止樹脂２４は、貫通電極２１，２２の第１及び第２の接続面２１Ａ，２２Ａ，２１Ｂ，２２Ｂを露出した状態で、貫通電極２１，２２と貫通孔３５，３６との隙間を充填している。
第１の封止樹脂２４は、補強板本体３３と略等しい厚さとされており、平坦な面２４Ａ（第１の面）と、面２４Ａの反対側に配置された平坦な面２４Ｂとを有する。第１の封止樹脂２４の面２４Ａは、貫通電極２１，２２の第１の接続面２１Ａ，２２Ａ及び多層配線構造体形成面３３Ａに対して略面一となるように配置されている。第１の封止樹脂２４の面２４Ｂは、貫通電極２１，２２の第２の接続面２１Ｂ，２２Ｂ及び補強板本体３３の面３３Ｂに対して略面一となるように配置されている。第１の封止樹脂２４の厚さは、例えば、２００μｍとすることができる。第１の封止樹脂２４の材料としては、例えば、エポキシ樹脂を用いることができる。
このように、貫通電極２１，２２と貫通孔３５，３６に対応する部分の補強板本体３３との間に絶縁性を有した第１の封止樹脂２４を設けることにより、貫通電極２１，２２と第１の金属材料により構成された補強板本体３３との間を絶縁することができる。
第２の封止樹脂２５は、電子部品１７，１８が収容された電子部品収容部３４を充填している。第２の封止樹脂２５は、電極パッド４１〜４４の接続面４１Ａ，４２Ａ，４３Ａ，４４Ａ及び電子部品１７，１８の背面１７Ｂ，１８Ｂを露出させた状態で、電子部品１７，１８の側面及び電極パッド形成面１７Ａ，１８Ａを封止している。第２の封止樹脂２５は、補強板本体３３と略等しい厚さとされている。第２の封止樹脂２５は、平坦な面２５Ａ（第１の面）と、面２５Ａの反対側に配置された平坦な面２５Ｂとを有する。第２の封止樹脂２５の面２５Ａは、電極パッド４１〜４４の接続面４１Ａ，４２Ａ，４３Ａ，４４Ａ及び多層配線構造体形成面３３Ａに対して略面一となるように配置されている。第２の封止樹脂２５の面２５Ｂは、電子部品１７，１８の背面１７Ｂ，１８Ｂ及び補強板本体３３の面３３Ｂに対して略面一となるように配置されている。第２の封止樹脂２５の厚さは、例えば、２００μｍとすることができる。第２の封止樹脂２５の材料としては、例えば、エポキシ樹脂を用いることができる。
上記説明したように、電子部品１７，１８の背面１７Ｂ，１８Ｂ、貫通電極２１，２２の第２の接続面２１Ｂ，２２Ｂ、第１の封止樹脂２４の面２４Ｂ、及び第２の封止樹脂２５の面２５Ｂは、同一平面上に配置されている。
このように、電子部品１７，１８の背面１７Ｂ，１８Ｂ、貫通電極２１，２２の第２の接続面２１Ｂ，２２Ｂ、第１の封止樹脂２４の面２４Ｂ、及び第２の封止樹脂２５の面２５Ｂを、同一平面上に配置することにより、半導体装置１２と対向する側の半導体装置１１の面が平坦な面となるため、半導体装置１１と半導体装置１２とを電気的に接続する内部接続端子１３の直径を小さくすることが可能となるため、電子装置１０の厚さ方向のサイズを小型化することができる。
多層配線構造体２７は、積層体４６と、外部接続用パッド４７〜４９と、配線パターン５１〜５３と、ソルダーレジスト層５５とを有する。
積層体４６は、絶縁層６１〜６３が積層された構成とされている。絶縁層６１は、多層配線構造体形成面３３Ａ、電極パッド４１〜４４の接続面４１Ａ，４２Ａ，４３Ａ，４４Ａ、第１の封止樹脂２４の面２４Ａ、貫通電極２１，２２の第１の接続面２１Ａ，２２Ａ、及び第２の封止樹脂２５の面２５Ａを覆うように設けられている。
絶縁層６２は、絶縁層６１の面６１Ａ（多層配線構造体形成面３３Ａと接触する面とは反対側に位置する絶縁層６１の面）に設けられている。絶縁層６３は、絶縁層６２の面６２Ａ（絶縁層６１と接触する面とは反対側に位置する絶縁層６２の面）に設けられている。
絶縁層６１〜６３としては、例えば、絶縁樹脂層（例えば、エポキシ樹脂層）を用いることができる。絶縁層６１〜６３の厚さは、例えば、５〜３０μｍとすることができる。
外部接続用パッド４７〜４９は、絶縁層６３の面６３Ａに設けられている。外部接続用パッド４７〜４９は、外部接続端子２８が配設される接続面４７Ａ，４８Ａ，４９Ａを有する。外部接続用パッド４７〜４９の材料としては、例えば、Ｃｕを用いることができる。
配線パターン５１は、ビア６５，６６，６８，７１と、配線６７，６９とを有する。ビア６５は、電極パッド４１と対向する部分の絶縁層６１を貫通するように配設されている。ビア６５の一方の端部は、電子部品１７に設けられた電極パッド４１（具体的には、接続面４１Ａ）と直接接続されている。ビア６５の他方の端部は、配線６７と一体的に構成されている。これにより、ビア６５は、電極パッド４１と配線６７とを電気的に接続している。
ビア６６は、貫通電極２１の第１の接続面２１Ａと対向する部分の絶縁層６１を貫通するように配設されている。ビア６６の一方の端部は、貫通電極２１の第１の接続面２１Ａと接続されている。ビア６６の他方の端部は、配線６７と一体的に構成されている。これにより、ビア６６は、貫通電極２１と配線６７とを電気的に接続している。
配線６７は、絶縁層６１の面６１Ａに設けられている。配線６７は、ビア６５，６６の他方の端部と一体的に構成されている。これにより、配線６７は、電子部品１７と貫通電極２１とを電気的に接続している。
ビア６８は、配線６７と配線６９との間に位置する部分の絶縁層６２を貫通するように設けられている。ビア６８の一方の端部は、配線６７と接続されており、ビア６８の他方の端部は、配線６９と一体的に構成されている。これにより、ビア６８は、配線６７と配線６９とを電気的に接続している。
配線６９は、絶縁層６２の面６２Ａに設けられている。配線６９は、ビア６８の他方の端部と一体的に構成されている。配線６９は、ビア６８を介して、配線６７と電気的に接続されている。
ビア７１は、配線６９と外部接続用パッド４７との間に位置する部分の絶縁層６３を貫通するように設けられている。ビア７１の一方の端部は、配線６９と接続されており、ビア７１の他方の端部は、外部接続用パッド４７と一体的に構成されている。
上記構成とされた配線パターン５１は、電子部品１７に設けられた電極パッド４１と直接接続されると共に、貫通電極２１及び外部接続用パッド４７と接続されている。配線パターン５１の材料としては、例えば、Ｃｕを用いることができる。
配線パターン５２は、ビア７３，７４，７６，７８と、配線７５，７７とを有する。ビア７３は、電極パッド４２と対向する部分の絶縁層６１を貫通するように配設されている。ビア７３の一方の端部は、電子部品１７に設けられた電極パッド４２（具体的には、接続面４２Ａ）と直接接続されている。ビア７３の他方の端部は、配線７５と一体的に構成されている。これにより、ビア７３は、電極パッド４２と配線７５とを電気的に接続している。
ビア７４は、電極パッド４３と対向する部分の絶縁層６１を貫通するように配設されている。ビア７４の一方の端部は、電子部品１８に設けられた電極パッド４３（具体的には、接続面４３Ａ）と直接接続されている。ビア７４の他方の端部は、配線７５と一体的に構成されている。これにより、ビア７４は、電極パッド４３と配線７５とを電気的に接続している。
配線７５は、絶縁層６１の面６１Ａに設けられている。配線７５は、ビア７３，７４の他方の端部と一体的に構成されている。これにより、配線７５は、電子部品１７と電子部品１８とを電気的に接続している。
ビア７６は、配線７５と配線７７との間に位置する部分の絶縁層６２を貫通するように設けられている。ビア７６の一方の端部は、配線７５と接続されており、ビア７６の他方の端部は、配線７７と一体的に構成されている。これにより、ビア７６は、配線７５と配線７７とを電気的に接続している。
配線７７は、絶縁層６２の面６２Ａに設けられている。配線７７は、ビア７６の他方の端部と一体的に構成されている。配線７７は、ビア７６を介して、配線７５と電気的に接続されている。
ビア７８は、配線７７と外部接続用パッド４９との間に位置する部分の絶縁層６３を貫通するように設けられている。ビア７８の一方の端部は、配線７７と接続されており、ビア７８の他方の端部は、外部接続用パッド４９と一体的に構成されている。
上記構成とされた配線パターン５２は、電子部品１７，１８に設けられた電極パッド４２，４３と直接接続されると共に、外部接続用パッド４９と接続されている。配線パターン５２の材料としては、例えば、Ｃｕを用いることができる。
配線パターン５３は、ビア８１，８２，８４，８６と、配線８３，８５とを有する。ビア８１は、電極パッド４４と対向する部分の絶縁層６１を貫通するように配設されている。ビア８１の一方の端部は、電子部品１８に設けられた電極パッド４４（具体的には、接続面４４Ａ）と直接接続されている。ビア８１の他方の端部は、配線８３と一体的に構成されている。これにより、ビア８１は、電極パッド４４と配線８３とを電気的に接続している。
ビア８２は、貫通電極２２の第１の接続面２２Ａと対向する部分の絶縁層６１を貫通するように配設されている。ビア８２の一方の端部は、貫通電極２２の第１の接続面２２Ａと接続されている。ビア８２の他方の端部は、配線８３と一体的に構成されている。これにより、ビア８２は、貫通電極２２と配線８３とを電気的に接続している。
配線８３は、絶縁層６１の面６１Ａに設けられている。配線８３は、ビア８１，８２の他方の端部と一体的に構成されている。これにより、配線８３は、電子部品１８と貫通電極２２とを電気的に接続している。
ビア８４は、配線８３と配線８５との間に位置する部分の絶縁層６２を貫通するように設けられている。ビア８４の一方の端部は、配線８３と接続されており、ビア８４の他方の端部は、配線８５と一体的に構成されている。これにより、ビア８４は、配線８３と配線８５とを電気的に接続している。
配線８５は、絶縁層６２の面６２Ａに設けられている。配線８５は、ビア８４の他方の端部と一体的に構成されている。配線８５は、ビア８４を介して、配線８３と電気的に接続されている。
ビア８６は、配線８５と外部接続用パッド４８との間に位置する部分の絶縁層６３を貫通するように設けられている。ビア８６の一方の端部は、配線８５と接続されており、ビア８６の他方の端部は、外部接続用パッド４８と一体的に構成されている。
上記構成とされた配線パターン５３は、電子部品１８に設けられた電極パッド４４と直接接続されると共に、貫通電極２２及び外部接続用パッド４８と接続されている。配線パターン５３の材料としては、例えば、Ｃｕを用いることができる。
このように、同一平面上に配置された多層配線構造体形成面３３Ａ、電極パッド４１〜４４の接続面４１Ａ，４２Ａ，４３Ａ，４４Ａ、貫通電極２１，２２の第１の接続面２１Ａ，２２Ａ、第１の封止樹脂２４の面２４Ａ、及び第２の封止樹脂２５の面２５Ａに、配線パターン５１〜５３を有する多層配線構造体２７を設け、配線パターン５１〜５３と電子部品１７，１８の電極パッド４１〜４４とを直接接続することにより、バンプ或いは金属ワイヤを介して、電子部品１７，１８と多層配線構造体２７とを電気的に接続した場合と比較して、半導体装置１１の厚さ方向のサイズを小型化することができる。
上記構成とされた多層配線構造体２７の厚さは、電子部品１７，１８の厚さよりも薄くなるように構成されている。電子部品１７，１８の厚さが、例えば、２００μｍの場合、多層配線構造体２７の厚さは、例えば、２０〜８０μｍとすることができる。
ソルダーレジスト層５５は、絶縁層６３の面６３Ａに設けられている。ソルダーレジスト層５５は、開口部５５Ａ，５５Ｂ，５５Ｃを有する。開口部５５Ａは、外部接続用パッド４７の接続面４７Ａを露出するように形成されている。開口部５５Ｂは、外部接続用パッド４８の接続面４８Ａを露出するように形成されている。開口部５５Ｃは、外部接続用パッド４９の接続面４９Ａを露出するように形成されている。
外部接続端子２８は、接続面４７Ａ，４８Ａ，４９Ａにそれぞれ１つ設けられている。外部接続端子２８は、電子装置１０をマザーボード等の実装基板（図示せず）に実装する際、実装基板（図示せず）と電気的に接続される端子である。
本実施の形態の半導体装置によれば、電子部品１７，１８が収容された電子部品収容部３４の周囲に位置する部分の補強板本体３３を貫通する貫通孔３５，３６を形成し、貫通孔３５，３６に電子部品１７，１８及び多層配線構造体２７と電気的に接続される貫通電極２１，２２を設けることにより、補強板１５を備えた半導体装置１１上に半導体装置１２を積み重ね、貫通電極２１，２２の第２の接続面２１Ｂ，２２Ｂに接続された内部接続端子１３を介して、半導体装置１１と半導体装置１２とを電気的に接続することが可能となるので、実装密度を向上させることができる。
半導体装置１２は、配線基板９１と、電子部品９２と、モールド樹脂９３とを有する。配線基板９１は、基板本体９６と、パッド９７，９８と、ソルダーレジスト層１０２，１０３とを有する。
基板本体９６は、板状とされている。基板本体９６としては、例えば、複数の絶縁樹脂層（例えば、エポキシ樹脂層）が積層された積層体（図示せず）と、積層体（図示せず）に設けられ、パッド９７とパッド９８とを電気的に接続する配線パターン（図示せず）とを備えた多層配線構造体を用いることができる。
パッド９７は、基板本体９６の上面９６Ａに設けられている。パッド９７は、金属ワイヤ９４（例えば、Ａｕワイヤ）の一方の端部と接続されている。パッド９７は、金属ワイヤ９４を介して、電子部品９２と電気的に接続されている。パッド９７の材料としては、例えば、Ｃｕを用いることができる。
パッド９８は、基板本体９６の下面９６Ｂに設けられている。パッド９８は、内部接続端子１３と接続されている。パッド９８は、パッド９７と電気的に接続されると共に、内部接続端子１３を介して、半導体装置１１と電気的に接続されている。パッド９８の材料としては、例えば、Ｃｕを用いることができる。
ソルダーレジスト層１０２は、基板本体９６の上面９６Ａに設けられている。ソルダーレジスト層１０２は、パッド９７の上面を露出する開口部１０２Ａを有する。
ソルダーレジスト層１０３は、基板本体９６の下面９６Ｂに設けられている。ソルダーレジスト層１０３は、パッド９８の下面を露出する開口部１０３Ａを有する。
電子部品９２は、複数の電極パッド１０６を有する。電子部品９２は、電極パッド１０６が形成されていない側の電子部品９２の面９２Ａとソルダーレジスト層１０２の上面とが接触するように、ソルダーレジスト層１０２上に接着されている。電極パッド１０６は、金属ワイヤ９４の他方の端部と接続されている。これにより、電子部品９２は、金属ワイヤ９４を介して、配線基板９１と電気的に接続されている。電子部品９２としては、例えば、メモリ用の半導体チップを用いることができる。
モールド樹脂９３は、電子部品９２及び金属ワイヤ９４を覆うように、パッド９７の上面及びソルダーレジスト層１０２の上面に設けられている。モールド樹脂９３は、電子部品９２及び金属ワイヤ９４を封止するための樹脂である。モールド樹脂９３の材料としては、例えば、エポキシ樹脂を用いることができる。
内部接続端子１３は、半導体装置１１に設けられた貫通電極２１，２２の第２の接続面２１Ｂ，２２Ｂと半導体装置１２に設けられたパッド９８との間に設けられている。内部接続端子１３は、第２の接続面２１Ｂ，２２Ｂのうちのいずれか１つの第２の接続面及びパッド９８と接続されている。これにより、半導体装置１２は、半導体装置１１と電気的に接続されている。内部接続端子１３としては、例えば、はんだボールを用いることができる。
本実施の形態の電子装置によれば、実装基板（図示せず）と接続される半導体装置１１に設けられた補強板本体３３に貫通孔３５，３６を設け、第１の封止樹脂２４を介して、貫通孔３５，３６に、電子部品１７，１８及び多層配線構造体２７と電気的接続されると共に、内部接続端子１３を接続可能な第２の接続面２１Ｂ，２２Ｂを有した貫通電極２１，２２を設けることにより、補強板１５を備えた半導体装置１１上に半導体装置１２を積み重ね、貫通電極２１，２２の第２の接続面２１Ｂ，２２Ｂに接続された内部接続端子１３を介して、半導体装置１１と半導体装置１２とを電気的に接続することが可能となるため、実装密度を向上させることができる。
また、電子部品１７，１８の背面１７Ｂ，１８Ｂ、貫通電極２１，２２の第２の接続面２１Ｂ，２２Ｂ、第１の封止樹脂２４の面２４Ｂ、及び第２の封止樹脂２５の面２５Ｂを、同一平面上に配置することにより、半導体装置１２と対向する側の半導体装置１１の面が平坦な面となるため、半導体装置１１と半導体装置１２とを電気的に接続する内部接続端子１３の直径を小さくすることが可能となるため、電子装置１０の厚さ方向のサイズを小型化することができる。
また、内部接続端子１３の直径が小さくなることにより、貫通ビア２１，２２を狭ピッチで配置することが可能となるため、半導体装置１１，１２間の端子数を増加させることができる。
さらに、貫通ビア２１，２２を狭ピッチで配置することにより、半導体装置１１，１２及び電子装置１０の面方向のサイズを小型化することができる。
図３〜図１８は、本発明の実施の形態に係る半導体装置の製造工程を示す図である。図３〜図１８において、本実施の形態の半導体装置１１と同一構成部分には同一符号を付す。
図３〜図１８を参照して、本実施の形態の半導体装置１１の製造方法について説明する。
始めに、図３に示す工程では、接続面４１Ａ，４２Ａを有する電極パッド４１，４２、電極パッド４１，４２が形成される電極パッド形成面１７Ａ、及び電極パッド形成面１７Ａの反対側に位置する背面１７Ｂを有する電子部品１７と、接続面４３Ａ，４４Ａを有する電極パッド４３，４４、電極パッド４３，４４が形成される電極パッド形成面１８Ａ、及び電極パッド形成面１８Ａの反対側に位置する背面１８Ｂを有する電子部品１８とを準備する（電子部品準備工程）。
上記電子部品１７，１８としては、例えば、半導体チップを用いることができる。具体的には、電子部品１７，１８としてＣＰＵ（Central Processing Unit）用の半導体チップを用いる場合や、電子部品１７，１８のどちらか一方にＣＰＵ（Central Processing Unit）用の半導体チップを用い、他方にメモリ用の半導体チップを用いる場合や、電子部品１７，１８のどちらか一方にＣＰＵ（Central Processing Unit）用の半導体チップを用い、他方にＧＰＵ（Graphics Processing Unit）用の半導体チップを用いる場合がある。電子部品１７，１８の厚さは、例えば、２００μｍとすることができる。電子部品１７，１８の面方向のサイズは、例えば、５ｍｍ×９ｍｍとすることができる。
次いで、図４に示す工程では、板状とされており、電子部品１７，１８と略等しい厚さとされ、多層配線構造体形成面３３Ａを有した補強板本体３３を準備する。次いで、補強板本体３３に、補強板本体３３を貫通すると共に、電子部品１７，１８を収容可能な大きさとされた電子部品収容部３４と、電子部品収容部３４の周囲に位置する部分の補強板本体３３を貫通する貫通孔３５，３６とを形成することにより、補強板本体３３、電子部品収容部３４、及び貫通孔３５，３６を備えた補強板１５を形成する（補強板形成工程）。
電子部品収容部３４及び貫通孔３５，３６は、例えば、エッチング法により形成することができる。
補強板本体３３は、剛性の高い第１の金属材料により構成されている。具体的には、第１の金属材料としては、例えば、Ｃｕ、４２アロイ等を用いることができる。電子部品１７，１８の厚さが２００μｍの場合、補強板本体３３の厚さは、例えば、２００μｍとすることができる。
電子部品１７，１８の面方向のサイズが５ｍｍ×９ｍｍの場合、電子部品収容部３４の面方向のサイズは、例えば、１１ｍｍ×３０ｍｍとすることができる。
貫通孔３５，３６の断面形状は、例えば、円形にすることができる。この場合、貫通孔３５，３６の直径は、貫通電極２１，２２の直径よりも大きくなるように形成する。貫通孔３５，３６の直径は、例えば、２００μｍとすることができる。
次いで、図５に示す工程では、板状とされた支持部１１２と、補強板１５に設けられた貫通孔３５，３６の形成位置に対応する部分の支持部１１２の面１１２Ａ（第１の面）から突出し、突出した端部に平坦な上端面１１３Ａ（先に説明した貫通電極２１，２２の第２の接続面２１Ｂ，２２Ｂに相当する部分）を有し、高さが補強板本体３３の厚さの値と略等しく、貫通孔３５，３６よりも小さい直径とされた突出部１１３と、を備えた貫通電極形成用支持部材１１１を形成する（貫通電極形成用支持部材形成工程）。
貫通電極形成用支持部材１１１の材料としては、補強板本体３３を構成する第１の金属材料とは異なる第２の金属材料を用いるとよい。例えば、第１の金属材料が４２アロイの場合、第２の金属材料としては、例えばＣｕを用いることができる。
このように、補強板本体３３を構成する金属材料と貫通電極形成用支持部材１１１を構成する金属材料とを異ならせることにより、後述する図８に示す工程において、貫通電極形成用支持部材１１１を構成する支持部１１２をエッチングにより除去する際、補強板本体３３がエッチングされることを防止できる。
なお、第１及び第２の金属材料として同じ金属材料（例えば、Ｃｕ）を用いてもよい。
上記貫通電極形成用支持部材１１１は、例えば、Ｃｕ板をエッチング或いはプレス加工することで形成する。
支持部１１２は、補強板１５を支持するための部材である。支持部１１２の厚さは、例えば、２００μｍとすることができる。
突出部１１３は、貫通電極２１，２２の母材であり、貫通電極２１，２２と同様な形状とされている。突出部１１３の形状は、例えば、円柱にすることができる。突出部１１３の直径は、貫通電極２１，２２の直径と略等しい。貫通電極２１，２２の直径が１００μｍの場合、突出部１１３の直径は、例えば、１００μｍとすることができる。突出部１１３の高さは、例えば、２００μｍとすることができる。
次いで、図６に示す工程では、貫通孔３５，３６と突出部１１３の周囲との間に隙間が形成されるように、貫通孔３５，３６に突出部１１３を挿入して、貫通電極形成用支持部材１１１上（具体的には、支持部１１２の上面１１２Ａ）に補強板１５を載置する（補強板載置工程）。
これにより、突出部１１３の上端面１１３Ａと補強板本体３３の面３３Ｂとが同一平面上に配置される。
次いで、図７に示す工程では、突出部１１３の上端面１１３Ａを露出した状態で、貫通孔３５，３６と突出部１１３の周囲との隙間を絶縁樹脂で充填することで、多層配線構造体形成面３３Ａに対して略面一とされた平坦な面２４Ａ（第１の面）を有する第１の封止樹脂２４を形成する（第１の封止樹脂形成工程）。
具体的には、例えば、スキージ印刷法により、貫通孔３５，３６と突出部１１３の周囲との隙間に絶縁樹脂（例えば、エポキシ樹脂）を充填することで、第１の封止樹脂２４を形成する。このとき、第１の封止樹脂２４の面２４Ｂが、突出部１１３の上端面１１３Ａ及び補強板本体３３の面３３Ｂと略面一になるように、第１の封止樹脂２４を形成する。例えば、第１の封止樹脂２４、突出部１１３、及び補強板本体３３を研磨することにより、第１の封止樹脂２４の面２４Ｂ、突出部１１３の上端面１１３Ａ、及び補強板本体３３の面３３Ｂを同一平面上に配置してもよい。
次いで、図８に示す工程では、突出部１１３の下端面が第１の封止樹脂２４の面２４Ａに対して略面一となるように、支持部１１２を除去することで、貫通孔３５，３６に突出部１１３を母材とする貫通電極２１，２２を形成する（貫通電極形成工程）。
具体的には、貫通電極形成用支持部材１１１の材料がＣｕの場合、例えば、図７に示す構造体の下面側から支持体１１２のみをエッチング（例えば、ウエットエッチング）することで、円柱状の貫通電極２１，２２を形成する。
なお、必要に応じて、上記エッチング後に、図８に示す構造体の下面側を研磨することで、図８に示す構造体の下面を平坦化してもよい。
次いで、図９に示す工程では、板状とされた支持体１１５の面１１５Ａに接着層１１６を形成する（接着層形成工程）。
支持体１１５としては、例えば例えば、シリコン基板、金属板（例えば、Ｃｕ板）、ガラス板等を用いることができる。支持体１１５の厚さは、例えば、２００〜３００μｍとすることができる。接着層１１６としては、例えば、ダイアタッチフィルム（例えば、厚さ１００μｍ）を用いることができる。
次いで、図１０に示す工程では、接着層１１６の面１１６Ａ（第２の面）と貫通電極２１，２２の第１の接続面２１Ａ，２２Ａ（貫通電極２１，２２の下端面に相当する）、多層配線構造体形成面３３Ａ、及び第１の封止樹脂２４の面２４Ａとが接触するように、接着層１１６を介して、支持体１１５に貫通電極２１，２２及び第１の封止樹脂２４が形成された補強板１５（図８に示す構造体）を接着する（補強板接着工程）。
次いで、図１１に示す工程では、電子部品収容部３４により露出された部分の接着層１１６の面１１６Ａと電極パッド４１〜４４の接続面４１Ａ，４２Ａ，４３Ａ，４４Ａとが接触するように電子部品１７，１８を接着させることで、電子部品収容部３４に電子部品１７，１８を収容する（電子部品収容工程）。
このとき、電子部品１７，１８の接続面４１Ａ，４２Ａ，４３Ａ，４４Ａを、多層配線構造体形成面３３Ａ、貫通電極２１，２２の第１の接続面２１Ａ，２２Ａ、及び第１の封止樹脂２４の面２４Ａを通過する平面上に配置すると共に、電子部品１７，１８の背面１７Ｂ，１８Ｂを、補強板本体３３の面３３Ｂ、貫通電極２１，２２の第２の接続面２１Ｂ，２２Ｂ、及び第１の封止樹脂２４の面２４Ｂを通過する平面上に配置する。
次いで、図１２に示す工程では、電子部品１７，１８が収容された電子部品収容部３４に、電子部品１７，１８の側面及び電極パッド形成面１７Ａ，１８Ａを封止すると共に、多層配線構造体形成面３３Ａに対して略面一とされた面２５Ａと、補強板本体３３の面３３Ｂに対して略面一とされた面２５Ｂとを有する第２の封止樹脂２５を形成する（第２の封止樹脂形成工程）。
このように、多層配線構造体形成面３３Ａ、貫通電極２１，２２の第１の接続面２１Ａ，２２Ａ、第１の封止樹脂２４の面２４Ａ、第２の封止樹脂２５の面２５Ａ、及び電子部品１７，１８の接続面４１Ａ，４２Ａ，４３Ａ，４４Ａを同一平面上に配置することにより、多層配線構造体形成面３３Ａ、貫通電極２１，２２の第１の接続面２１Ａ，２２Ａ、第１の封止樹脂２４の面２４Ａ、第２の封止樹脂２５の面２５Ａ、及び電子部品１７，１８の接続面４１Ａ，４２Ａ，４３Ａ，４４Ａに、多層配線構造体２７を精度良く形成することができる。
また、補強板本体３３の面３３Ｂ、貫通電極２１，２２の第２の接続面２１Ｂ，２２Ｂ、第１の封止樹脂２４の面２４Ｂ、第２の封止樹脂２５の面２５Ｂ、及び電子部品１７，１８の背面１７Ｂ，１８Ｂを同一平面上に配置することにより（言い換えれば、半導体装置１２が搭載される側の半導体装置１１の面を平坦な面にすることにより）、半導体装置１１と半導体装置１２とを電気的に接続する内部接続端子１３の直径を小さくすることが可能となるため、電子装置１０の厚さ方向のサイズを小型化することができる。
また、内部接続端子１３の直径が小さくなることにより、貫通ビア２１，２２を狭ピッチで配置することが可能となるため、半導体装置１１，１２間の端子数を増加させることができる。
さらに、貫通ビア２１，２２を狭ピッチで配置することにより、半導体装置１１，１２及び電子装置１０の面方向のサイズを小型化することができる。
次いで、図１３に示す工程では、支持体１１５及び接着層１１６を除去する（支持体及び接着層除去工程）。
具体的には、例えば、支持体１１５を機械的に剥がすことで、支持体１１５と共に、接着層１１６を除去する。
次いで、図１４に示す工程では、同一平面上に配置された多層配線構造体形成面３３Ａ、貫通電極２１，２２の第１の接続面２１Ａ，２２Ａ、第１の封止樹脂２４の面２４Ａ、第２の封止樹脂２５の面２５Ａ、及び電子部品１７，１８の接続面４１Ａ，４２Ａ，４３Ａ，４４Ａに、開口部１２１〜１２６を有した絶縁層６１を形成する。
具体的には、絶縁層６１は、例えば、絶縁層６１の母材となるエポキシ樹脂よりなる樹脂フィルム（厚さは、例えば、５〜３０μｍ）を多層配線構造体形成面３３Ａ、貫通電極２１，２２の第１の接続面２１Ａ，２２Ａ、第１の封止樹脂２４の面２４Ａ、第２の封止樹脂２５の面２５Ａ、及び電子部品１７，１８の接続面４１Ａ，４２Ａ，４３Ａ，４４Ａに貼り付け、その後、開口部１２１〜１２６の形成領域に対応する部分の樹脂フィルムにレーザを照射することで形成する。
開口部１２１は、貫通電極２１の第１の接続面２１Ａを露出するように形成する。開口部１２２は、電極パッド４１の接続面４１Ａを露出するように形成する。開口部１２３は、電極パッド４２の接続面４２Ａを露出するように形成する。開口部１２４は、電極パッド４３の接続面４３Ａを露出するように形成する。開口部１２５は、電極パッド４４の接続面４４Ａを露出するように形成する。開口部１２６は、貫通電極２２の第１の接続面２２Ａを露出するように形成する。
次いで、図１５に示す工程では、ビア６５，６６，７３，７４，８１，８２及び配線６７，７５，８３を同時に形成する。ビア６５，６６，７３，７４，８１，８２及び配線６７，７５，８３は、例えば、セミアディティブ法により形成する。ビア６５，６６，７３，７４，８１，８２及び配線６７，７５，８３の材料としては、例えば、Ｃｕを用いることができる。
ビア６５（配線パターン５１の構成要素の１つ）は、電極パッド４１の接続面４１Ａと接続されるように開口部１２２に形成する。ビア６６は、貫通電極２１の第１の接続面２１Ａと接続されるように開口部１２１に形成する。配線６７は、ビア６５，６６と一体的に構成されるように、絶縁層６１の面６１Ａに形成する。
ビア７３（配線パターン５２の構成要素の１つ）は、電極パッド４２の接続面４２Ａと接続されるように開口部１２３に形成する。ビア７４は、（配線パターン５２の構成要素の１つ）は、電極パッド４３の接続面４３Ａと接続されるように開口部１２４に形成する。配線７５は、ビア７３，７４と一体的に構成されるように、絶縁層６１の面６１Ａに形成する。
ビア８１（配線パターン５３の構成要素の１つ）は、電極パッド４４の接続面４４Ａと接続されるように開口部１２５に形成する。ビア８２は、貫通電極２２の第１の接続面２２Ａと接続されるように開口部１２６に形成する。配線８３は、ビア８１，８２と一体的に構成されるように、絶縁層６１の面６１Ａに形成する。
このように、多層配線構造体２７を構成する配線パターン５１〜５３と電子部品１７，１８の電極パッド４１〜４４とを直接接続することにより、バンプ或いは金属ワイヤを介して、電子部品１７，１８と多層配線構造体２７とを電気的に接続した場合と比較して、半導体装置１１の厚さ方向のサイズを小型化することができる。
次いで、図１６に示す工程では、先に説明した図１４，１５に示す工程と同様な処理を行うことで、絶縁層６２と、ビア６８，７６，８４及び配線６９，７７，８５とを順次形成する。
これにより、配線６９は、ビア６８を介して、配線６７と電気的に接続される。配線７７は、ビア７６を介して、配線７５と電気的に接続される。配線８５は、ビア８４を介して、配線８３と電気的に接続される。
絶縁層６２の材料としては、例えば、エポキシ樹脂を用いることができる。絶縁層６２の厚さは、例えば、５〜３０μｍにすることができる。ビア６８，７６，８４及び配線６９，７７，８５の材料としては、例えば、Ｃｕを用いることができる。
次いで、図１７に示す工程では、先に説明した図１４に示す工程と同様な処理を行うことで、絶縁層６２の面６２Ａに絶縁層６３を形成する。これにより、絶縁層６１と、絶縁層６２と、絶縁層６３とが順次積層された積層体４６が形成される。絶縁層６３の材料としては、例えば、エポキシ樹脂を用いることができる。絶縁層６３の厚さは、例えば、５〜３０μｍにすることができる。
次いで、先に説明した図１５に示す工程と同様な処理を行うことで、ビア７１，７８，８６及び接続面４７Ａ，４８Ａ，４９Ａを有した外部接続用パッド４７〜４８を同時に形成する。これにより、積層体４７に内設された配線パターン５１〜５３が形成される。
外部接続用パッド４７は、ビア７１を介して、配線６９と電気的に接続される。外部接続用パッド４８は、ビア８６を介して、配線８５と電気的に接続されている。外部接続用パッド４９は、ビア７８を介して、配線７７と電気的に接続されている。
ビア７１，７８，８６及び外部接続用パッド４７〜４８の材料としては、例えば、Ｃｕを用いることができる。
次いで、図１８に示す工程では、絶縁層６３の面６３Ａに、開口部５５Ａ，５５Ｂ，５５Ｃを有したソルダーレジスト層５５を形成する。開口部５５Ａは、接続面４７Ａを露出するように形成する。開口部５５Ｂは、接続面４８Ａを露出するように形成する。開口部５５Ｃは、接続面４９Ａを露出するように形成する。これにより、多層配線構造体２７が形成される。
このように、電子部品１７，１８が収容された電子部品収容部３４の周囲に位置する部分の補強板本体３３を貫通する貫通孔３５，３６を形成し、貫通孔３５，３６に電子部品１７，１８及び多層配線構造体２７と電気的に接続される貫通電極２１，２２を形成し、その後、多層配線構造体形成面３３Ａ、貫通電極２１，２２の第１の接続面２１Ａ，２２Ａ、第１の封止樹脂２４の面２４Ａ、第２の封止樹脂２５の面２５Ａ、及び電子部品１７，１８の接続面４１Ａ，４２Ａ，４３Ａ，４４Ａに多層配線構造体２７を形成すると共に、多層配線構造体２７を構成する配線パターン５１〜５３と貫通電極２１，２２の第１の接続面２１Ａ，２２Ａ及び電極パッド４１〜４４とを接続することにより、補強板１５を備えた半導体装置１１上に半導体装置１２を積み重ね（搭載し）、貫通電極２１，２２の第２の接続面２１Ｂ，２２Ｂに接続された内部接続端子１３を介して、半導体装置１１と半導体装置１２とを電気的に接続することが可能となるので、実装密度を向上させることができる。
次いで、図１９に示す工程では、外部接続用パッド４７〜４９の接続面４７Ａ，４８Ａ，４９Ａに、それぞれ１つの外部接続端子２８を形成する。これにより、本実施の形態の半導体装置１１が製造される。外部接続端子２８としては、例えば、導電性ボール（例えば、はんだボール）を用いることができる。
本実施の形態の半導体装置の製造方法によれば、電子部品１７，１８と略等しい厚さとされた補強板本体３３、電子部品収容部３４、及び貫通孔３５，３６を有した補強板１５を形成し、次いで、支持部１１２及び支持部１１２から突出する突出部１１３（貫通電極２１，２２の母材）を有する貫通電極形成用支持部材１１１を形成し、次いで、貫通孔３５，３６に突出部１１３が挿入されるように、貫通電極形成用支持部材１１１上に補強板１５を載置し、次いで、貫通孔３５，３６と突出部１１３の周囲との隙間を充填する第１の封止樹脂２４を形成し、次いで、支持部１１２を除去することで、貫通孔３５，３６に貫通電極２１，２２を形成し、次いで、電子部品収容部３４に電子部品１７，１８を収容し、次いで、電子部品収容部３４に電子部品１７，１８を封止する第２の封止樹脂２５を形成し、次いで、同一平面上に配置された多層配線構造体形成面３３Ａ、貫通電極２１，２２の第１の接続面２１Ａ，２２Ａ、第１の封止樹脂２４の面２４Ａ、第２の封止樹脂２５の面２５Ａ、及び電子部品１７，１８の接続面４１Ａ，４２Ａ，４３Ａ，４４Ａに多層配線構造体２７を形成すると共に、多層配線構造体２７を構成する配線パターン５１〜５３と貫通電極２１，２２の第１の接続面２１Ａ，２２Ａ及び電極パッド４１〜４４とを接続することにより、補強板１５を備えた半導体装置１１上に半導体装置１２を積み重ね（搭載し）、貫通電極２１，２２の第２の接続面２１Ｂ，２２Ｂに接続された内部接続端子１３を介して、半導体装置１１と半導体装置１２とを電気的に接続することが可能となるので、実装密度を向上させることができる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 電子装置
１１，１２ 半導体装置
１３ 内部接続端子
１５ 補強板
１７，１８，９２ 電子部品
１７Ａ，１８Ａ 電極パッド形成面
１７Ｂ，１８Ｂ 背面
２１，２２ 貫通電極
２１Ａ，２２Ａ 第１の接続面
２１Ｂ，２２Ｂ 第２の接続面
２４ 第１の封止樹脂
２４Ａ，２４Ｂ，２５Ａ，２５Ｂ，３３Ｂ，６１Ａ，６２Ａ，６３Ａ，９２Ａ，１１２Ａ，１１５Ａ，１１６Ａ 面
２５ 第２の封止樹脂
２７ 多層配線構造体
２８ 外部接続端子
３３ 補強板本体
３３Ａ 多層配線構造体形成面
３４ 電子部品収容部
３５，３６ 貫通孔
４１〜４４，１０６ 電極パッド
４１Ａ，４２Ａ，４３Ａ，４４Ａ，４７Ａ，４８Ａ，４９Ａ 接続面
４６ 積層体
４７〜４９ 外部接続用パッド
５１〜５３ 配線パターン
５５，１０２，１０３ ソルダーレジスト層
５５Ａ，５５Ｂ，５５Ｃ，１０２Ａ，１０３Ａ，１２１〜１２６ 開口部
６１〜６３ 絶縁層
６５，６６，６８，７１，７３，７４，７６，７８，８１，８２，８４，８６ ビア
６７，６９，７５，７７，８３，８５ 配線
９１ 配線基板
９３ モールド樹脂
９４ 金属ワイヤ
９６ 基板本体
９６Ａ，１１２Ａ 上面
９６Ｂ 下面
９７，９８ パッド
１１１ 貫通電極形成用支持部材
１１２ 支持部
１１３ 突出部
１１３Ａ 上端面
１１５ 支持体
１１６ 接着層

Claims (5)

  1. 接続面を有する電極パッド、該電極パッドが形成される電極パッド形成面、及び該電極パッド形成面の反対側に位置する背面を有する電子部品と、
    前記電子部品と略等しい厚さとされ、多層配線構造体形成面を有する補強板本体と、該補強板本体を貫通すると共に、前記多層配線構造体形成面に対して前記電極パッドの接続面が略面一となるように前記電子部品を収容する電子部品収容部と、該電子部品収容部の周囲に位置する部分の前記補強板本体を貫通する貫通孔とを有する補強板と、
    前記貫通孔との間に隙間を介在させた状態で配置され、前記多層配線構造体形成面及び前記接続面に対して略面一とされた第１の接続面と、該第１の接続面の反対側に配置された第２の接続面とを有する貫通電極と、
    絶縁性を有し、前記第１及び第２の接続面を露出させた状態で前記貫通孔と前記貫通電極との隙間を充填すると共に、前記多層配線構造体形成面、前記接続面、及び前記第１の接続面に対して略面一とされた第１の面を有する第１の封止樹脂と、
    前記電極パッドの接続面を露出した状態で、前記電子部品収容部に収容された前記電子部品の側面を封止すると共に、前記多層配線構造体形成面及び前記接続面に対して略面一とされた第１の面を有する第２の封止樹脂と、
    同一平面上に配置された前記多層配線構造体形成面、前記接続面、前記第１の封止樹脂の第１の面、前記第１の接続面、及び第２の封止樹脂の第１の面に設けられ、複数の絶縁層が積層された構成とされた積層体と、前記多層配線構造体形成面と接触する面とは反対側に位置する前記積層体の面に設けられた外部接続用パッドと、前記積層体に内設され、前記電極パッドと直接接続されると共に、前記貫通電極の第１の接続面及び前記外部接続用パッドと電気的に接続された配線パターンとを有する多層配線構造体と、を備えたことを特徴とする半導体装置。
  2. 前記電子部品の背面は、前記第２の封止樹脂から露出されており、
    前記電子部品の背面、前記多層配線構造体形成面の反対側に位置する前記補強板本体の面、前記貫通電極の第２の接続面、前記背面側に位置する前記第１の封止樹脂の面、及び前記第２の接続面側に位置する前記第２の封止樹脂の面を同一平面上に配置したことを特徴とする請求項１記載の半導体装置。
  3. 接続面を有する電極パッド、該電極パッドが形成される電極パッド形成面、及び該電極パッド形成面の反対側に位置する背面を有する電子部品を準備する電子部品準備工程と、
    板状とされており、前記電子部品と略等しい厚さとされ、多層配線構造体形成面を有する補強板本体を準備し、その後、前記補強板本体に、該補強板本体を貫通すると共に、前記電子部品を収容可能な大きさとされた電子部品収容部と、該電子部品収容部の周囲に位置する部分の前記補強板本体を貫通する貫通孔とを形成することにより、前記補強板本体、前記電子部品収容部、及び前記貫通孔を備えた補強板を形成する補強板形成工程と、
    板状とされた支持部と、導電材料により構成され、前記貫通孔と対向する部分の前記支持部の第１の面から突出し、突出した端部に平坦な上端面を有し、高さが前記補強板本体の厚さの値と略等しく、前記貫通孔よりも小さい直径とされた突出部と、を備えた貫通電極形成用支持部材を形成する貫通電極形成用支持部材形成工程と、
    前記貫通孔と前記突出部の周囲との間に隙間が形成されるように、前記貫通孔に前記突出部を挿入して、前記貫通電極形成用支持部材上に前記補強板を載置する補強板載置工程と、
    前記突出部の上端面を露出した状態で、前記貫通孔と前記突出部の周囲との隙間を絶縁樹脂で充填することで、前記多層配線構造体形成面に対して略面一とされた第１の面を有する第１の封止樹脂を形成する第１の封止樹脂形成工程と、
    前記突出部の下端面が前記第１の封止樹脂の第１の面に対して略面一となるように、前記支持部を除去することにより、前記貫通孔に前記突出部を母材とする貫通電極を形成する貫通電極形成工程と、
    板状とされた支持体の面に接着層を形成する接着層形成工程と、
    前記支持体の面と接触する第１の面とは反対側に位置する前記接着層の第２の面と前記貫通電極の下端面、前記多層配線構造体形成面、及び前記第１の封止樹脂の第１の面とが接触するように、前記接着層を介して、前記支持体に前記貫通電極及び前記第１の封止樹脂が形成された前記補強板を接着する補強板接着工程と、
    前記電子部品収容部により露出された部分の前記接着層の第２の面と前記電極パッドの接続面とが接触するように前記電子部品を接着させることで、前記電子部品収容部に前記電子部品を収容する電子部品収容工程と、
    前記電子部品が収容された前記電子部品収容部に、前記電子部品の側面を封止すると共に、前記多層配線構造体形成面に対して略面一とされた第１の面を有する第２の封止樹脂を形成する第２の封止樹脂形成工程と、
    前記第２の封止樹脂形成工程後に、前記支持体及び前記接着層を除去する支持体及び接着層除去工程と、
    前記支持体及び接着層除去工程後に、同一平面上に配置された前記多層配線構造体形成面、前記電極パッドの接続面、前記第１の封止樹脂の第１の面、前記貫通電極の下端面、及び前記第２の封止樹脂の第１の面に、複数の絶縁層が積層された構成とされた積層体と、前記多層配線構造体形成面と接触する面とは反対側に位置する前記積層体の面に設けられた外部接続用パッドと、前記積層体に内設され、前記電極パッドと直接接続されると共に、前記貫通電極の下端面及び前記外部接続用パッドと電気的に接続された配線パターンとを有する多層配線構造体を形成する多層配線構造体形成工程と、を含むことを特徴とする半導体装置の製造方法。
  4. 前記補強板本体は、第１の金属材料により構成されており、
    前記貫通電極は、前記第１の金属材料とは異なる第２の金属材料により構成されており、
    前記貫通電極形成工程では、エッチングにより、前記支持部を除去することを特徴とする請求項３記載の半導体装置の製造方法。
  5. 請求項１または２記載の半導体装置と、
    内部接続端子を介して、前記半導体装置と電気的に接続される他の半導体装置と、を備えたことを特徴とする電子装置。
JP2009096024A 2009-04-10 2009-04-10 半導体装置及びその製造方法、並びに電子装置 Active JP5372579B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009096024A JP5372579B2 (ja) 2009-04-10 2009-04-10 半導体装置及びその製造方法、並びに電子装置
US12/748,545 US8169072B2 (en) 2009-04-10 2010-03-29 Semiconductor device, manufacturing method thereof, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009096024A JP5372579B2 (ja) 2009-04-10 2009-04-10 半導体装置及びその製造方法、並びに電子装置

Publications (3)

Publication Number Publication Date
JP2010251367A true JP2010251367A (ja) 2010-11-04
JP2010251367A5 JP2010251367A5 (ja) 2012-05-31
JP5372579B2 JP5372579B2 (ja) 2013-12-18

Family

ID=42933735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009096024A Active JP5372579B2 (ja) 2009-04-10 2009-04-10 半導体装置及びその製造方法、並びに電子装置

Country Status (2)

Country Link
US (1) US8169072B2 (ja)
JP (1) JP5372579B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115929A (ja) * 2014-12-16 2016-06-23 インテル・コーポレーション マイクロ電子パッケージ用ピクチャフレームスティフナ
JP2016219798A (ja) * 2015-05-15 2016-12-22 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品パッケージ及びパッケージオンパッケージ構造

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI399140B (zh) * 2009-06-12 2013-06-11 Unimicron Technology Corp 內埋式封裝結構的製作方法
US8772087B2 (en) * 2009-10-22 2014-07-08 Infineon Technologies Ag Method and apparatus for semiconductor device fabrication using a reconstituted wafer
US8258012B2 (en) 2010-05-14 2012-09-04 Stats Chippac, Ltd. Semiconductor device and method of forming discontinuous ESD protection layers between semiconductor die
KR101145041B1 (ko) * 2010-10-19 2012-05-11 주식회사 네패스 반도체칩 패키지, 반도체 모듈 및 그 제조 방법
KR101947722B1 (ko) * 2012-06-07 2019-04-25 삼성전자주식회사 적층 반도체 패키지 및 이의 제조방법
US9527723B2 (en) * 2014-03-13 2016-12-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming microelectromechanical systems (MEMS) package
KR102117477B1 (ko) * 2015-04-23 2020-06-01 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조방법
CN104916593A (zh) * 2015-06-02 2015-09-16 三星半导体(中国)研究开发有限公司 封装件和制造封装件的方法
US9741633B2 (en) * 2015-06-02 2017-08-22 Samsung Electronics Co., Ltd. Semiconductor package including barrier members and method of manufacturing the same
KR101681031B1 (ko) * 2015-11-17 2016-12-01 주식회사 네패스 반도체 패키지 및 그 제조방법
CN111326503B (zh) * 2019-12-31 2021-03-12 诺思(天津)微系统有限责任公司 具有叠置单元的半导体结构及制造方法、电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61502294A (ja) * 1984-05-30 1986-10-09 モトロ−ラ・インコ−ポレ−テッド 高密度ｉｃモジュ−ルアセンブリ
JP2001274034A (ja) * 2000-01-20 2001-10-05 Shinko Electric Ind Co Ltd 電子部品パッケージ
JP2004530285A (ja) * 2000-10-19 2004-09-30 インテル コーポレイション 集積デバイスを有するマイクロ電子基板
JP2007129148A (ja) * 2005-11-07 2007-05-24 Shinko Electric Ind Co Ltd 電子部品実装構造体の製造方法
JP2008078596A (ja) * 2006-09-20 2008-04-03 Irvine Sensors Corp 貫通接続構造物を高密度に備えた積層可能な層構造体及び積層体
JP2008263220A (ja) * 2008-06-20 2008-10-30 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
US6239482B1 (en) * 1999-06-21 2001-05-29 General Electric Company Integrated circuit package including window frame
US6221694B1 (en) * 1999-06-29 2001-04-24 International Business Machines Corporation Method of making a circuitized substrate with an aperture
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6586822B1 (en) * 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
US6707149B2 (en) * 2000-09-29 2004-03-16 Tessera, Inc. Low cost and compliant microelectronic packages for high i/o and fine pitch
US6730536B1 (en) * 2001-06-28 2004-05-04 Amkor Technology, Inc. Pre-drilled image sensor package fabrication method
US6586276B2 (en) * 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
US6972964B2 (en) * 2002-06-27 2005-12-06 Via Technologies Inc. Module board having embedded chips and components and method of forming the same
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
TWI269423B (en) * 2005-02-02 2006-12-21 Phoenix Prec Technology Corp Substrate assembly with direct electrical connection as a semiconductor package
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
JP4956128B2 (ja) * 2006-10-02 2012-06-20 ルネサスエレクトロニクス株式会社 電子装置の製造方法
US20080083980A1 (en) * 2006-10-06 2008-04-10 Advanced Chip Engineering Technology Inc. Cmos image sensor chip scale package with die receiving through-hole and method of the same
US7911044B2 (en) * 2006-12-29 2011-03-22 Advanced Chip Engineering Technology Inc. RF module package for releasing stress
JP5137059B2 (ja) * 2007-06-20 2013-02-06 新光電気工業株式会社 電子部品用パッケージ及びその製造方法と電子部品装置
US7619901B2 (en) * 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
SG149710A1 (en) * 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
TW201003870A (en) * 2008-07-11 2010-01-16 Phoenix Prec Technology Corp Printed circuit board having semiconductor component embeded therein and method of fabricating the same
JP5535494B2 (ja) * 2009-02-23 2014-07-02 新光電気工業株式会社 半導体装置
JP2010205877A (ja) * 2009-03-03 2010-09-16 Shinko Electric Ind Co Ltd 半導体装置の製造方法、半導体装置及び電子装置
JP5340789B2 (ja) * 2009-04-06 2013-11-13 新光電気工業株式会社 電子装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61502294A (ja) * 1984-05-30 1986-10-09 モトロ−ラ・インコ−ポレ−テッド 高密度ｉｃモジュ−ルアセンブリ
JP2001274034A (ja) * 2000-01-20 2001-10-05 Shinko Electric Ind Co Ltd 電子部品パッケージ
JP2004530285A (ja) * 2000-10-19 2004-09-30 インテル コーポレイション 集積デバイスを有するマイクロ電子基板
JP2007129148A (ja) * 2005-11-07 2007-05-24 Shinko Electric Ind Co Ltd 電子部品実装構造体の製造方法
JP2008078596A (ja) * 2006-09-20 2008-04-03 Irvine Sensors Corp 貫通接続構造物を高密度に備えた積層可能な層構造体及び積層体
JP2008263220A (ja) * 2008-06-20 2008-10-30 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115929A (ja) * 2014-12-16 2016-06-23 インテル・コーポレーション マイクロ電子パッケージ用ピクチャフレームスティフナ
US9685388B2 (en) 2014-12-16 2017-06-20 Intel Corporation Picture frame stiffeners for microelectronic packages
JP2016219798A (ja) * 2015-05-15 2016-12-22 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品パッケージ及びパッケージオンパッケージ構造

Also Published As

Publication number Publication date
US20100258946A1 (en) 2010-10-14
US8169072B2 (en) 2012-05-01
JP5372579B2 (ja) 2013-12-18

Similar Documents

Publication Publication Date Title
JP5372579B2 (ja) 半導体装置及びその製造方法、並びに電子装置
JP5340789B2 (ja) 電子装置及びその製造方法
JP5535494B2 (ja) 半導体装置
US9226382B2 (en) Printed wiring board
JP4271590B2 (ja) 半導体装置及びその製造方法
JP5193898B2 (ja) 半導体装置及び電子装置
JP5188426B2 (ja) 半導体装置及びその製造方法、電子装置
JP5106460B2 (ja) 半導体装置及びその製造方法、並びに電子装置
JP4830120B2 (ja) 電子パッケージ及びその製造方法
US9054082B2 (en) Semiconductor package, semiconductor device, and method for manufacturing semiconductor package
US20080308308A1 (en) Method of manufacturing wiring board, method of manufacturing semiconductor device and wiring board
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
JP2009194322A (ja) 半導体装置の製造方法、半導体装置及び配線基板
TW200908270A (en) Magnetic shielding package structure of a magnetic memory device
TWI505756B (zh) 印刷電路板及其製造方法
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
JP4489821B2 (ja) 半導体装置及びその製造方法
JP5357239B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4074040B2 (ja) 半導体モジュール
JP4955259B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP5693763B2 (ja) 半導体装置及びその製造方法
KR20120026380A (ko) 반도체 칩, 이를 포함하는 적층 칩 구조의 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120409

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130918

R150 Certificate of patent or registration of utility model

Ref document number: 5372579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150