JP4956128B2 - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP4956128B2
JP4956128B2 JP2006271164A JP2006271164A JP4956128B2 JP 4956128 B2 JP4956128 B2 JP 4956128B2 JP 2006271164 A JP2006271164 A JP 2006271164A JP 2006271164 A JP2006271164 A JP 2006271164A JP 4956128 B2 JP4956128 B2 JP 4956128B2
Authority
JP
Japan
Prior art keywords
wiring layer
electronic device
resin
wiring
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006271164A
Other languages
English (en)
Other versions
JP2008091640A (ja
Inventor
洋一郎 栗田
康志 副島
連也 川野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006271164A priority Critical patent/JP4956128B2/ja
Priority to US11/856,730 priority patent/US8685796B2/en
Priority to CNB2007101499712A priority patent/CN100555590C/zh
Priority to CN2009101518110A priority patent/CN101604682B/zh
Publication of JP2008091640A publication Critical patent/JP2008091640A/ja
Application granted granted Critical
Publication of JP4956128B2 publication Critical patent/JP4956128B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Description

本発明は、電子装置およびその製造方法に関する。
従来の電子装置の製造方法としては、例えば特許文献１に記載されたものがある。同文献に記載の製造方法においては、支持基板上に複数の配線層を順に積層することにより多層配線層を形成した後、支持基板を除去している。そして、支持基板が除去されたことにより露出した多層配線層の一方の面上に、外部電極端子として半田ボールを形成している。また、上記多層配線層のもう一方の面上には、電子部品をフリップチップ実装している。それにより、多層配線層上に電子部品が載置された電子装置を得ている。
なお、本発明に関連する先行技術文献としては、特許文献１の他に、特許文献２〜５が挙げられる。
特開２００３−３０９２１５号公報 特開昭５７−７１４７号公報 特開平９−３２１４０８号公報 特開平１１−１２６９７８号公報 特開２００１−５３４１３号公報
ところで、上記電子装置において、配線層と電子部品との微細な接続のためには、多層配線層を構成する配線層のうち電子部品側の配線層には、微細加工に適した樹脂を用いることが求められる。一方で、上記半田ボール側の配線層には、微細加工に適した樹脂を用いることが要求されない場合も多い。その場合、電子装置の低コスト化を図るべく、半田ボール側の配線層には、比較的安価な樹脂を用いることが好ましい。
しかしながら、特許文献１の製造方法においては、上述のとおり、支持基板上に複数の配線層を順に積層することにより多層配線層を形成している。したがって、半田ボール側の配線層は、電子部品側の配線層よりも前に形成されることとなる。そのため、半田ボール側の配線層を構成する樹脂として、電子部品側の配線層を構成する樹脂よりも熱分解温度が低い樹脂を用いることができないという制約がある。かかる制約のために半田ボール側の配線層に用いる樹脂が限定され、それにより電子装置の低コスト化が妨げられている。
本発明によれば、
支持基板上に、第１の配線層を形成する第１配線層形成工程と、
前記第１の配線層上に電子部品を配置する工程と、
前記電子部品を配置する前記工程後、前記支持基板を除去する支持基板除去工程と、
前記支持基板除去工程よりも後に、前記第１の配線層の前記支持基板が設けられていた面上に、前記第１の配線層を構成する樹脂よりも熱分解温度が低い樹脂を用いて、第２の配線層を形成する第２配線層形成工程と、を含み、
前記第２配線層形成工程は、前記第１の配線層中に第１の導電プラグを形成する工程を含むことを特徴とする電子装置の製造方法が提供される。
この製造方法においては、電子部品が載置される第１の配線層を支持基板上に形成する一方で、第２の配線層を支持基板の除去後に形成している。これにより、第２の配線層を構成する樹脂として、第１の配線層を構成する樹脂よりも熱分解温度が低い樹脂を用いることができないという制約から免れることができる。したがって、第１の配線層には微細加工に適した樹脂を用い、一方で第２の配線層には比較的安価な樹脂を用いることが可能となる。
また、本発明によれば、
第１の配線層と、
前記第１の配線層の第１面上に実装している電子部品と、
前記第１の配線層の第２面上に設けられ、外部電極端子を有する第２の配線層と、
前記第１の配線層中に設けられた第１の導電プラグと、
前記第２の配線層中に設けられた第２の導電プラグと、
を備え、
前記第１の配線層を構成する樹脂は、前記第２の配線層を構成する樹脂よりも熱分解温度が高く、
前記第１の導電プラグ及び第２の導電プラグのうち少なくとも一部は、一体の導電プラグとして設けられており、その前記第２の配線層側の端面が、その反対側の端面よりも面積が大きい、電子装置が提供される。
この電子装置においては、第２の配線層を構成する樹脂として、第１の配線層を構成する樹脂よりも熱分解温度が低い樹脂を用いることができる。したがって、第１の配線層には微細加工に適した樹脂を用い、一方で第２の配線層には比較的安価な樹脂を用いることが可能となる。
本発明によれば、低コストながらも、配線層と電子部品との微細な接続を得られる電子装置およびその製造方法が実現される。
以下、図面を参照しつつ、本発明による電子装置およびその製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１実施形態）
図１は、本発明による電子装置の第１実施形態を示す断面図である。電子装置１は、配線層１０（第１の配線層）、および配線層２０（第２の配線層）を備えている。
配線層１０は、ビアプラグ１２ａ（第１の導電プラグ）、ビアプラグ１２ｂ、絶縁樹脂１４および導体配線１６（第１の配線）を有している。ビアプラグ１２ａ，１２ｂは、絶縁樹脂１４中に形成されている。図からわかるように、ビアプラグ１２ａは、配線層２０に近づくにつれて径が大きくなるテーパ状をしている。したがって、ビアプラグ１２ａの配線層２０側の端面の面積は、その反対側の端面すなわち後述するＩＣチップ３２，３６側の端面の面積よりも大きい。一方、ビアプラグ１２ｂは、配線層２０に近づくにつれて径が小さくなるテーパ状をしている。したがって、ビアプラグ１２ｂの配線層２０側の端面の面積は、その反対側の端面の面積よりも小さい。また、これらのビアプラグ１２ａ，１２ｂは、配線層１０の配線層２０側の面に露出している。
ビアプラグ１２ａ，１２ｂの導体は、例えば、Ｃｕ、Ｎｉ、ＡｕまたはＡｇである。絶縁樹脂１４は、例えば、ポリイミド樹脂、ＰＢＯ（ポリベンゾオキサゾール）樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂、カルド樹脂（カルド型ポリマー）またはエポキシ樹脂である。ポリイミド樹脂は、感光性ポリイミド樹脂であってもよいし、非感光性ポリイミド樹脂であってもよい。絶縁樹脂１４上には、ビアプラグ１２ａ，１２ｂに接続された導体配線１６が形成されている。
配線層１０の上面（第１面）上には、ＩＣチップ３２，３６（電子部品）が載置されている。これらのＩＣチップ３２，３６は、それぞれバンプ３３，３７を介して導体配線１６にフリップチップ接続されている。ＩＣチップ３２と配線層１０との間の間隙には、アンダーフィル樹脂３４が充填されている。同様に、ＩＣチップ３６と配線層１０との間の間隙には、アンダーフィル樹脂３８が充填されている。ＩＣチップ３６は複数設けられており、それらは互いに積層されている。ＩＣチップ３２およびＩＣチップ３６は、例えば、それぞれＣＰＵおよび積層メモリである。積層メモリとは、ＩＣチップ（メモリ）を三次元的に積層し、チップ（メモリ）間を電気的に接続したものである。
また、ＩＣチップ３２，３６は、配線層１０上に形成された封止樹脂５２によって覆われている。より詳細には、ＩＣチップ３２の側面、ならびにＩＣチップ３６の側面および上面が封止樹脂５２によって覆われている。
配線層１０の下面（第２面）上には、配線層２０が形成されている。配線層２０は、平面視での面積が配線層１０よりも大きく、配線層１０より外側まで延在している。すなわち、配線層２０は、配線層１０からはみ出している。
配線層２０は、ビアプラグ２２ａ（第２の導電プラグ）、ビアプラグ２２ｂおよび絶縁樹脂２４を有している。ビアプラグ２２ａ，２２ｂは、絶縁樹脂２４中に形成されている。これらのビアプラグ２２ａ，２２ｂは、それぞれ上述のビアプラグ１２ａ，１２ｂと接続されている。ビアプラグ２２ａはビアプラグ１２ａと一体に形成されており、これらのビアプラグ１２ａ，２２ａによってビアプラグ１２（配線層間ビアプラグ）が構成されている。換言すれば、ビアプラグ１２のうち配線層１０中に設けられた部分がビアプラグ１２ａに相当し、配線層２０中に設けられた部分がビアプラグ２２ａに相当する。
図からわかるように、ビアプラグ２２ａ，２２ｂは、配線層１０に近づくにつれて径が小さくなるテーパ状をしている。したがって、ビアプラグ２２ａ，２２ｂの配線層１０側の端面の面積は、その反対側の端面すなわち後述する半田ボール６０側の端面の面積よりも小さい。また、ビアプラグ１２ａ，２２ａは上述のとおり一体に形成されているため、ビアプラグ１２ａ，２２ａのそれぞれビアプラグ２２ａ，１２ａに接する端面は、面積が互いに等しい。ビアプラグ２２ａ，２２ｂの導体は、ビアプラグ１２ａ，１２ｂと同様、例えばＣｕ、Ｎｉ、ＡｕまたはＡｇである。また、絶縁樹脂２４は、例えば、エポキシ樹脂等である。上述の配線層１０および配線層２０からなる配線体は、電子装置１においてインターポーザとして機能する。
配線層１０を構成する絶縁樹脂１４の熱分解温度は、配線層２０を構成する絶縁樹脂２４の熱分解温度よりも高い。絶縁樹脂１４としてＰＢＯ樹脂を用いた場合、その熱分解温度は例えば５４０℃である。また、絶縁樹脂２４としてエポキシ樹脂を用いた場合、その熱分解温度は例えば３１０℃である。ここで、熱分解温度とは、１０℃／分の昇温速度で熱天秤を用いて測定したときに、樹脂の重量が５重量％減となるときの温度である。なお、絶縁樹脂１４，２４として同種類の樹脂（例えばエポキシ樹脂）を用いる場合も、前者の方が後者よりも熱分解温度が高くなるようにする。
配線層２０のうち配線層１０よりも外側の部分上には、第２の電子部品として、ＩＣチップ４２および受動部品４４が載置されている。受動部品４４は、例えば、デカップリングキャパシタ等のキャパシタである。ＩＣチップ４２は、封止樹脂５４によって覆われている。受動部品４４は、配線層２０の上記外側の部分上に設けられた樹脂５６によって覆われている。樹脂５６は、封止樹脂５４と同じ樹脂であってもよいし、異なる樹脂であってもよい。
また、配線層２０は、多層配線構造を有しており、複数の層に設けられた導体配線２６と、相異なる層の導体配線２６どうしを接続するビアプラグ２８とを有している。さらに、配線層２０は、最下層の導体配線２６に接続された半田ボール６０を有している。半田ボール６０は、一部がソルダーレジスト６２中に埋没している。この半田ボール６０は、電子装置１の外部接続端子として機能する。
図２を参照しつつ、配線層１０と配線層２０との界面付近の構造の一例を説明する。本例においては、ビアプラグ１２を覆うように密着金属膜７２（第２の密着金属膜）が形成されている。すなわち、この密着金属膜７２は、ビアプラグ１２ａ，２２ａを一括して覆っている。また、導体配線１６のビアプラグ１２ａに接する面上にも、密着金属膜７４（第１の密着金属膜）が形成されている。密着金属膜７２は、ビアプラグ１２ａ上で密着金属膜７４に接している。これにより、密着金属膜７２は、その一部が絶縁樹脂１４または密着金属膜７４に接した構成となっている。さらに、ビアプラグ２８を覆うように密着金属膜７５が形成されている。この密着金属膜７５は、ビアプラグ２８上で導体配線２６に接している。
密着金属膜７２，７４は、Ｔｉを含む膜（例えば、Ｔｉ、ＴｉＮまたはＴｉＷ等）、またはＣｒ膜であることが好ましい。
図３〜図７を参照しつつ、本発明による電子装置の製造方法の第１実施形態として、電子装置１の製造方法を説明する。詳細な説明に先立って、図３（ａ）〜図３（ｅ）を用いて、本製造方法の概要を説明する。まず、図３（ａ）に示すように、支持基板９０上に配線層１０を形成する（第１配線層形成工程）。支持基板９０としては、シリコン基板、セラミック基板、ガラス基板または金属基板等を用いることができる。
次に、図３（ｂ）に示すように、配線層１０上にＩＣチップ３２，３６を載置する（電子部品載置工程）。さらに、図３（ｃ）に示すように、ＩＣチップ３２，３６を覆うように、配線層１０上に封止樹脂５２を形成する（封止樹脂形成工程）。続いて、図３（ｄ）に示すように、支持基板９０を除去する（支持基板除去工程）。その後、図３（ｅ）に示すように、配線層１０の下面上に、配線層２０を形成する（第２配線層形成工程）。最後に、図示を省略するが、半田ボール６０を形成することにより、図１に示す電子装置１を得る。
続いて、図４〜図７を用いて、本製造方法を詳細に説明する。まず、支持基板９０上に絶縁樹脂１４を形成し、その中にビアプラグ１２ｂを形成する。その後、絶縁樹脂１４上に導体配線１６を形成する（図４（ａ））。次に、導体配線１６上にＩＣチップ３２，３６をフリップチップ実装する（図４（ｂ））。続いて、ＩＣチップ３２，３６を覆うように、配線層１０上に封止樹脂５２を形成する。封止樹脂５２の形成は、例えば、モールド成型、印刷法またはポッティング法により行うことができる（図５（ａ））。その後、ビアプラグ１２ｂが露出するように、支持基板９０を除去する（図５（ｂ））。
次に、支持基板９０が設けられていた、配線層１０の下面上に、当該配線層１０より外側まで延在するように絶縁樹脂２４を形成する。このとき、絶縁樹脂２４として、例えば絶縁フィルムを用いることができる。続いて、絶縁樹脂２４の配線層１０よりも外側の部分上に、ＩＣチップ４２および受動部品４４を実装する。その後、ＩＣチップ４２を覆うように封止樹脂５４を形成する（図６（ａ））。次に、絶縁樹脂２４の上記外側の部分上の隙間を埋めるように、樹脂５６を形成する。これにより、受動部品４４が樹脂５６で覆われる（図６（ｂ））。
次に、ビアプラグ１２用のビアホール６８ａ、およびビアプラグ２２ｂ用のビアホール６８ｂを形成する。このとき、ビアホール６８ａは、絶縁樹脂２４だけでなく絶縁樹脂１４をも貫通するように形成される（図７（ａ））。続いて、ビアホール６８ａ，６８ｂを埋めるように、ビアプラグ１２およびビアプラグ２２ｂを形成する。このように、本実施形態では、配線層２０を形成する工程において、ビアプラグ１２ａ，２２ａが一体のビアプラグ１２として同時に形成される。
その後、絶縁樹脂２４上に、ビルドアップ配線層を形成する。例えば、エポキシ樹脂等の絶縁樹脂層中に、セミアディティブ法による導体配線２６、およびレーザ加工によるビアプラグ２８を交互に形成すればよい。これにより、配線層２０が形成される（図７（ｂ））。その後、ソルダーレジスト６２および半田ボール６０を形成することにより、図１の電子装置１が得られる。
以上の説明から明らかなように、ビアプラグ１２ｂは各図中の上側から形成されたビアホール中に設けられる一方で、ビアプラグ１２ａ，２２ａ，２２ｂは下側から形成されたビアホール中に設けられる。これに伴い、上述したとおり、ビアプラグ１２ｂのＩＣチップ３２，３６側の端面はその反対側の端面よりも面積が大きく、ビアプラグ１２ａ，２２ａ，２２ｂの半田ボール６０側の端面はその反対側の端面よりも面積が大きくなっている。
本実施形態の効果を説明する。上記製造方法においては、ＩＣチップ３２，３６が載置される配線層１０を支持基板９０上に形成する一方で、配線層２０を支持基板９０の除去後に形成している。これにより、絶縁樹脂２４として、絶縁樹脂１４よりも熱分解温度が低い樹脂を用いることができないという制約から免れることができる。したがって、絶縁樹脂１４としては微細加工に適した樹脂を用い、一方で絶縁樹脂２４としては比較的安価な樹脂を用いることが可能となる。これにより、低コストながらも、配線層１０とＩＣチップ３２，３６との微細な接続を得られる電子装置１の製造方法が実現されている。
さらに、配線層１０ではなく配線層２０を形成する際に、配線層１０中に設けられるビアプラグ１２ａを形成している。これにより、配線層２０中に設けられる導電部材（本実施形態においてはビアプラグ２２ａ，２２ｂ）と同時にビアプラグ１２ａを形成できるため、工程数の削減が可能となる。また、こうすることにより、ビアホールの形成が容易になるという効果も得られる。この点について図７（ａ）を用いて説明すると、ビアホール６８ｂは、既に形成されているビアプラグ１２ｂと接続される必要があるため、高い位置精度が要求される。その一方、ビアホール６８ａは、ビアプラグ１２ｂよりも広い面積を有する導体配線１６に接続されればよいため、ビアホール６８ｂ程には高い位置精度が要求されない。したがって、ビアプラグ１２ａをビアプラグ２２ａと同時に形成することにより、ビアホールを容易に形成することができるのである。
支持基板９０を除去する際に、ビアプラグ１２ｂを露出させている（図５（ｂ）参照）。このため、支持基板９０を除去した直後に、このビアプラグ１２ｂを端子として用いて電気的な試験を行うことができる。これにより、製造途中の電子装置に不具合がある場合に、それを早い段階で知ることが可能となる。ただし、かかるビアプラグ１２ｂを設けることは必須ではない。すなわち、配線層２０を形成する際に、配線層１０中の全てのビアプラグを形成するようにしてもよい。
配線層２０が配線層１０より外側まで延在している。これにより、配線層１０の面積を小さく抑えつつ、半田ボール６０が設けられる面（すなわち配線層２０の下面）の面積を充分に大きくできる。このため、コストの増大を招くことなく、電子装置１を他の電子装置やマザーボード等に容易に実装することができる。これに対して、配線層１０および配線層２０の面積が互いに等しい場合に、実装容易性を高めるべく配線層２０の面積を大きくしようとすれば、それに伴って配線層１０の面積も大きくせざるを得ない。すると、配線層１０には微細加工に適した比較的高価な樹脂が用いられるため、電子装置１の製造コストが増大してしまう。一方、低コスト化を図るべく配線層１０の面積を小さくすれば、配線層２０の面積も小さくなり、実装容易性が損なわれてしまう。本実施形態によれば、かかるディレンマを解消し、低コストおよび実装容易性を両立させることができる。
剛性の高い支持基板９０上にて導体配線１６の配線パターンを形成しているので、微細な導体配線１６を得ることができる。また、支持基板９０上で配線層１０とＩＣチップ３２，３６とを接合しているので、配線層１０とＩＣチップ３２，３６とを微細ピッチでバンプ接続することができる。このことは、配線層数の減少、およびＩＣチップ３２，３６のサイズの縮小につながる。
さらに、支持基板９０を除去した後に配線層２０を形成しているので、配線層２０を構成する絶縁樹脂２４を絶縁樹脂１４に比べて厚く形成することができる。これにより、絶縁樹脂２４の応力緩和機能が高まり、電子装置１の信頼性向上につながる。
第２配線層形成工程においては、第１配線層形成工程において形成される配線層１０を構成する絶縁樹脂１４よりも熱分解温度が低い樹脂が、配線層２０を構成する絶縁樹脂２４として用いられている。これにより、配線層２０を配線層１０上に好適に形成することができる。
電子装置１においては、配線層２０を構成する絶縁樹脂２４として、配線層１０を構成する絶縁樹脂１４よりも熱分解温度が低い樹脂を用いることができる。したがって、絶縁樹脂１４としては微細加工に適した樹脂を用い、一方で絶縁樹脂２４としては比較的安価な樹脂を用いることが可能となる。これにより、低コストながらも、配線層１０とＩＣチップ３２，３６との微細な接続を得られる電子装置１が実現されている。
さらに、電子装置１においては、配線層１０と配線層２０とが直接に接しており、これらの層の間にコア層が設けられていない。コア層に形成されるビアプラグは、一般に、通常の配線層に形成されるビアプラグに比べると微細化するのが困難であるため、電子装置全体の微細化を妨げてしまうという問題がある。この点、電子装置１においては、コア層が設けられていないため、かかる問題は生じない。
ＩＣチップ３２，３６を覆うように封止樹脂５２が設けられている。これにより、支持基板９０が除去された後も配線体の形状を保持することができる。このため、半田ボール６０について高いコプラナリティが得られる。特に本実施形態においては、配線層２０の配線層１０よりも外側の部分上にも、樹脂５６が形成されている。これにより、かかる効果が一層高められている。
支持基板９０としてシリコン基板を用いた場合、絶縁基板を用いる場合に比して、熱膨張の影響を小さく抑えることができる。これにより、配線層１０とＩＣチップ３２，３６との接続を一層微細化することができる。
絶縁樹脂１４としてポリイミド樹脂、ＰＢＯ樹脂、ＢＣＢ樹脂またはカルド樹脂を用いた場合、微細加工に適した絶縁樹脂１４が実現される。また、絶縁樹脂２４としてエポキシ樹脂を用いた場合、低コストで絶縁樹脂２４を得ることができる。
ビアプラグ１２を覆うように密着金属膜７２が設けられている（図２参照）。これにより、ビアプラグ１２と絶縁樹脂１４，２４との間で強固な結合が得られる。また、導体配線１６のビアプラグ１２に接する面上に密着金属膜７４が設けられている（図２参照）。これにより、導体配線１６と絶縁樹脂１４との間で強固な結合が得られる。さらに、ビアプラグ２８を覆うように密着金属膜７５が設けられている（図２参照）。これにより、ビアプラグ２８と絶縁樹脂２４との間で強固な結合が得られる。これらは、電子装置１の信頼性の向上に寄与する。密着金属膜７２，７４，７５がＴｉを含んでいるか、Ｃｒからなる場合、樹脂に対する特に高い密着性を得ることができる。
配線層２０のうち配線層１０よりも外側の部分上に、ＩＣチップ４２および受動部品４４が載置されている。これにより、電子装置１の一層の高機能化・高性能化を図ることができる。
（第２実施形態）
図８は、本発明による電子装置の第２実施形態を示す断面図である。電子装置２は、配線層１０（第１の配線層）、および配線層８０（第２の配線層）を備えている。配線層１０の構成は、ビアプラグ１２ｂが設けられていない点を除いて、図１で説明したものと同様である。
配線層８０は、配線層１０の下面上に形成され、配線層１０より外側まで延在している。この配線層８０は、ソルダーレジスト８４と、その中に形成された導体配線８６（第２の配線）とを有している。導体配線８６は、ビアプラグ１２ａに接続されている。これらの導体配線８６およびビアプラグ１２ａは、一体に形成されている。ソルダーレジスト８４としては、絶縁樹脂１４よりも熱分解温度が低い樹脂が用いられる。この配線層８０中には、導体配線８６に接続されたビアプラグ８２（第２の導電プラグ）が形成されている。このビアプラグ８２は、半田ボール６０の一部分、具体的には半田ボール６０のうちソルダーレジスト８４中に埋没している部分に相当する。図からわかるように、ビアプラグ８２は、配線層１０に近づくにつれて径が小さくなるテーパ状をしている。したがって、ビアプラグ８２の配線層１０側の端面の面積は、その反対側の端面の面積よりも小さい。
さらに、配線層１０の下面にＩＣチップ９２がフリップチップ実装されている。つまり、当該下面にバンプ９３を介してＩＣチップ９２が接続され、配線層１０とＩＣチップ９２との間の間隙にアンダーフィル樹脂９４が充填されている。
配線層８０のうち配線層１０よりも外側の部分上には、樹脂５６が形成されている。本実施形態において樹脂５６は、封止樹脂５２の側面および上面の双方を覆っている。
図９〜図１２を参照しつつ、本発明による電子装置の製造方法の第２実施形態として、電子装置２の製造方法を説明する。まず、支持基板９０上に、絶縁樹脂１４および導体配線１６を形成する（図９（ａ））。続いて、導体配線１６上にＩＣチップ３２，３６をフリップチップ実装する（図９（ｂ））。
次に、ＩＣチップ３２，３６を覆うように、配線層１０上に封止樹脂５２を形成する（図１０（ａ））。その後、支持基板９０を除去する。続いて、配線層１０の下面上に、当該配線層１０より外側まで延在するように支持シート９１を形成する（図１０（ｂ））。
次に、封止樹脂５２を覆うようにして、支持シート９１の配線層１０よりも外側の部分上に樹脂５６を形成する（図１１（ａ））。その後、支持シート９１を剥離する（図１１（ｂ））。次に、ビアプラグ１２ａ用のビアホール６９を形成する（図１１（ｃ））。続いて、ビアホール６９を埋めるように、ビアプラグ１２ａおよび導体配線８６を形成する。このように、本実施形態では、配線層８０を形成する工程において、ビアプラグ１２ａおよび導体配線８６が一体の導電部材として同時に形成される。
その後、導体配線８６を覆うようにソルダーレジスト８４を形成する。さらに、ソルダーレジスト８４をパターニングし、半田ボール６０が形成される部分およびＩＣチップ９２が実装される部分を開口する（図１２（ａ））。これにより、配線層８０が形成される。続いて、配線層１０の下面にＩＣチップ９２をフリップチップ実装する（図１２（ｂ））。その後、半田ボール６０を形成することにより、図８の電子装置２が得られる。
本実施形態は、上述した第１実施形態が奏する効果に加えて、以下の効果を奏することができる。配線層８０を構成する樹脂としてソルダーレジスト８４が用いられているため、電子装置２の一層の低コスト化を図ることができる。さらに、配線層１０の上面だけでなく下面にも電子部品（ＩＣチップ９２）が実装されている。これにより、電子装置２の一層の高機能化・高性能化を図ることができる。なお、図８においてはバンプ９３が導体配線８６を介してビアプラグ１２ａに接続されているが、バンプ９３は直接にビアプラグ１２ａに接続されてもよい。
（第３実施形態）
図１３は、本発明による電子装置の第３実施形態を示す断面図である。電子装置３は、配線層１０、および配線層８０を備えている。電子装置３は、配線層８０が多層配線構造を有している点で、図８の電子装置２と相違する。本実施形態において配線層８０は、配線層１０の下面上に設けられた絶縁樹脂８４ａと、その上に設けられたソルダーレジスト８４ｂとを含んでいる。
本実施形態の配線層８０中には、複数の層に設けられた導体配線８６と、導体配線８６に接続されたビアプラグ８３（第２の導電プラグ）とが形成されている。図からわかるように、ビアプラグ８３は、配線層１０に近づくにつれて径が小さくなるテーパ状をしている。したがって、ビアプラグ８３の配線層１０側の端面の面積は、その反対側の端面の面積よりも小さい。電子装置３のその他の構成は、電子装置２と同様である。
図１４（ａ）および図１４（ｂ）を参照しつつ、本発明による電子装置の製造方法の第３実施形態として、電子装置３の製造方法を説明する。まず、図９〜図１１で説明したのと同様にして、図１１（ｂ）に示す構造体を準備する。
次に、ビアプラグ１２ａと１層目の導体配線８６とを同時に形成する。その後、導体配線８６を覆うように絶縁樹脂８４ａを形成する。さらに、絶縁樹脂８４ａ中に、導体配線８６に接続されるようにビアプラグ８３を形成する。続いて、ビアプラグ８３に接続されるように、絶縁樹脂８４ａ上に２層目の導体配線８６を形成する。その後、それを覆うようにソルダーレジスト８４ｂを形成する。
次に、ソルダーレジスト８４ｂをパターニングし、半田ボール６０が形成される部分およびＩＣチップ９２が実装される部分を開口する（図１４（ａ））。これにより、配線層８０が形成される。続いて、絶縁樹脂８４ａ上にＩＣチップ９２をフリップチップ実装する（図１４（ｂ））。その後、半田ボール６０を形成することにより、図１３の電子装置３が得られる。本実施形態においても、第２実施形態と同様の効果が奏される。なお、図１３においてはバンプ９３が導体配線８６を介してビアプラグ８３に接続されているが、バンプ９３は直接にビアプラグ８３に接続されてもよい。
本発明による電子装置およびその製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においては、第１および第２の配線層によって構成される配線体の上面または下面に載置される電子部品としてＩＣチップを例示した。しかし、当該電子部品はコンデンサ等の受動部品であってもよい。また、電子装置に電子部品を設けることは必須ではない。
上記実施形態においては電子装置に半田ボールが設けられた例を示したが、半田ボールを設けることは必須ではない。半田ボールが設けられていない場合、導体配線のランド部分が外部電極端子に相当する。図１の電子装置１を例にとると、導体配線２６のうち半田ボール６０が接続されている部分がランド部分である。
上記実施形態においては、第２の配線層が第１の配線層より外側まで延在している構造を例示した。しかし、かかる構造は必須ではなく、第１および第２の配線層は、平面視での面積が互いに等しくてもよい。
第１および第２の配線層間の界面付近の構造についても、図２に示したものに限らず、様々な変形が可能である。例えば、上記実施形態においては、各ビアプラグの構造として、ビアホールの全体に導電材料が埋め込まれたものを例示した。しかし、ビアホールの一部に導電材料が埋め込まれた構造であってもよい。一例として、図２においてビアプラグ１２，２８に当該構造を適用した場合を図１５に示す。なお、ビアホールの一部に導電材料が埋め込まれている場合であっても、ビアプラグの端面の面積は、当該端面の外周で囲まれた領域の面積として定義される。したがって、ビアホールの大きさが等しい限り、その全体に導電材料が埋め込まれている場合と一部にのみ埋め込まれている場合とで、端面の面積に相違はない。
また、図１６に示すように、ビアプラグ１２ａおよび導体配線８６を一括して覆うように密着金属膜７６（第２の密着金属膜）が設けられていてもよい。密着金属膜７６は、ビアプラグ１２ａ上で密着金属膜７４に接している。これにより、密着金属膜７６は、その全体が絶縁樹脂１４または密着金属膜７４に接した構成となっている。このように密着金属膜７６を設けることにより、ビアプラグ１２ａと絶縁樹脂１４との間で強固な結合が得られる。さらに、同図においては、ビアプラグ８３（図１３参照）を覆うように密着金属膜７３が設けられている。密着金属膜７３は、ビアプラグ８３上で導体配線８６に接している。このように密着金属膜７３を設けることにより、ビアプラグ８３と絶縁樹脂８４ａとの間で強固な結合が得られる。密着金属膜７３，７６としては、上述の密着金属膜７２，７４，７５と同様の金属膜を用いることができる。
本発明による電子装置の第１実施形態を示す断面図である。 第１の配線層と第２の配線層との界面付近の構造の一例を説明するための断面図である。 （ａ）〜（ｅ）は、本発明による電子装置の製造方法の第１実施形態の概要を示す工程図である。 （ａ）および（ｂ）は、本発明による電子装置の製造方法の第１実施形態を示す工程図である。 （ａ）および（ｂ）は、本発明による電子装置の製造方法の第１実施形態を示す工程図である。 （ａ）および（ｂ）は、本発明による電子装置の製造方法の第１実施形態を示す工程図である。 （ａ）および（ｂ）は、本発明による電子装置の製造方法の第１実施形態を示す工程図である。 本発明による電子装置の第２実施形態を示す断面図である。 （ａ）および（ｂ）は、本発明による電子装置の製造方法の第２実施形態を示す工程図である。 （ａ）および（ｂ）は、本発明による電子装置の製造方法の第２実施形態を示す工程図である。 （ａ）〜（ｃ）は、本発明による電子装置の製造方法の第２実施形態を示す工程図である。 （ａ）および（ｂ）は、本発明による電子装置の製造方法の第２実施形態を示す工程図である。 本発明による電子装置の第３実施形態を示す断面図である。 （ａ）および（ｂ）は、本発明による電子装置の製造方法の第３実施形態を示す工程図である。 実施形態の変形例を説明するための断面図である。 実施形態の変形例を説明するための断面図である。
符号の説明
１ 電子装置
２ 電子装置
３ 電子装置
１０ 配線層
１２ ビアプラグ
１２ａ ビアプラグ
１２ｂ ビアプラグ
１４ 絶縁樹脂
１６ 導体配線
２０ 配線層
２２ａ ビアプラグ
２２ｂ ビアプラグ
２４ 絶縁樹脂
２６ 導体配線
２８ ビアプラグ
３２ ＩＣチップ
３３ バンプ
３４ アンダーフィル樹脂
３６ ＩＣチップ
３７ バンプ
３８ アンダーフィル樹脂
４２ ＩＣチップ
４４ 受動部品
５２ 封止樹脂
５４ 封止樹脂
５６ 樹脂
６０ 半田ボール
６２ ソルダーレジスト
６８ａ ビアホール
６８ｂ ビアホール
６９ ビアホール
７２ 密着金属膜
７３ 密着金属膜
７４ 密着金属膜
７５ 密着金属膜
７６ 密着金属膜
８０ 配線層
８２ ビアプラグ
８３ ビアプラグ
８４ ソルダーレジスト
８４ａ 絶縁樹脂
８４ｂ ソルダーレジスト
８６ 導体配線
９０ 支持基板
９１ 支持シート
９２ ＩＣチップ
９３ バンプ
９４ アンダーフィル樹脂

Claims (5)

  1. 支持基板上に、第１の配線層を形成する第１配線層形成工程と、
    前記第１の配線層上に電子部品を配置する工程と、
    前記電子部品を配置する前記工程後、前記支持基板を除去する支持基板除去工程と、
    前記支持基板除去工程よりも後に、前記第１の配線層の前記支持基板が設けられていた面上に、前記第１の配線層を構成する樹脂よりも熱分解温度が低い樹脂を用いて、第２の配線層を形成する第２配線層形成工程と、を含み、
    前記第２配線層形成工程は、前記第１の配線層中に第１の導電プラグを形成する工程を含むことを特徴とする電子装置の製造方法。
  2. 請求項１に記載の電子装置の製造方法において、
    前記電子部品載置工程と前記支持基板除去工程との間に、前記電子部品を覆うように前記第１の配線層上に封止樹脂を形成する封止樹脂形成工程を含む、電子装置の製造方法。
  3. 請求項１または２に記載の電子装置の製造方法において、
    前記第２配線層形成工程は、前記第２の配線層中に設けられる第２の導電プラグを形成する工程を含み、
    前記第１および第２の導電プラグは、一体の導電プラグとして同時に形成される、電子装置の製造方法。
  4. 請求項１または２に記載の電子装置の製造方法において、
    前記第２配線層形成工程は、前記第２の配線層中に設けられる配線を形成する工程を含み、
    前記第１の導電プラグおよび前記配線は、一体の導電部材として同時に形成される、電子装置の製造方法。
  5. 請求項１乃至４いずれか１項に記載の電子装置の製造方法において、
    前記支持基板はシリコン基板である、電子装置の製造方法。
JP2006271164A 2006-10-02 2006-10-02 電子装置の製造方法 Active JP4956128B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006271164A JP4956128B2 (ja) 2006-10-02 2006-10-02 電子装置の製造方法
US11/856,730 US8685796B2 (en) 2006-10-02 2007-09-18 Electronic device and method of manufacturing the same
CNB2007101499712A CN100555590C (zh) 2006-10-02 2007-10-08 电子器件制造方法
CN2009101518110A CN101604682B (zh) 2006-10-02 2007-10-08 电子器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006271164A JP4956128B2 (ja) 2006-10-02 2006-10-02 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008091640A JP2008091640A (ja) 2008-04-17
JP4956128B2 true JP4956128B2 (ja) 2012-06-20

Family

ID=39260335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006271164A Active JP4956128B2 (ja) 2006-10-02 2006-10-02 電子装置の製造方法

Country Status (3)

Country Link
US (1) US8685796B2 (ja)
JP (1) JP4956128B2 (ja)
CN (2) CN100555590C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9607919B2 (en) 2014-03-04 2017-03-28 Amkor Technology, Inc. Semiconductor device with thin redistribution layers

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579215B2 (en) * 2007-03-30 2009-08-25 Motorola, Inc. Method for fabricating a low cost integrated circuit (IC) package
KR101660430B1 (ko) * 2009-08-14 2016-09-27 삼성전자 주식회사 반도체 패키지
JP5372579B2 (ja) * 2009-04-10 2013-12-18 新光電気工業株式会社 半導体装置及びその製造方法、並びに電子装置
US8710639B2 (en) 2010-04-08 2014-04-29 Nec Corporation Semiconductor element-embedded wiring substrate
US20120248621A1 (en) * 2011-03-31 2012-10-04 S.O.I.Tec Silicon On Insulator Technologies Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
US8338294B2 (en) 2011-03-31 2012-12-25 Soitec Methods of forming bonded semiconductor structures including two or more processed semiconductor structures carried by a common substrate, and semiconductor structures formed by such methods
TWI517226B (zh) * 2011-03-31 2016-01-11 索泰克公司 形成包含由一共同底材承載之兩個或以上已處理半導體構造之黏附半導體構造之方法及應用此等方法所形成之半導體構造
US9881894B2 (en) 2012-03-08 2018-01-30 STATS ChipPAC Pte. Ltd. Thin 3D fan-out embedded wafer level package (EWLB) for application processor and memory integration
JP5968736B2 (ja) 2012-09-14 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置
US10418298B2 (en) * 2013-09-24 2019-09-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual fan-out semiconductor package
TWI581388B (zh) * 2015-01-30 2017-05-01 力成科技股份有限公司 半導體封裝結構
CN105931997B (zh) * 2015-02-27 2019-02-05 胡迪群 暂时性复合式载板
KR101685849B1 (ko) * 2015-11-04 2016-12-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 모듈 제조 방법 및 이를 이용한 반도체 패키지 모듈
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US11139260B2 (en) * 2019-09-17 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Plurality of stacked pillar portions on a semiconductor structure

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577147A (en) 1980-06-17 1982-01-14 Citizen Watch Co Ltd Mounting construction of semiconductor device
JP2842378B2 (ja) 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
JPH11126978A (ja) 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
JP2001053413A (ja) 1999-08-16 2001-02-23 Sony Corp 電子部品内蔵基板および多層電子部品内蔵基板ならびにそれらの製造方法
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP2001185653A (ja) * 1999-10-12 2001-07-06 Fujitsu Ltd 半導体装置及び基板の製造方法
US6551856B1 (en) * 2000-08-11 2003-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming copper pad redistribution and device formed
JP2003051569A (ja) * 2001-08-03 2003-02-21 Seiko Epson Corp 半導体装置及びその製造方法
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
JP3773896B2 (ja) 2002-02-15 2006-05-10 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7579251B2 (en) * 2003-05-15 2009-08-25 Fujitsu Limited Aerosol deposition process
JP2005063987A (ja) * 2003-08-08 2005-03-10 Ngk Spark Plug Co Ltd 配線基板の製造方法、及び配線基板
US6838332B1 (en) * 2003-08-15 2005-01-04 Freescale Semiconductor, Inc. Method for forming a semiconductor device having electrical contact from opposite sides
WO2005029578A1 (en) 2003-09-24 2005-03-31 Koninklijke Philips Electronics N.V. Semiconductor device, method of manufacturing same, identification label and information carrier
JP2005340655A (ja) * 2004-05-28 2005-12-08 Shinko Electric Ind Co Ltd 半導体装置の製造方法および半導体基板の支持構造体
JP2005353837A (ja) * 2004-06-10 2005-12-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008532307A (ja) * 2005-03-02 2008-08-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体パッケージ及び作成パッケージを製造する方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9607919B2 (en) 2014-03-04 2017-03-28 Amkor Technology, Inc. Semiconductor device with thin redistribution layers
US9818708B2 (en) 2014-03-04 2017-11-14 Amkor Technology, Inc. Semiconductor device with thin redistribution layers
US10269744B2 (en) 2014-03-04 2019-04-23 Amkor Technology, Inc. Semiconductor device with thin redistribution layers
US10804232B2 (en) 2014-03-04 2020-10-13 Amkor Technnlogy, Inc. Semiconductor device with thin redistribution layers
US11270965B2 (en) 2014-03-04 2022-03-08 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device with thin redistribution layers

Also Published As

Publication number Publication date
CN101159239A (zh) 2008-04-09
CN101604682A (zh) 2009-12-16
US20080079157A1 (en) 2008-04-03
CN101604682B (zh) 2011-10-26
JP2008091640A (ja) 2008-04-17
CN100555590C (zh) 2009-10-28
US8685796B2 (en) 2014-04-01

Similar Documents

Publication Publication Date Title
JP4956128B2 (ja) 電子装置の製造方法
US10879227B2 (en) Electronic device
JP4790297B2 (ja) 半導体装置およびその製造方法
JP2008091639A (ja) 電子装置およびその製造方法
US8179689B2 (en) Printed circuit board, method of fabricating printed circuit board, and semiconductor device
US8168475B2 (en) Semiconductor package formed within an encapsulation
JP2005327984A (ja) 電子部品及び電子部品実装構造の製造方法
JP2018137474A (ja) 電子装置
JP4061506B2 (ja) 半導体装置の製造方法
US7667144B2 (en) Circuit board and method of fabricating the same
JP5607692B2 (ja) 電子装置
JP7197448B2 (ja) 電子装置
JP6335265B2 (ja) 電子装置
JP2019036742A (ja) 電子装置
JP2014096609A (ja) 電子装置
JP2018050077A (ja) 電子装置
JP2015146467A (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120316

R150 Certificate of patent or registration of utility model

Ref document number: 4956128

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350