JP2017034109A - プリント配線板および半導体パッケージ - Google Patents

プリント配線板および半導体パッケージ Download PDF

Info

Publication number
JP2017034109A
JP2017034109A JP2015153209A JP2015153209A JP2017034109A JP 2017034109 A JP2017034109 A JP 2017034109A JP 2015153209 A JP2015153209 A JP 2015153209A JP 2015153209 A JP2015153209 A JP 2015153209A JP 2017034109 A JP2017034109 A JP 2017034109A
Authority
JP
Japan
Prior art keywords
wiring board
layer
pad
printed wiring
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015153209A
Other languages
English (en)
Inventor
一輝 梶原
Kazuki Kajiwara
一輝 梶原
武馬 足立
Takema Adachi
武馬 足立
輝幸 石原
Teruyuki Ishihara
輝幸 石原
航 中村
Wataru Nakamura
航 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2015153209A priority Critical patent/JP2017034109A/ja
Publication of JP2017034109A publication Critical patent/JP2017034109A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Abstract

【課題】キャビティ付きプリント配線板の導電体の接続部分の接続信頼性の向上。【解決手段】実施形態のプリント配線板は、第1面3Fを有するビルドアップ配線層3と、ビルドアップ配線層3の第1面3Fに形成される第1パッド22および第2パッド24と、ビルドアップ配線層3の第1面3Fを覆うと共に第1パッド22の一部を露出する第1開口7aと第2パッド24の一部を露出する第2開口7bとを具備するソルダーレジスト層7と、ソルダーレジスト層7上に形成され、第1開口7aの全部を露出するキャビティ5と第2パッド24の一部を露出する第3開口10aとを具備するモールド樹脂層10と、第2パッド24上の第3開口10a内にめっき膜により形成される導体ポスト14とを有している。そして、第2パッド24との接続部における導体ポスト14の径は、第2開口7bの径よりも小さい。【選択図】図1

Description

本発明はプリント配線板およびプリント配線板を有する半導体パッケージに関する。
特許文献1は、半導体チップが実装されるチップ内蔵基板を開示している。特許文献1のチップ内蔵基板は、はんだボールなどの接続部材で互いに接続されている2つの基板を有している。各基板の表面には、銅からなるパターン配線およびソルダーレジスト層が形成されている。ソルダーレジスト層の開口部に露出するパターン配線上にニッケルおよび金により接続層が形成され、この接続層に接続部材が接続されている。
国際公開第2007/069606号
特許文献1の開示のように2つの基板が接続される構造では、周囲の温度変化などにより基板それぞれに反りが生じることがある。それにより、接続部材に応力が生じると考えられる。この応力は接続部材と各基板との接続部に集中すると推察される。特許文献1のチップ内蔵基板では、基板との接続部付近の接続部材および接続層はソルダーレジスト層に周囲を覆われている。一方、接続部材の他の部分は別の樹脂絶縁層に周囲を覆われている。そのため、接続部材を覆う材料による応力の緩和作用は少ないと考えられる。接続部材と基板との接続部の耐久性が低いと予想される。
本発明のプリント配線板は、樹脂絶縁層と導体層とを交互に積層し、第1面および前記第1面と反対側の第2面を有するビルドアップ配線層と、前記ビルドアップ配線層の第1面に形成され、電子部品と接続される第1パッドおよび外部の配線板に電気的に接続される第2パッドと、前記ビルドアップ配線層の第1面を覆うと共に、前記第1パッドの一部を露出する第1開口と前記第2パッドの一部を露出する第2開口とを具備するソルダーレジスト層と、前記ソルダーレジスト層上に形成され、前記第1開口の全部を露出するキャビティと前記第2パッドの一部を露出する第3開口とを具備するモールド樹脂層と、前記第2パッド上の前記第3開口内にめっき膜により形成される導体ポストと、を有している。そして、前記第2パッドとの接続部における前記導体ポストの径は前記第2開口の径よりも小さい。
本発明の半導体パッケージは、第1半導体素子が実装されているプリント配線板と、前記プリント配線板の一方の面上に搭載される外部の配線板と、を有している。前記プリント配線板は、樹脂絶縁層と導体層とを交互に積層し、第1面および前記第1面と反対側の第2面を有するビルドアップ配線層と、前記ビルドアップ配線層の第1面に形成され、電子部品と接続される第1パッドおよび外部の配線板に電気的に接続される第2パッドと、前記ビルドアップ配線層の第1面を覆うと共に、前記第1パッドの一部を露出する第1開口と前記第2パッドの一部を露出する第2開口とを具備するソルダーレジスト層と、前記ソルダーレジスト層上に形成され、前記第1開口の全部を露出するキャビティと前記第2パッドの一部を露出する第3開口とを具備するモールド樹脂層と、前記第2パッド上の前記第3開口内にめっき膜により形成される導体ポストと、を有し、前記第2パッドとの接続部における前記導体ポストの径は前記第2開口の径よりも小さく、前記外部の配線板は前記プリント配線板の前記導体ポスト上に実装されている。
本発明の実施形態によれば、導体ポストと第2パッドとの接続部に生じる応力が緩和される。キャビティを有するプリント配線板と他の配線板との接続信頼性が向上する。
本発明の第1実施形態のプリント配線板の一例の断面図。 図1のプリント配線板の導体ポスト周辺の拡大図。 図1のプリント配線板1の変形例を示す断面図。 本発明の第2実施形態のプリント配線板の一例の断面図。 本発明の第3実施形態のプリント配線板の一例の断面図。 本発明の第1実施形態のプリント配線板の製造方法の一例を示す図。 本発明の第1実施形態のプリント配線板の製造方法の一例を示す図。 本発明の第1実施形態のプリント配線板の製造方法の一例を示す図。 本発明の第1実施形態のプリント配線板の製造方法の一例を示す図。 本発明の第1実施形態のプリント配線板の製造方法の一例を示す図。 本発明の第1実施形態のプリント配線板の製造方法の一例を示す図。 本発明の第1実施形態のプリント配線板の製造方法の一例を示す図。 本発明の第1実施形態のプリント配線板の製造方法の一例を示す図。 本発明の第1実施形態のプリント配線板の製造方法の一例を示す図。 本発明の第1実施形態のプリント配線板の製造方法の一例を示す図。 本発明の第1実施形態のプリント配線板の製造方法の一例を示す図。 本発明の第1実施形態のプリント配線板の製造方法の一例を示す図。 本発明の第1実施形態のプリント配線板の製造方法の一例を示す図。 本発明の第1実施形態のプリント配線板の製造方法の一例を示す図。 本発明の第1実施形態のプリント配線板の製造方法の一例を示す図。 本発明の一実施形態の半導体パッケージの断面図。
本発明の実施形態のプリント配線板が図面を参照しながら説明される。図1には第1実施形態のプリント配線板1が示されている。図2には、図1にIIAで示される一点鎖線内の部分が拡大して示されている。プリント配線板1は、第1面3Fおよび第1面3Fと反対側の第2面3Bを有するビルドアップ配線層3と、ビルドアップ配線層3の第1面3Fを覆うソルダーレジスト層7と、ソルダーレジスト層7上に形成されるモールド樹脂層10とを有している。プリント配線板1は、さらに、ビルドアップ配線層3の第1面3Fに形成される第1パッド22および第2パッド24と、第2パッド24上に形成される導体ポスト14とを有している。第1パッド22は図示されない電子部品と接続され得る。第2パッド24は図示されない外部の配線板に電気的に接続され得る。ソルダーレジスト層7は、第1パッド22の一部を露出する第1開口7aと第2パッド24の一部を露出する第2開口7bとを具備している。モールド樹脂層10は、第1開口7aの全部を露出するキャビティ(凹部)5と、第2パッド24の一部を露出する第3開口10aとを具備している。導体ポスト14は、第3開口10aにめっき膜により形成されている。そして、実施形態のプリント配線板1では、図2に示されるように、導体ポスト14の第2パッド24との接続部における径W1は、第2開口7bの径W2よりも小さい。
図2に示されるように、プリント配線板1のモールド樹脂層10は、第2開口7bの内壁と導体ポスト14との間にも形成され、図2の例では、第2開口7bの内壁と導体ポスト14との間全体に形成されている。
実施形態のプリント配線板1では、第2パッド24との接続部を含む第2開口7b内の導体ポスト14の径が、第2開口7bの径よりも小さい。そのため、モールド樹脂層10の一部が第2開口7bの内壁と導体ポスト14との間に形成されることが可能になる。第2開口7b内のモールド樹脂層10の一部101は、導体ポスト14の第2パッド24との接続部を被覆している。すなわち、モールド樹脂層10の一部101は、第2開口7b外のモールド樹脂層10の部分102と一体的に、第2パッド24との接続部を含む導体ポスト14の周囲を被覆している。それにより、導体ポスト14の第2パッド24との接続部への応力集中が緩和されると考えられる。ビルドアップ配線層3と、図示されない外部の配線板との接続が安定すると考えられる。プリント配線板1と、他の配線板との接続信頼性が向上することがある。
実施形態のプリント配線板1は、また、電子部品を収容し得るキャビティ5と高密度配線を備え得るビルドアップ配線層3とを有している。電子部品を収容している状態でも薄型で、多くの配線パターンを含み、しかも、他の配線板との接続信頼性の高いプリント配線板が得られると考えられる。
導体ポスト14の一端は第2パッド24に接続されている。導体ポスト14の第2パッド側と反対側の端面(露出面14a)は、モールド樹脂層10の一面(第2パッド側と反対側の表面)10F側に露出している。導体ポスト14の露出面14aは、たとえば、図示されない外部の配線板の電極などに接続される。第2パッド24が外部の配線板に電気的に接続され得る。
図2に示されるように、導体ポスト14は、モールド樹脂層10を貫く第3開口10a内に形成されている。第3開口10aの径は導体ポスト14の径と略同一である。図2の例では、第3開口10aは、モールド樹脂層10の一面10F側から第2パッド24側に向かって先細りとなるテーパー形状を有している。第3開口10aの径は、少なくともソルダーレジスト層7の厚さ内では、第2開口7bの径W2よりも小さい。第3開口10aの径は、モールド樹脂層10の厚さ方向全体にわたって、第2開口7bの径W2より小さくてもよい。
第3開口10aが第2パッド24側に向かって先細りとなる形状であるため、導体ポスト14も、第2パッド24側に向かって先細りとなるテーパー形状を有している。たとえば、図示されない外部の配線板との大きな接続面積が確保され得る。一方、第2パッド24は小さくされ得る。第2パッド24間に他の配線パターンが配置され得る。図示されない配線板との接続強度が高まり、かつ、ビルドアップ配線層3の配線密度が高くなり得る。しかし、第3開口10aおよび導体ポスト14の形状は、これに限定されない。これらの径は、モールド樹脂層10の厚さ方向全体にわたって一定であってもよく、第2パッド24側に向かって先太りとなる形状であってもよい。
導体ポスト14の露出面14aは、モールド樹脂層10の一面10Fよりも凹んでいる。図示されない外部の配線板などが、導体ポスト14の露出面14aにはんだなどを用いて接続される場合に、はんだの流動による導体ポスト14間の短絡不良が防止されることがある。導体ポスト14の露出面14aの凹みは、たとえば、1μm以上、15μm以下、好ましくは、3μm以上、6μm以下である。しかし、導体ポスト14の露出面14aとモールド樹脂層10の一面10Fとは面一であってもよい。
導体ポスト14の露出面14a(端面)と側面とで、表面粗さが異なっていてもよい。導体ポスト14の露出面14aの粗さの方が、側面の粗さよりも低い方が好ましいことがある。露出面14aにおいては、粗面の深過ぎない凹部内へのはんだの十分な流れ込みにより接触面積が確保される。アンカー効果による接合強度の向上と接触部の小さい電気抵抗との両方が相応に得られることがある。一方、導体ポスト14の側面では、モールド樹脂層10との間で、より強いアンカー効果が得られ、密着強度が向上すると考えられる。導体ポスト14の露出面14aの表面粗さは、たとえば、算術平均粗さで、0.1μm以上、1.0μm以下、好ましくは、0.2μm以上、0.5μm以下である。また、導体ポスト14の側面の表面粗さは、たとえば、0.4μm以上、1.5μm以下、好ましくは、0.5μm以上、0.9μm以下である。
モールド樹脂層10は、絶縁性を有する任意の樹脂組成物により形成され得る。好ましくは、モールド樹脂層10の形成時に、ソルダーレジスト層7の第2開口7b内に容易に流入し得る性状を有する樹脂が用いられる。より好ましくは、導体ポスト14の熱膨張率と近い熱膨張率を有する樹脂が用いられる。特に、ソルダーレジスト層7と導体ポスト14との熱膨張率の差よりも小さい熱膨張率差を導体ポスト14との間に有する樹脂が好ましい。周囲温度の変化時に、モールド樹脂層10自身の伸縮により導体ポスト14に加わるストレスが小さいと考えられる。前述のモールド樹脂層10で被覆されることによる応力緩和効果に加えて、第2パッド24との接続部の劣化速度がさらに緩められると考えられる。ビルドアップ配線層3と外部の配線板との接続信頼性がいっそう高まると考えられる。
モールド樹脂層10に用いられる樹脂組成物としては、エポキシ樹脂が例示される。たとえば導体ポスト14が銅で形成される場合、モールド樹脂層10の熱膨張率は、好ましくは、9ppm/℃以上、21ppm/℃以下である。モールド樹脂層10の熱膨張率は、たとえば、Si2などの無機フィラーの含有により調整され得る。無機フィラーの含有率は、たとえば、60質量%以上、90質量%以下、好ましくは、70質量%以上、90質量%以下である。モールド樹脂層10の熱膨張率は、導体ポスト14の熱膨張率とソルダーレジスト層7の熱膨張率との間の値に調整されてもよい。
ビルドアップ配線層3は、導体層と樹脂絶縁層とを交互に積層することにより形成されている。図1の例では、モールド樹脂層10側から、第1導体層20、第1樹脂絶縁層30、第2導体層40、第2樹脂絶縁層50、第3導体層60の順に、導体層と樹脂絶縁層とが交互に形成されている。第3導体層60は、第2樹脂絶縁層50に埋め込まれ、一面60Bだけを、第2樹脂絶縁層50の一面に露出している。第1樹脂絶縁層30には、第1導体層20と第2導体層40とを接続するビア導体35が形成されている。第2樹脂絶縁層50には、第2導体層40と第3導体層60とを接続するビア導体55が形成されている。ビルドアップ配線層3は、図1の例と異なり、樹脂絶縁層と導体層とを1組だけ含んでいてもよく、3組以上の導体層と樹脂絶縁層とを含んでいてもよい。
本実施形態では、第1パッド22および第2パッド24は、第1導体層20に形成されている。第1パッド22は、たとえば、第1パッド22に接続される電子部品(図示せず)の電極の形状および大きさに応じて、任意の形状および大きさに形成され得る。第1パッド22の数は、図1に例示される数に限定されない。たとえば、第1パッドに接続される電子部品の電極数に応じた数量の第1パッド22が、電子部品の電極配置に応じたレイアウトで形成され得る。電子部品は、たとえば、半導体素子、受動素子(キャパシタや抵抗器など)、再配線層を有するインターポーザ、再配線層を有する半導体素子、WLP(Wafer Level Package)などである。
第1パッド22の露出面には、図示されない電子部品の電極と第1パッド22とを接合する接合材層26が形成されていてもよい。電子部品と第1パッド22とが、確実に、かつ強固に接合されると考えられる。接合材としては、はんだが例示される。接合材には、金や錫などの金属の他、任意の導電性材料が用いられ得る。図1の例では、接合材層26は、バンプ状の形状に形成されている。接合材層26の上端は、ソルダーレジスト層7のキャビティ5側の表面よりも突出している。図示されない電子部品との接続が容易であると考えられる。しかし、接合材層26は、凸状部または湾曲部の無い平坦な端面(表面)を有する層または膜であってもよい。また、接合材層26の上端は、ソルダーレジスト層7の表面より凹んでいてもよい。接合材層26の表面とソルダーレジスト層7のキャビティ5側の表面とが面一であってもよい。
第1〜第3導体層20、40、60およびビア導体35、55の材料は、導電性の良好なものであれば特に限定されない。好ましくは、銅が用いられる。第1および第2樹脂絶縁層30、50の材料としては、たとえば、エポキシ樹脂が例示される。しかし、第1および第2樹脂絶縁層30、50の材料は、エポキシ樹脂に限定されない。エポキシ樹脂はガラス繊維などの基材に含浸されていてもよく、無機フィラーなどを含んでいてもよい。
図示されていないが、第3導体層60の一面60B上、および導体ポスト14の露出面14a上には、たとえば、Ni/Auなどの金属膜やOSPによる表面保護膜が形成されていてもよい。図示されていないが、第3導体層60の一面60B上に、必要に応じてソルダーレジスト層が形成されていてもよい。
ソルダーレジスト層7は、第1導体層20、および、第1導体層20に覆われていない第1樹脂絶縁層30の一面を覆っている。図1の例では、ソルダーレジスト層7は、第1開口7aの周囲の部分で、第1パッド22の縁部を覆っている。同様に、ソルダーレジスト層7は、第2開口7bの周囲の部分で第2パッド24の縁部を覆っている。ソルダーレジスト層7は、第1パッド22および第2パッド24を全く覆っていなくてもよい。たとえば、第2パッド24において、導体ポスト14と接続し得る領域が広くなると考えられる。また、第1パッド22に接続される電子部品(図示せず)との接続面積が広くなると考えられる。その場合、第1開口7aは、複数の第1パッド22を一括して露出するように形成されてもよい。たとえば、図3に示されるように、第1パッド22の全部が一括して第1開口7aに露出していてもよい。しかし、好ましくは、図1に示されるように、第1パッド22を個別に露出する第1開口7aが形成される。第1パッド22間のはんだショートが防止されると考えられる。ソルダーレジスト層7の材料としては、エポキシ樹脂が例示される。
キャビティ5は、モールド樹脂層10の一面10Fに開口している。キャビティ5は、モールド樹脂層10を貫通し、ソルダーレジスト層7の一面および第1開口7aを底面に露出している。キャビティ5には、たとえば、図示されない電子部品が収容される。キャビティ5は、電子部品の形状、サイズ、および数量などに応じて、任意の平面形状および深さに形成され得る。
つぎに、第2実施形態のプリント配線板が図面を参照して説明される。図4Aに示されるように、第2実施形態のプリント配線板1aには、ビルドアップ配線層3の第2面3B側にベース板80が設けられている。ビルドアップ配線層3は、ベース板80の一面80F上に金属膜81を介して形成されている。その他の部分については、本実施形態のプリント配線板1aは第1実施形態のプリント配線板1と同様に構成されている。第1実施形態のプリント配線板1と同様の要素についての説明、および図中の符号は、適宜省略されている。
ベース板80は、ビルドアップ配線層3を支持している。プリント配線板1aの撓みや曲折が防止される。プリント配線板1aの取り扱いが容易になると考えられる。たとえば、プリント配線板1aのユーザーによるキャビティ5内への電子部品の実装工程などが容易になり得る。
ベース板80は、適度な剛性を有する材料で形成される。たとえば、プリプレグ材や金属板が用いられる。図4Aに示される例では、ベース板80上にキャリア銅箔付き銅箔82が接合されている。キャリア銅箔付き銅箔82はキャリア銅箔821と銅箔822とで構成されている。ビルドアップ配線層3は、銅箔822からなる金属膜81上に形成されている。キャリア銅箔821と銅箔822とは、分離可能に接着されている。たとえば、キャビティ5への電子部品の実装後などに、キャリア銅箔821と銅箔822(金属膜81)とが分離され、その後、金属膜81がビルドアップ配線層3から除去される。
後述の製造方法の説明で示されるように、導体ポスト14の露出面14aは、金属膜81の除去時にエッチングされ、モールド樹脂層10の一面10Fよりも凹み得る。第2実施形態のプリント配線板1aでは、金属膜81は除去されていない。そのため、導体ポスト14の露出面14aは、モールド樹脂層10の一面10Fと面一になっている。
第2実施形態のプリント配線板1aは、他のプリント配線板1aとベース板80を共有していてもよい。すなわち、ベース板80の一面80F側と反対側の他面80Bにも、金属膜を介して他のプリント配線板1aが形成されていてもよい。
図4Bには、第3実施形態のプリント配線板1bが示されている。プリント配線板1bでは、第3導体層60の一面60Bは、第2樹脂絶縁層50の一面50Bよりも凹んでいる。第3導体層60は、たとえば、金属膜81上に形成される(図5N参照)。金属膜81はエッチングなどにより除去される。このエッチング時に第3導体層60がオーバーエッチングされることにより、第3導体層60の一面60Bが第2樹脂絶縁層50の一面50Bよりも凹み得る。また、第1パッド22の第1開口7aに露出する部分が、ソルダーレジスト層7に覆われている第1パッド22の他の部分よりも凹んでいる。第1パッド22の第1開口7aに露出する部分は、前述の金属膜81の除去時にエッチング液に晒され得る。それにより、第1パッド22の第1開口7aに露出する部分は、他の部分よりも凹み得る。その他の部分については、第3実施形態のプリント配線板1bは、図1に示される第1実施形態のプリント配線板1と同様に構成されている。第1実施形態のプリント配線板1と同様の要素についての説明、および図中の符号は適宜省略されている。
第3導体層60の一面60Bは、たとえば、他のプリント配線板(図示せず)上の接続パッドなどに、はんだなどの接合材を用いて接続され得る。また、図示されない電子部品が第3導体層60の一面60Bに接続されてもよい。第3導体層60の一面60Bが第2樹脂絶縁層50の一面50Bよりも凹んでいると、はんだなどの流動が抑制されると考えられる。第3導体層60の隣接する接続パッド61間でのはんだの接触などによるショート不良が防止されることがある。
図4Bに示される例では、第3導体層60の一面60Bの第2樹脂絶縁層50の一面50Bからの凹みは、導体ポスト14の露出面14aのモールド樹脂層10の一面10Fからの凹みよりも小さい。しかし、第3導体層60の一面60Bの凹みは、導体ポスト14の露出面14aの凹みと略同じ大きさでもよく、導体ポスト14の露出面14aの凹みより大きくてもよい。第3導体層60の一面60Bの凹みは、たとえば、0.1μm以上、5μm以下である。
第1パッド22のキャビティ5側の表面の露出部分は、ソルダーレジスト層7に覆われている他の部分よりも凹んでいる。たとえば第1パッド22上に形成される接合材層26と第1パッド22とが、凹みの内壁部分においても接触し得る。第1パッド22とはんだなどの接合材とが強固に接合されると考えられる。第1パッド22の露出部分の凹みの大きさは、導体ポスト14の露出面14aのモールド樹脂層10の一面10Fからの凹みの大きさと略同じであってもよい。第3実施形態のプリント配線板1bの製造方法は後述される。
実施形態のプリント配線板の製造方法が、図5A〜5Oを参照して説明される。以下の説明では、実施形態のプリント配線板の製造方法が、図1に示される第1実施形態のプリント配線板1の製造工程を例に説明される。
図5Aに示されるように、たとえば、ベース板80、キャリア銅箔821、および、金属膜81が用意される。キャリア銅箔821と銅箔822とで構成されているキャリア銅箔付き銅箔82の銅箔822が金属膜81として用いられている。ベース板80とキャリア銅箔821とは、たとえば、熱圧着により接合されている。キャリア銅箔821と銅箔822(金属膜81)とは、たとえば、熱可塑性接着剤などで分離可能に接着される。金属膜81は、たとえば、1〜6μmの厚さを有している。
図5A〜5Mには、ベース板80の両側の面に第3導体層60(図5B参照)などが形成される製造方法の例が示されている。しかし、ベース板80の一方の面だけに第3導体層60などが形成されてもよい。なお、以下の説明では、ベース板80の他面80B側についての説明および図中の符号は適宜省略されている。
図5Bに示されるように、所定の導体パターンを有する第3導体層60が形成される。金属膜81上に、第3導体層60の導体パターンを形成する位置に開口を有するレジストパターン(図示せず)が形成され、金属膜81をシード層とする電気めっきにより開口内に導体が充填される。レジストパターンが除去される。第3導体層60は、たとえば、5〜25μm程度の厚さに形成される。
図5Cに示されるように、第2樹脂絶縁層50が形成される。たとえば、フィルム状の絶縁材が第3導体層60上に積層され、加圧されると共に加熱される。第2樹脂絶縁層50の材料には、たとえば、補強材などを含まないエポキシ樹脂が用いられる。エポキシ樹脂には、シリカなどの無機フィラーが30〜80質量%含有されていてもよい。第2樹脂絶縁層50は、たとえば、10〜100μmの厚さに形成される。
図5Dに示されるように、導通用孔55aが形成される。導通用孔55aは、好ましくはCO2レーザー光を第2樹脂絶縁層50に照射することにより形成される。第2樹脂絶縁層50の他面50F側からレーザー光が照射されると、第3導体層60側に向って先細りするテーパー形状の導通用孔55aが形成され得る。導通用孔55a内および第2樹脂絶縁層50の他面50F上に、たとえば化学めっきにより金属層41が形成される。金属層41は、スパッタリングや真空蒸着などにより形成されてもよい。
図5Eに示されるように、第2導体層40が形成される。第2導体層40の導体パターンの形成位置および導通用孔55a上に開口を有するめっきレジスト(図示せず)が形成され、金属層41(図5D参照)をシード層とする電気めっきにより開口内にめっき膜が形成される。第2導体層40は、第2樹脂絶縁層50の他面50F上の金属層41aおよびめっき膜42aにより形成されている。また、導通用孔55a内には金属層41bおよびめっき膜42bによりビア導体55が形成される。めっきレジストが除去され、さらに、めっき膜42aに覆われていない金属層41の露出部分がエッチングなどにより除去される。第2導体層40は、好ましくは、5〜30μm程度の厚さに形成される。
図5Fに示されるように、第2導体層40および第2樹脂絶縁層50上に第1樹脂絶縁層30、第1導体層20およびビア導体35が形成される。第1樹脂絶縁層30、第1導体層20およびビア導体35は、第2樹脂絶縁層50、第2導体層40およびビア導体55について図5C〜5Eを参照して説明された方法と同様の方法で、それぞれ形成される。その際、第1導体層20形成用のめっきレジストには、少なくとも第1パッド22および第2パッド24の形成位置に開口が設けられる。ビルドアップ配線層3が形成される。
図5Gに示されるように、第1導体層20および第1樹脂絶縁層30上に、ソルダーレジスト層7が形成される。たとえば、感光性のエポキシ樹脂層が、第1導体層20および第1樹脂絶縁層30の露出部上に形成される。第1および第2パッド22、24の一部をマスキングするマスクを通して、感光性のエポキシ樹脂層が露光される。露光されない第1および第2パッド22、24上のエポキシ樹脂が現像により除去される。第1および第2開口7a、7bを有するソルダーレジスト層7が形成される。感光性のエポキシ樹脂は無機フィラーを含んでいてもよい。
第1パッド22の露出面にはんだなどの接合材層26が形成される場合は、ソルダーレジスト層7の形成後に、図5Hに示されるように、接合材層26が形成され得る。以下の説明では、接合材層26としてはんだバンプが形成される場合を例に、プリント配線板1の製造方法が説明される。
はんだバンプ26は、はんだペーストの印刷および乾燥、はんだボールの搭載、または、めっき法などにより形成され得る。たとえば、ソルダーレジスト層7の表面上に、第1パッド22に対応する位置に開口を有する印刷マスクがセットされる。はんだペーストが印刷マスクの開口を通して第1パッド22上に塗布される。はんだペーストは、その後、乾燥またはリフローにより半硬化または完全硬化されてもよい。また、はんだボールが第1パッド22上に搭載され、リフローなどで一旦溶融後硬化することにより第1パッド22に固着されてもよい。はんだバンプ26の形成時には、形成方法に応じて、第2パッド24はマスキングされる。なお、はんだバンプ(接合材層)26の形成は、キャビティ5の形成後(図5O参照)に行われてもよい。
図5Iに示されるように、はんだバンプ26上にダミー部材85が設けられる。ダミー部材85は、接着剤87によりキャビティ5(図5O参照)の形成領域に接着されている。たとえば、キャビティ5の平面形状と略一致する平面形状の樹脂フィルムが、ダミー部材として用いられてもよい。また、キャビティ5の深さに応じた厚さのダミー部材85が用いられ得る。ダミー部材85の厚さは、好ましくは、接着剤87の厚さや、後述のダミー部材85の表面の研磨量も考慮して選択される。接着剤87は、たとえば、マスク印刷などによりダミー部材85の接着領域に塗布され得る。
ダミー部材85および接着剤87には、好ましくは、モールド樹脂層10(図5J参照)と接着しない材料が用いられる。また、接着剤87には、好ましくは、ソルダーレジスト層7および接合材層(はんだバンプ)26と容易に分離でき、かつ、これらと適度に密着する材料が用いられる。ダミー部材85の材料としては、ポリイミド樹脂が例示される。
図5Jに示されるように、モールド樹脂層10が形成される。たとえば、モールド樹脂層10を構成する絶縁性のモールド樹脂が、ソルダーレジスト層7の表面、第2パッド24、およびダミー部材85を覆うように供給される。モールド樹脂は、たとえば、流動性を有するペースト状の状態で、マスク印刷やノズルからの吐出により塗布され得る。フィルム状のモールド樹脂がダミー部材85上に載置され、加熱および/または加圧されてもよい。フィルム状のモールド樹脂が熱などで軟化して流動し、ソルダーレジスト層7などが覆われ得る。モールド樹脂は、好ましくは、ソルダーレジスト層7の第2開口7b内に流入可能な状態(粘度など)で供給される。キャビティ5(図5O参照)の形成領域内へのモールド樹脂の侵入は、ダミー部材85および接着剤87により阻止される。モールド樹脂は、硬化のために加熱されてもよい。モールド樹脂層10は、好ましくは、ダミー部材85の一面85Fを超える高さに形成される。製造ばらつきなどによるダミー部材85のモールド樹脂層10からの露出が少ないと考えられる。たとえば、モールド樹脂層10は、100μm以上、170μm以下の厚さに形成される。
図5Kに示されるように、モールド樹脂層10を貫通し、第2パッド24の一部を露出する第3開口10aが形成される。第3開口10aは、たとえば、モールド樹脂層10の一面10FにCO2レーザー光を照射することにより形成される。第2パッド24に接する部分の第3開口10aの径W3(図2参照)が、第2開口7bの径W2(図2参照)よりも小さくなるように、CO2レーザー光のパワーなどが調節される。モールド樹脂層10の一面10F側から第1導体層20側に向かって先細りする形状の第3開口10aが形成されるように、CO2レーザー光のパワーなどが調節されてもよい。モールド樹脂層10の厚さ方向全体にわたって、第3開口10aの径が第2開口7bの径よりも小さくなるように、CO2レーザー光のパワーなどが調節されてもよい。
第3開口10aの形成後、第3開口10a内のデスミア処理が行われてもよい。第3開口10a内に形成される導体ポスト14(図5L参照)と第2パッド24とが強固に接合され得る。デスミア処理に用いる溶液の種類や処理時間の調整により、第3開口10aの内壁面の表面粗さが調整され得る。
図5Lに示されるように第3開口10a内に導体ポスト14が形成される。たとえば、第3開口10aの内壁面上に、化学めっきにより金属膜11aが形成され、金属膜11aをシード層として電気めっき膜11bが形成される。第3開口10a内を電気めっき膜11bで充填することにより導体ポスト14が形成される。図5Lに示されるように、金属膜11aおよび電気めっき膜11bはモールド樹脂層10の一面10F上にも形成され得る。導体ポスト14は、たとえば、銅により形成される。
図5Mに示されるように、ダミー部材85の一面85Fがモールド樹脂層10から露出するように、モールド樹脂層10の一面10F側が研磨される。ダミー部材85の一面85Fの位置のばらつきなどに応じて、ダミー部材85の一面85F側の一部がモールド樹脂層10と共に研磨されてもよい。モールド樹脂層10の研磨は、たとえば、サンドブラスト、バフ研磨、または、化学機械研磨(CMP:Chemical Mechanical Polishing)などが用いられる。
金属膜81とキャリア銅箔821とが分離される。たとえば、工程途上のプリント配線板が加熱される。キャリア銅箔821と金属膜81とを接合している熱可塑性接着剤が軟化する。その状態で、キャリア銅箔821と金属膜81とが引き離される。両者が外周付近の余白部だけで接合されている場合は、外周部分の接合箇所が切除されてもよい。両者が分離された後の状態が、図5Nに示されている。
ダミー部材85および接着剤87が除去される。たとえば、ダミー部材85の一面85Fが治工具などに吸着され、ダミー部材85が引き上げられる。好ましくは、接着剤87もダミー部材85と共に引き上げられ、除去される。図5Oに示されるようにキャビティ5が形成される。前述のように、はんだバンプ26は、このキャビティ5の形成後に、はんだボールの搭載などにより形成されてもよい。
金属膜81が、エッチングなどにより除去される。第3導体層60の一面60Bが第1樹脂絶縁層50の一面50Bに露出する。導体ポスト14に金属膜81と同じ材料が用いられる場合には、導体ポスト14の露出面14aも同時にエッチングされる。その結果、図1に示されるように、導体ポスト14の露出面14aがモールド樹脂層10の一面10Fよりも凹み得る。また、エッチング液やエッチング時間の調整により導体ポスト14の露出面14aの表面粗さが調整され得る。金属膜81の除去は、ダミー部材85の除去の前に行われてもよい。その場合、エッチング中、ダミー部材85がマスキングされてもよい。
第3導体層60の一面60B上、導体ポスト14の露出面14a上には、表面保護膜が形成されてもよい。たとえば、Ni/Au、Ni/Pd/Au、またはSnなどからなる表面保護膜がめっきにより形成され得る。液状の保護材料内への浸漬などによりOSPが形成されてもよい。図1に示されるプリント配線板1が完成する。
図1に示されるプリント配線板1のビルドアップ配線層3よりも少ない層数のビルドアップ配線層が形成される場合は、図5Bおよび/または図5Fを参照して説明された工程が省略され得る。より層数の多いビルドアップ配線層が形成される場合は、図5Fの工程が繰り返されればよい。
図4Aに示される第2実施形態のプリント配線板1aが形成される場合は、ベース板80(図5A参照)の一面80Fだけにキャリア銅箔付き銅箔82が接合される。図5B〜5Mを参照して説明された工程が、一面80F側だけで行われる。この間、ベース板80の他面80BはPETフィルムなどにより適宜マスキングされ得る。図5Mに示されるモールド樹脂層10の研磨工程を経たプリント配線板から、キャリア銅箔821と金属膜81との分離工程(図5N参照)を省略して、ダミー部材85および接着剤87が除去される。その後、PETフィルムなどを剥離して、第2実施形態のプリント配線板1aが完成する。なお、ベース板80を有する第2実施形態のプリント配線板1aが製造される場合でも、ベース板80の両面で各工程が行われてもよい。1つのベース板80を共有する2つの第2実施形態のプリント配線板1aが製造され得る。また、第2実施形態のプリント配線板1aが製造される場合、2つのベース板80が、たとえば分離可能に接着する接着剤などを用いて積層され、そのベース板の積層体の両表面それぞれにプリント配線板1aが製造されてもよい。たとえば、分離可能に接着する接着剤としては、熱可塑性の接着剤などが用いられる。加熱により2つのベース板80を分離することで2つのプリント配線板1aを容易に得ることができる。
図4Bに示される第3実施形態のプリント配線板1bが製造される場合は、接合材層26の形成(図5H参照)を省略してキャビティ5の形成(図5O参照)までの工程が行われる。その場合、キャビティ5の底面には、ソルダーレジスト層7に覆われていない第1パッド22の一部が露出する。その状態で、金属膜81がエッチングにより除去される。第1パッド22、すなわち第1導体層20に金属膜81と同じ材料が用いられる場合には、第1パッド22の露出部分も同時にエッチングされる。それにより、図4Bに示されるように、第1パッド22のキャビティ5側の一面の露出部分が、ソルダーレジスト層7に覆われている他の部分よりも凹み得る。前述のように、金属膜81のエッチング中は、導体ポスト14の露出面14aもエッチングされ得る。第1パッド22の露出部分の凹みの大きさと、導体ポスト14の露出面14aの凹みの大きさとが略同じになり得る。
第3実施形態のプリント配線板1bの製造工程では、金属膜81の除去後も、所定の時間だけエッチングプロセスが継続される。それにより、第3導体層60の一面60Bがエッチングされる。その結果、図4Bに示されるように、第3導体層60の一面60Bが第2樹脂絶縁層50の一面50Bよりも凹み得る。第3導体層60の一面60Bがエッチングされる間、導体ポスト14の露出面14aおよび第1パッド22の露出部分も引き続きエッチングされ得る。導体ポスト14の露出面14aの凹みは、第3導体層60の一面60Bの凹みよりも大きくなり得る。
金属膜81の除去後、たとえば、はんだボールの搭載などにより接合材層26が形成されてもよい。金属膜81の除去前に接合材層26が形成される場合と比べて、エッチングなどによる接合材層26へのダメージが少ないと考えられる。図4Bに示されるプリント配線板1bが完成する。
つぎに、図1のプリント配線板1が用いられる一実施形態の半導体パッケージが、図6を参照しながら説明される。図6に示されるように、一実施形態の半導体パッケージ100は、第1半導体素子115が実装されているプリント配線板1と、プリント配線板1の一方の表面上に搭載される配線板(第2配線板)130とを有している。第2配線板130は、プリント配線板1と別個に形成される外部の配線板である。図1に示されるプリント配線板1と同様の構成要素には同一の符号が付され、その詳細な説明は省略されている。実施形態の半導体パッケージに用いられるプリント配線板は、図1に示されるプリント配線板1に限定されない。たとえば、前述の各実施形態のプリント配線板1、1a、1bの説明中に示される各種の変更および/または変形が取り入れられてもよい。
図6に示されるように、第2配線板130はプリント配線板1の導体ポスト14上に実装されている。導体ポスト14の第2パッド24との接続部における径W1(図2参照)は、第2開口7bの径W2(図2参照)よりも小さい。ソルダーレジスト層7の第2開口7b内の導体ポスト14の径が、第2開口7bの径よりも小さい。導体ポスト14が、第2開口7b内の第2パッド24との接続部を含めてモールド樹脂層10に被覆され得る。第2配線板130とプリント配線板1との接続信頼性が高いと考えられる。
第2配線板130は、第2配線板130のプリント配線板1側の一面にバンプ131を備えている。バンプ131が導体ポスト14に接続されている。図6の例では、モールド樹脂層10の一部は、第2開口7bの内壁と導体ポスト14との間にも形成されている。前述のように、導体ポスト14と第2パッド24との接続部への応力集中が緩和されると考えられる。
第2配線板130の構造や材料は特に限定されない。たとえば、第2配線板130は、樹脂絶縁層と銅箔などからなる導体層とで構成されるプリント配線板であってもよい。第2配線板130は、アルミナなどの無機材料からなる絶縁板とその表面に形成されている導体配線とにより構成されていてもよい。
バンプ131には、任意の導電性材料が用いられ得る。ハンダ、金、銅などが例示される。バンプ131は第2配線板130の一面に形成されている電極パッド132上に形成されている。電極パッド132は、第2配線板130の一面上に銅などで形成される導体層の一部であってもよい。第2配線板130は、たとえば、リフローなどによりプリント配線板1に実装され得る。
第1半導体素子115は、キャビティ5内に配置されている。図6の例では、キャビティ5内の第1パッド22の露出面に接合材層26が形成されている。第1半導体素子115は接合材層26を介して第1パッド22に接続されている。第1半導体素子115は、たとえば、リフローにより第1パッド22に接続され得る。また接合材層26は形成されずに、第1半導体素子115側に金属製のバンプが設けられてもよい。そして第1半導体素子115が、加熱、加圧、および/または加振されることにより、第1パッド22に接続されてもよい。第1半導体素子115としては、たとえば、マイコン、メモリ、ASICなどが例示される。第1半導体素子115は、これらに限定されない。
第1半導体素子115は、エポキシ樹脂などの封止剤からなる樹脂封止層126により周囲を覆われている。第1半導体素子115が、外的ストレスから保護され得る。また、周囲の温度変化により接合材層26に加わり得る応力が軽減され得る。第1半導体素子115の接続信頼性が向上すると考えられる。図6の例では、樹脂封止層126は、第2配線板130とプリント配線板1との隙間全体に形成されている。しかし、樹脂封止層126は、キャビティ5内だけに形成されていてもよく、第2配線板130まで達しない程度の厚さで、モールド樹脂層10の一面10F上まで形成されていてもよい。その場合でも、前述の接続信頼性向上の効果が得られることがある。樹脂封止層126は、たとえば、流動性のモールド樹脂をプリント配線板1と第2配線板130との間に充填することにより形成され得る。樹脂封止層126は、第2配線板130の実装前にキャビティ5内に形成されてもよい。樹脂封止層126を形成するモールド樹脂はSiO2などの無機フィラーを含んでいてもよい。
図6の例では、第2配線板130に第2半導体素子135が実装されている。第2半導体素子135の電極(図示せず)は、ボンディングワイヤ137により基板130上のボンディングパッド138に接続されている。第2半導体素子135は、フリップチップ実装方式により第2配線板130に実装されていてもよい。第2半導体素子135には、第1半導体素子115と同様に、メモリなどの任意の半導体素子が用いられ得る。ボンディングワイヤ137は、金、銅、などの任意の金属からなる。また、第2半導体素子135は、エポキシ樹脂などに覆われていてもよい。
本実施形態の半導体パッケージによれば、キャビティおよびビルドアップ配線層を有し、2つの配線板(パッケージ)間の接続信頼性の高いパッケージオンパッケージ構造の半導体装置が得られる。小型(低背)かつ高集積度で、しかも内部の接続部の信頼性の高い半導体装置が提供されると考えられる。
1、1a、1b プリント配線板
3 ビルドアップ配線層
5 キャビティ
7 ソルダーレジスト層
7a 第1開口
7b 第2開口
10 モールド樹脂層
10a 第3開口
14 導体ポスト
14a 露出面
20 第1導体層
22 第1パッド
24 第2パッド
26 接合材層(はんだバンプ)
30 第1樹脂絶縁層
40 第2導体層
50 第2樹脂絶縁層
60 第3導体層
80 ベース板
81 金属膜
85 ダミー部材
100 半導体パッケージ
115 第1半導体素子
126 樹脂封止層
130 第2配線板
131 バンプ
135 第2半導体素子
W1 導体ポストの接続部における径
W2 第2開口7bの径

Claims (16)

  1. 樹脂絶縁層と導体層とを交互に積層し、第1面および前記第1面と反対側の第2面を有するビルドアップ配線層と、
    前記ビルドアップ配線層の第1面に形成され、電子部品と接続される第1パッドおよび外部の配線板に電気的に接続される第2パッドと、
    前記ビルドアップ配線層の第1面を覆うと共に、前記第1パッドの一部を露出する第1開口と前記第2パッドの一部を露出する第2開口とを具備するソルダーレジスト層と、
    前記ソルダーレジスト層上に形成され、前記第1開口の全部を露出するキャビティと前記第2パッドの一部を露出する第3開口とを具備するモールド樹脂層と、
    前記第2パッド上の前記第3開口内にめっき膜により形成される導体ポストと、
    を有するプリント配線板であって、
    前記第2パッドとの接続部における前記導体ポストの径は前記第2開口の径よりも小さい。
  2. 請求項1記載のプリント配線板であって、前記モールド樹脂層の一部は、前記第2開口の内壁と前記導体ポストとの間に形成されている。
  3. 請求項1記載のプリント配線板であって、前記第3開口の径は、前記第2開口の径よりも小さい。
  4. 請求項1記載のプリント配線板であって、前記導体ポストは前記第2パッド側に向かって先細りとなるテーパー形状を有している。
  5. 請求項1記載のプリント配線板であって、前記モールド樹脂層の熱膨張率と前記導体ポストの熱膨張率との差は、前記ソルダーレジスト層の熱膨張率と前記導体ポストの熱膨張率との差より小さい。
  6. 請求項5記載のプリント配線板であって、前記モールド樹脂層は、60質量%以上、90質量%以下の無機フィラーを含有する樹脂材料からなる。
  7. 請求項1記載のプリント配線板であって、前記導体ポストの前記第2パッド側と反対側の端面は、前記モールド樹脂層の表面側に露出し、かつ、前記表面と面一か、前記表面よりも凹んでいる。
  8. 請求項1記載のプリント配線板であって、前記導体ポストの前記第2パッド側と反対側の端面の粗さは、前記モールド樹脂層に接する側面の粗さよりも小さい。
  9. 請求項1記載のプリント配線板であって、前記第1パッドの露出面にはんだ層が形成されている。
  10. 請求項1記載のプリント配線板であって、前記ビルドアップ配線層の第2面側にベース板が設けられている。
  11. 請求項10記載のプリント配線板であって、前記ベース板はプリプレグ材である。
  12. 請求項10記載のプリント配線板であって、前記ベース板は金属板である。
  13. 第1半導体素子が実装されているプリント配線板と、
    前記プリント配線板の一方の面上に搭載される外部の配線板と、
    を有する半導体パッケージであって、
    前記プリント配線板は、
    樹脂絶縁層と導体層とを交互に積層し、第1面および前記第1面と反対側の第2面を有するビルドアップ配線層と、
    前記ビルドアップ配線層の第1面に形成され、電子部品と接続される第1パッドおよび外部の配線板に電気的に接続される第2パッドと、
    前記ビルドアップ配線層の第1面を覆うと共に、前記第1パッドの一部を露出する第1開口と前記第2パッドの一部を露出する第2開口とを具備するソルダーレジスト層と、
    前記ソルダーレジスト層上に形成され、前記第1開口の全部を露出するキャビティと前記第2パッドの一部を露出する第3開口とを具備するモールド樹脂層と、
    前記第2パッド上の前記第3開口内にめっき膜により形成される導体ポストと、
    を有し、
    前記第2パッドとの接続部における前記導体ポストの径は前記第2開口の径よりも小さく、
    前記外部の配線板は前記プリント配線板の前記導体ポスト上に実装されている。
  14. 請求項13記載の半導体パッケージであって、前記外部の配線板は前記プリント配線板側の面にバンプを備え、
    前記バンプが前記導体ポストに接続されており、
    前記モールド樹脂層の一部は、前記第2開口の内壁と前記導体ポストとの間に形成されている。
  15. 請求項13記載の半導体パッケージであって、前記第1半導体素子が前記キャビティ内に配置され、前記プリント配線板と前記外部の配線板との間に前記第1半導体素子を覆う封止剤が充填されている。
  16. 請求項13記載の半導体パッケージであって、前記外部の配線板に第2半導体素子が実装されている。
JP2015153209A 2015-08-03 2015-08-03 プリント配線板および半導体パッケージ Pending JP2017034109A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015153209A JP2017034109A (ja) 2015-08-03 2015-08-03 プリント配線板および半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015153209A JP2017034109A (ja) 2015-08-03 2015-08-03 プリント配線板および半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2017034109A true JP2017034109A (ja) 2017-02-09

Family

ID=57988743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015153209A Pending JP2017034109A (ja) 2015-08-03 2015-08-03 プリント配線板および半導体パッケージ

Country Status (1)

Country Link
JP (1) JP2017034109A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111182709A (zh) * 2018-11-13 2020-05-19 三星电机株式会社 印刷电路板以及具有印刷电路板的封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111182709A (zh) * 2018-11-13 2020-05-19 三星电机株式会社 印刷电路板以及具有印刷电路板的封装结构
US10991647B2 (en) 2018-11-13 2021-04-27 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and package structure having the same

Similar Documents

Publication Publication Date Title
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
US9232657B2 (en) Wiring substrate and manufacturing method of wiring substrate
US9054082B2 (en) Semiconductor package, semiconductor device, and method for manufacturing semiconductor package
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
US10098243B2 (en) Printed wiring board and semiconductor package
US9997474B2 (en) Wiring board and semiconductor device
US11152293B2 (en) Wiring board having two insulating films and hole penetrating therethrough
US20170053878A1 (en) Printed wiring board and semiconductor package
US10636733B2 (en) Wiring substrate
WO1997022146A1 (fr) Boitier de semi-conducteur comportant un circuit a couches multiples et composant a semi-conducteur
JP2008218979A (ja) 電子パッケージ及びその製造方法
US20170033036A1 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
US9935053B2 (en) Electronic component integrated substrate
KR20150004749A (ko) 배선 기판 및 그 제조 방법, 반도체 패키지
TW201220994A (en) Electronic device
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP4963879B2 (ja) 半導体装置および半導体装置の製造方法
JP6341714B2 (ja) 配線基板及びその製造方法
JP6715618B2 (ja) プリント配線板
JP2009260165A (ja) 半導体装置
CN109427725B (zh) 中介基板及其制法
JP2017034109A (ja) プリント配線板および半導体パッケージ
JP2017103426A (ja) 半導体パッケージおよびパッケージ・オン・パッケージ
JP2017103425A (ja) 半導体パッケージおよびパッケージ・オン・パッケージ